DE102019118254A1 - Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE102019118254A1
DE102019118254A1 DE102019118254.9A DE102019118254A DE102019118254A1 DE 102019118254 A1 DE102019118254 A1 DE 102019118254A1 DE 102019118254 A DE102019118254 A DE 102019118254A DE 102019118254 A1 DE102019118254 A1 DE 102019118254A1
Authority
DE
Germany
Prior art keywords
layer
material layer
residue
extension material
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019118254.9A
Other languages
English (en)
Inventor
Yi-Chang Lee
Jiann-Horng Lin
Chih-hao Chen
Ying-Hao Wu
Wen-Yen Chen
Shih-Hua Tseng
Shu-Huei Suen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019118254A1 publication Critical patent/DE102019118254A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einem Strukturbildungsverfahren wird eine Fotolackstruktur über einer zu strukturierenden Zielschicht gebildet. Eine Erweiterungsmaterialschicht wird auf der Fotolackstruktur gebildet. Die Zielschicht wird unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske strukturiert.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der provisorischen US Patentanmeldung Nr. 62/753,901 , eingereicht am 31. Oktober 2018, deren gesamter Inhalt hiermit zum Zwecke der Bezugnahme zitiert wird.
  • HINTERGRUND
  • Mit dem Fortschritt der Halbleiterindustrie in Nanometertechnologie-Verarbeitungsknoten mit dem Bestreben nach höherer Vorrichtungsdichte, höherer Leistung und geringeren Kosten, sind Herausforderungen sowohl in Hinblick auf Herstellung als auch Entwurf größer geworden. Zum Beispiel werden mehrschichtige Strukturen zum Bilden von Kontaktlöchern (Durchkontaktierungen) und/oder Metallverbindungen in und/oder durch eine Zwischenschichtdielektrikum- (ILD, Interlayer Dielectric) Schicht verwendet, die über einer Halbleitervorrichtung, wie Feldeffekttransistoren (FETs), angeordnet ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung wird aus der folgenden Beschreibung am besten verständlich, wenn diese mit den beiliegenden Figuren gelesen wird. Es wird betont, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht im Maßstab gezeichnet sind und nur zur Veranschaulichung verwendet werden. Tatsächlich können die Abmessungen der verschiedenen Merkmale der klaren Besprechung wegen beliebig vergrößert oder verkleinert sein.
    • 1A ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 1B ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 1C ist eine Ansicht von oben (Draufsicht) einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 1D ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 1E ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 2A ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 2B ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 2C ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 2D ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung. 2E ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3A ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Herstellungsbetriebs für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. 3B ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Herstellungsbetriebs für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. 3C ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Herstellungsbetriebs für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. 3D ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Herstellungsbetriebs für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. 3E ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Herstellungsbetriebs für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. 3F ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Herstellungsbetriebs für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4A ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. 4B ist eine Ansicht von oben (Draufsicht) einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. 4C ist eine Querschnittsansicht einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. 4D ist eine Ansicht von oben einer der verschiedenen Stufen eines sequenziellen Strukturbildungsbetriebs gemäß einer anderen Ausführungsform der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es ist klar, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereitstellt. In der Folge sind spezifische Ausführungsformen oder Beispiele von Komponenten und Anordnungen zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich nur Beispiele und nicht als Einschränkung gedacht. Zum Beispiel sind Abmessungen von Elementen nicht auf den offenbarten Bereich oder offenbarte Werte beschränkt, sondern können von Verfahrensbedingungen und/oder gewünschten Eigenschaften der Vorrichtung abhängig sein. Überdies kann die Bildung eines ersten Merkmals über einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind und können auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale gebildet sein können, die zwischen den ersten und zweiten Merkmalen eingefügt gebildet sind, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Verschiedene Merkmale können der Einfachheit und Deutlichkeit wegen in verschiedenen Maßstäben gezeichnet sein.
  • Ferner können hier räumlich relative Begriffe, wie „unterhalb“, „unter“, „unterer“, „über“, „oberer“ und dergleichen der einfachen Beschreibung wegen verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren dargestellt. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der Orientierung umfassen, die in den Figuren dargestellt ist. Die Vorrichtung kann anders orientiert (90 Grad gedreht oder in anderen Orientierungen) sein und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden. Zusätzlich kann der Begriff „hergestellt aus“ entweder „umfassend“ oder „bestehend aus“ bedeuten. In der vorliegenden Offenbarung bedeutet eine Phrase „eines von A, B und C“ „A, B und/oder C“ (A, B, C, A und B, A und C, B und C oder A, B und C), und bedeutet nicht ein Element aus A, ein Element aus B und ein Element aus C, falls nicht anderes beschrieben ist.
  • In den folgenden Ausführungsformen können Material, Konfigurationen, Abmessungen, Betriebe und/oder Prozesse einer Ausführungsform in einer anderen Ausführungsform verwendet werden, falls nicht anderes beschrieben ist, und auf deren ausführliche Erklärung kann verzichtet werden.
  • Verschiedene Ausführungsformen der Offenbarung beziehen sich auf ein Strukturbildungsverfahren, insbesondere für eine Halbleitervorrichtung. In verschiedenen Ausführungsformen enthält die Halbleitervorrichtung Finnen-Feldeffekttransistoren (FinFETs), Gate all-Around FET (GAA FET) und/oder andere MOS-Transistoren, gemeinsam mit Kondensatoren, Widerständen und/oder anderen elektronischen Elementen.
  • Als Designregel werden für eine integrierte Halbleiterschaltung, die kleiner als etwa 15 nm wird, Anforderungen für Lithographieoperationen zur Bildung feinerer Strukturen strenger. Zum Beispiel wird eine Dicke eines Fotolacks geringer. Da jedoch die Fotolackstruktur als Ätzmaske verwendet wird, wenn eine darunterliegende Schicht geätzt wird, könnte die dünne Fotolackschicht keine ausreichende Dicke für das Ätzen haben. Ferner, nachdem die Fotolackschicht entwickelt wurde, kann ein Lackrückstand (Rest) zwischen Fotolackstrukturen zurückbleiben. Zusätzlich kann die Dicke der Fotolackstruktur ungleichförmig werden, was einen Strukturdefekt verursachen würde.
  • In der vorliegenden Offenbarung sind Strukturbildungsverfahren zur Lösung der oben genannten Probleme bereitgestellt.
  • 1A-1E zeigen einen sequenziellen Strukturbildungsbetrieb gemäß einer Ausführungsform der vorliegenden Offenbarung. Es ist klar, dass zusätzliche Betriebe vor, während und nach den Betrieben bereitgestellt sein können, die durch 1A-1E gezeigt sind, und einige der unten beschriebenen Betriebe für zusätzliche Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können. Die Reihenfolge der Betriebe/Prozesse kann untereinander austauschbar sein.
  • Wie in 1A gezeigt, wird eine zu strukturierende Zielschicht 20 über einem Substrat 10 gebildet und eine Fotolackschicht 30 wird über der Zielschicht 20 gebildet. In einigen Ausführungsformen werden darunterliegende Vorrichtungen über dem Substrat 10 gebildet und die Zielschicht 20 bedeckt die darunterliegenden Vorrichtungen. Beispiele für die darunterliegenden Vorrichtungen können statischen Direktzugriffsspeicher (SRAM, Static Random Access Memory) und/oder andere logische Schaltungen; passive Komponenten wie Widerstände, Kondensatoren und Induktoren; und aktive Komponenten wie P-Kanal Feldeffekttransistoren (PFET), N-Kanal FET (NFET), Metalloxid-Halbleiter Feldeffekttransistoren (MOSFET); komplementäre Metalloxid-Halbleiter (CMOS) Transistoren, wie einen FinFET; bipolare Transistoren; Hochspannungstransistoren; Hochfrequenztransistor; andere Speicherzellen und Kombinationen davon enthalten. Die Halbleitervorrichtung kann mehrere Halbleitervorrichtungen (z.B. Transistoren) enthalten, die miteinander verbunden sind. Es ist jedoch klar, dass die Anmeldung nicht auf eine bestimmte Art von Vorrichtung beschränkt sein soll, außer wie im Speziellen beansprucht.
  • In einigen Ausführungsformen ist das Substrat 10 ein Siliziumsubstrat. Alternativ kann das Substrat 10 einen anderen elementaren Halbleiter, wie Germanium; einen Verbindungshalbleiter, enthaltend Gruppe IV-IV Verbindungshalbleiter wie SiC und SiGe, Gruppe III-V Verbindungshalbleiter wie GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon enthalten. Amorphe Substrate, wie amorphes Si oder amorphes SiC, oder ein Isoliermaterial, wie Siliziumoxid, können als das Substrat 10 verwendet werden. Das Substrat 10 kann verschiedene Regionen enthalten, die zweckdienlich mit Unreinheiten dotiert sind (z.B. Leitfähigkeit vom p-Typ oder n-Typ).
  • Die Zielschicht 20 ist eine dielektrische Schicht, eine leitfähige Schicht oder eine Halbleiterschicht und die Kombination davon. Die dielektrische Schicht enthält Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid (SiON), SiOCN, fluordotiertes Silikatglas (FSG) oder ein dielektrisches Material niedriger Dielektrizitätskonstante (z.B. SiOC und SiOCN) oder jedes andere geeignete dielektrische Material. Die dielektrische Schicht kann durch chemische Aufdampfung (CVD) oder andere geeignete Filmbildungsprozesse gebildet werden. Die leitfähige Schicht enthält eine metallische Schicht, die aus Cu, Al, AlCu, Ti, TiN, Ta, TaN, W, Co, Ni, einem Silicid davon oder einem anderen geeigneten leitfähigen Material hergestellt ist. Die Halbleiterschicht enthält Polysilizium, amorphes Silizium oder jedes andere geeignete Halbleitermaterial.
  • Die Fotolackschicht 30 ist ein Fotolack mit positivem Farbton oder Fotolack mit negativem Farbton. Die Dicke der Fotolackschicht 30 ist in einigen Ausführungsformen in einem Bereich von etwa 50 nm bis etwa 500 nm und ist in anderen Ausführungsformen in einem Bereich von etwa 100 nm bis etwa 200 nm. Die Fotolackschicht 30 wird über der Zielschicht 20 rotationsbeschichtet und in einigen Ausführungsformen wird ein Vorbackbetrieb durchgeführt. In einigen Ausführungsformen wird eine antireflektierende Bodenbeschichtung zwischen der Fotolackschicht 30 und der Zielschicht 20 gebildet.
  • Dann wird die Fotolackschicht 30 in einigen Ausführungsformen mit einem Belichtungsenergiestrahl, wie KrF-Exzimerschicht, ArF-Exzimerlaser und einem EUV-Licht, durch eine Fotomaske mit Schaltungsstrukturen belichtet. In anderen Ausführungsformen wird ein Elektronenstrahl verwendet.
  • Nachdem die belichtete Fotolackschicht mit einer passenden Entwicklungslösung entwickelt worden ist, wird eine Fotolackstruktur 31 über der Zielschicht 20 gebildet, wie in 1B und 1C gezeigt. 1B ist eine Querschnittsansicht und die 1C ist eine Draufsicht. Nach der Entwicklung wird ein Nachbackprozess durchgeführt. In einigen Ausführungsformen wird ein Härtungsbetrieb, wie UV-Härten, zum Härten der entwickelten Fotolackstruktur durchgeführt.
  • In einigen Ausführungsformen enthält die Fotolackstruktur 31 Linien- und Leerraumstrukturen. Eine Linienstruktur, die aus der Fotolackschicht hergestellt wird, hat in einigen Ausführungsformen eine Breite W1 in einem Bereich von etwa 5 nm bis etwa 20 nm. Ein Leerraum Si zwischen benachbarten Linien ist in einigen Ausführungsformen in einem Bereich von etwa 5 nm bis etwa 40 nm und ist in einigen Ausführungsformen in einem Bereich von etwa 5 nm bis etwa 20 nm. Das Verhältnis S1/W1 ist in einigen Ausführungsformen in einem Bereich von etwa 1 bis etwa 4. In einigen Ausführungsformen, wie in 1C gezeigt, wird keine Struktur (Leerraum) in Flächen außerhalb der Fläche gebildet, in der die Linien- und Leerraumstrukturen angeordnet sind. In einigen Ausführungsformen sind mehrere Flächen, bereitgestellt, in welchen die Linien- und Leerraumstrukturen, getrennt durch eine strukturlose Fläche, angeordnet sind. Eine Breite oder Länge der strukturlosen Fläche ist in einigen Ausführungsformen größer als 100 nm. In einigen Ausführungsformen ist ein Aspektverhältnis jeder der Linienstrukturen mindestens 2. In gewissen Ausführungsformen ist das Aspektverhältnis kleiner als 40.
  • Anschließend, wie in 1D gezeigt, wird eine Erweiterungsmaterialschicht 40 über der Fotolackstruktur 31 abgeschieden. Wie in 1D gezeigt, wird die Erweiterungsmaterialschicht auf jeder der Linienstrukturen und auf der strukturlosen Fläche gebildet. Die Erweiterungsmaterialschicht 40 wird in einigen Ausführungsformen durch chemische Aufdampfung (CVD) unter einer nicht konformen Abscheidungsbedingung gebildet. Ein Leerraum S2 zwischen den benachbarten Erweiterungsmaterialschichten 40 ist in einigen Ausführungsformen in einem Bereich von etwa 2 nm bis etwa 30 nm.
  • 2A-2E zeigen Einzelheiten der nicht konformen Abscheidung der Erweiterungsmaterialschicht 40. 2A zeigt eine vergrößerte Querschnittsansicht von zwei Linienstrukturen 31 (Fotolackschicht). Ein oder mehrere Quellengase zur Bildung der Erweiterungsmaterialschicht 40 sind über den Fotolackstrukturen 31 bereitgestellt. Anfänglich bedecken die Quellengase und/oder umgesetzten Produkte die Deckfläche der Fotolackstruktur 31, die Seitenflächen der Fotolackstruktur 31 und die Oberfläche der Zielschicht 20 zwischen den Fotolackstrukturen 31, wodurch eine Dünnschicht der Erweiterungsmaterialschicht 40 gebildet wird. Wenn die Abscheidungsbedingung nicht konform ist, ist eine Abscheidungsrate der Erweiterungsmaterialschicht 40 an der Deckfläche der Fotolackstruktur 31 größer als eine Abscheidungsrate der Erweiterungsmaterialschicht 40 an den Seitenflächen und eine Abscheidungsrate der Erweiterungsmaterialschicht an der Oberfläche der Zielschicht. Ferner tritt auch die Abscheidung der Erweiterungsmaterialschicht 40 in einer seitlichen Richtung auf. Daher, wie in 2C und 2D gezeigt, wird die Erweiterungsmaterialschicht 40 wie eine Pilz- oder Ballonform gebildet. Sobald die Pilzform gebildet ist, wird ein Leerraum zwischen den Erweiterungsmaterialschichten, die über benachbarten Linienstrukturen gebildet sind, kleiner, wodurch die Abscheidung der Erweiterungsmaterialschicht an den Seitenflächen der Fotolackstruktur 31 und auf der Oberfläche der Zielschicht 20 weiter unterdrückt wird.
  • Wie in 2D gezeigt, ist eine Dicke T1 der Erweiterungsmaterialschicht 40, die an der Oberfläche der Zielschicht 20 zwischen den benachbarten Fotolackstrukturen 31 abgeschieden wird, viel kleiner als eine Dicke T2 der Erweiterungsmaterialschicht 40, die an der Deckfläche der Fotolackstruktur 31 abgeschieden wird. In einigen Ausführungsformen gilt 2 ≤ T2/T1. In anderen Ausführungsformen gilt 30 ≤ T2/T1 ≤ 300. In einigen Ausführungsformen ist Dicke T2 in einem Bereich von etwa 10 nm bis etwa 300 nm. In einigen Ausführungsformen ist Dicke T1 null.
  • Die Erweiterungsmaterialschicht 40 enthält in einigen Ausführungsformen eines oder mehrere von einem Material auf Kohlstoffbasis, einem Material auf Siliziumoxidbasis und einem Material auf Siliziumnitridbasis. Wenn die Erweiterungsmaterialschicht ein Material auf Kohlenstoffbasis ist, enthält ein Quellengas für die CVD in einigen Ausführungsformen eines, das ausgewählt ist aus der Gruppe bestehend aus Kohlenwasserstoff und Fluorkohlenstoff. Ein oder mehrere zusätzliche Gase, wie N2 und H2, werden in einigen Ausführungsformen auch verwendet. Wenn die Erweiterungsmaterialschicht ein Material auf Siliziumoxidbasis ist, enthält ein Quellengas für die CVD in einigen Ausführungsformen ein siliziumhaltiges Gas, wie SiH4, SiH2Cl2, SiCl4 und Si2H6 gemeinsam mit einem Sauerstoffquellengas wie O2. Ein oder mehrere zusätzliche Gase, wie N2 und H2 , werden in einigen Ausführungsformen auch verwendet. Wenn die Erweiterungsmaterialschicht ein Material auf Siliziumnitridbasis ist, enthält ein Quellengas für die CVD in einigen Ausführungsformen ein siliziumhaltiges Gas, wie SiH4, SiH2Cl2, SiCl4 und Si2H6 gemeinsam mit einem Stickstoffquellengas, wie N2, NH3 und NO2. Es kann jedes andere geeignete Material, wie ein Material auf Aluminiumbasis (Aluminiumoxid, Aluminiumnitrid oder Aluminiumoxynitrid) oder Hafniumoxid, als die Erweiterungsmaterialschicht 40 verwendet werden.
  • Die CVD enthält plasmaverstärkte CVD (PECVD) und Niederdruck-CVD (LPCVD). Die nicht konforme Abscheidungsbedingungen von CVD kann durch Einstellen eines oder mehrerer Parameter eines Drucks, einer Gasströmungsrate, einer Temperatur und einer Plasmaleistung (im Falle von PECVD) erzielt werden. In einigen Ausführungsformen ist der Druck in einer Abscheidungskammer in einem Bereich von etwa 1 mTorr bis etwa 500 mTorr und ist in einem Bereich von etwa 20 mTorr bis etwa 100 mTorr. Im Fall von PECVD ist eine Vorspannung, die an der Stufe angelegt wird, auf der das Substrat platziert ist, in einem Bereich von etwa 0V bis 100 V.
  • In einigen Ausführungsformen, nach Bildung der Erweiterungsmaterialschicht 40 wie in 2D gezeigt, wird ein anisotropes Ätzen durchgeführt, um die Erweiterungsmaterialschicht 40 zu entfernen, die auf der Oberfläche der Zielschicht 20 abgeschieden ist, wie in 2E gezeigt. In einigen Ausführungsformen ist die Dicke T3 der Erweiterungsmaterialschicht 40, die an der Deckfläche der Fotolackstruktur 31 abgeschieden ist, nach dem anisotropen Ätzen in einem Bereich von etwa 5 nm bis etwa 200 nm. In einigen Ausführungsformen werden auch Seitenabschnitte der Erweiterungsmaterialschicht 40 geätzt.
  • In einigen Ausführungsformen ist es durch Steuern einer Abscheidungsmenge an den Seitenflächen der Fotolackstruktur 31 möglich, einen Leerraum zwischen benachbarten Linienstrukturen zu verringern. In einigen Ausführungsformen ist der Leerraum um ein Ausmaß in einem Bereich von etwa 0,2 nm bis etwa 2,0 nm in einigen Ausführungsformen verringert.
  • Nach Bildung der Erweiterungsmaterialschicht 40 wird die Zielschicht 20 unter Verwendung der Erweiterungsmaterialschicht 40 und der Fotolackstruktur 31 als eine Ätzmaske geätzt. Danach werden die Erweiterungsmaterialschicht 40 und die Fotolackstruktur 31 entfernt, wie in 1E gezeigt.
  • Wie oben angegeben, kann die Erweiterungsmaterialschicht 40 vorzugsweise auf der Oberseite der Linienstrukturen mit relativ schmalen Leerräumen gebildet werden. Wenn ein großer Leerraum (z.B. etwa 40 nm oder mehr) in der Fotolackstruktur vorhanden ist, kann die Erweiterungsmaterialschicht 40 auf der Oberfläche der Zielschicht 20 gebildet werden. Daher hat in einigen Ausführungsformen der vorliegenden Offenbarung die Fotolackstruktur 31 keinen derartigen großen Leerraum.
  • 3A-3F zeigen einen sequenziellen Strukturbildungsbetrieb gemäß einer Ausführungsform der vorliegenden Offenbarung. Es ist klar, dass zusätzliche Betriebe vor, während und nach den Betrieben, die durch 3A-3F gezeigt sind, bereitgestellt sein können und einige der in der Folge beschriebenen Betriebe für zusätzliche Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können. Die Reihenfolge der Betriebe/Prozesse kann untereinander austauschbar sein. Materialien, Konfiguration, Prozesse und/oder Abmessungen, wie in den vorangehenden Ausführungsformen beschrieben, können in den folgenden Ausführungsformen eingesetzt werden, auf deren ausführliche Erklärung hier verzichtet werden kann.
  • In den folgenden Ausführungsformen wird ein mehrschichtiges Fotolacksystem benutzt. In einigen Ausführungsformen, wie in 3A gezeigt, wird eine erste dielektrische Schicht 100 über einem Substrat 90 angeordnet. In einigen Ausführungsformen werden verschiedene darunterliegende Vorrichtungen auf dem Substrat gebildet und die erste Schicht 100 wird über den darunterliegenden Vorrichtungen angeordnet. In einigen Ausführungsformen werden eine oder mehrere Zwischenschichten, wie eine Schicht von Zwischenschichtdielektrikum und eine Ätzstoppschicht, unter der ersten Schicht 100 angeordnet.
  • Beispiele der darunterliegenden Vorrichtungen können einen statischen Direktzugriffsspeicher (SRAM) und/oder andere Logikschaltungen; passive Komponenten wie Widerstände, Kondensatoren und Induktoren; und aktive Komponenten wie P-Kanal Feldeffekttransistoren (PFET), N-Kanal FET (NFET), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET); komplementäre Metalloxidhalbleiter- (CMOS) Transistoren, wie einen FinFET; bipolare Transistoren; Hochspannungstransistoren; Hochfrequenztransistoren; andere Speicherzellen; und Kombinationen davon enthalten. Die Halbleitervorrichtung können mehrere Halbleitervorrichtungen (z.B. Transistoren) enthalten, die miteinander verbunden sein können. Es ist jedoch klar, dass die Anmeldung nicht auf eine bestimmte Art von Vorrichtung beschränkt sein soll, außer wie im Speziellen beansprucht.
  • In einigen Ausführungsformen ist das Substrat 90 ein Siliziumsubstrat. Alternativ kann das Substrat 90 einen anderen elementaren Halbleiter, wie Germanium; einen Verbindungshalbleiter, enthaltend Gruppe IV-IV Verbindungshalbleiter wie SiC und SiGe, Gruppe III-V Verbindungshalbleiter wie GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon umfassen. Amorphe Substrate, wie amorphes Si oder amorphes SiC oder ein Isoliermaterial, wie Siliziumoxid können als das Substrat 90 verwendet werden. Das Substrat 90 kann verschiedene Regionen enthalten, die zweckdienlich mit Unreinheiten dotiert wurden (z.B. Leitfähigkeit vom p-Typ oder n-Typ).
  • In einigen Ausführungsformen ist die erste Schicht 100 eine dielektrische Schicht, enthaltend Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid (SiON), SiOCN, fluordotiertes Silikatglas (FSG), oder ein dielektrisches Material niedriger Dielektrizitätskonstante oder jedes andere geeignete dielektrische Material. In einer Ausführungsform ist die erste Schicht 100 eine dielektrische Materialschicht niedriger Dielektrizitätskonstante. Der Ausdruck Material „niedriger Dielektrizitätskonstante“ bezieht sich auf Materialien mit einer Dielektrizitätskonstante kleiner als etwa 3,9. Geeignete dielektrische Materialien niedriger Dielektrizitätskonstante enthalten fließfähige Oxide, die im Grunde keramische Polymere sind, wie Wasserstoffsilsesquioxan (HSQ). Zusätzliche Dielektrika niedriger Dielektrizitätskonstante enthalten organische Materialien niedriger Dielektrizitätskonstante mit einer Dielektrizitätskonstante von etwa 2,0 bis etwa 3,8. Organische Materialien niedriger Dielektrizitätskonstante enthalten Poly(arylen)ether, BCB (Divinylsiloxan bis-benzocyclobuten) und organisch-dotierte Silikagläser (OSG) (auch bekannt als kohlenstoffdotierte Gläser). Andere geeignete Arten von Dielektrika niedriger Dielektrizitätskonstante sind fluordotierte Silikagläser (FSG) und SiCOH. FSG enthalten Dielektrika, die aus Vorläufergasen SiF4, SiH4 und N2O gebildet sind und Dielektrika, die aus den Vorläufern SiF4, Tetraethylorthosilicat (TEOS) und O2 gebildet sind. Dielektrika, die aus TEOS und SiF4 gebildet sind, sind als fluoriertes TEOS oder FTEOS bekannt. Das dielektrische Material niedriger Dielektrizitätskonstante kann durch CVD, Atomlagenabschneidung (ALD) oder andere geeignete Filmbildungsprozesse gebildet werden. Die Dicke der ersten Schicht 100 ist in einigen Ausführungsformen in einem Bereich von etwa 80 nm bis etwa 150 nm.
  • Ferner wird in einigen Ausführungsformen eine zweite Schicht 105 auf der ersten Schicht 100 gebildet. Die zweite Schicht 105 ist in einigen Ausführungsformen eine stickstofffreie dielektrische Schicht. In gewissen Ausführungsformen wird SiO2 als die zweite Schicht 105 verwendet. Die zweite Schicht 105 kann in einem CVD-Prozess, der optional plasmaverstärkt ist, unter Verwendung eines gasförmigen Gemisches aus Kohlenstoff, Silizium und Sauerstoffquellen hergestellt werden. In einigen Ausführungsformen können die Prozessparameter eingestellt werden, um annehmbare Werte des Brechungsindex n und Extinktionskoeffizienten k zu erhalten.
  • In einigen Ausführungsformen ist die zweite Schicht 105 aus einem dielektrischen Material auf Basis von Tetraethylorthosilicat (TEOS) hergestellt, die eine bekannte Schicht ist, die allgemein als Vernetzungsmittel in Silikonpolymeren und als Vorläufer zu Siliziumdioxid in der Halbleiterindustrie verwendet wird. In einigen Ausführungsformen kann die Schicht auf TEOS-Basis durch ein Spin-on-Glasabscheidungsverfahren abgeschieden werden, obwohl andere Abscheidungsverfahren verwendet werden können. Die Dicke der zweiten Schicht 105 ist in einigen Ausführungsformen in einem Bereich von etwa 20 nm bis etwa 40 nm.
  • Zusätzlich wird in einigen Ausführungsformen anschließend eine dritte Schicht 110 als eine Hartmaskenschicht, wie eine TiN Schicht, über der zweiten dielektrischen Schicht 105 abgeschieden. Die dritte Schicht 110 kann durch CVD, ALD oder physikalisches Aufdampfen (PVD), enthaltend Sputtern, oder sämtliche andere geeignete Filmbildungsverfahren gebildet werden. Die Dicke der dritten Schicht 110 ist in einigen Ausführungsformen in einem Bereich von etwa 20 nm bis etwa 40 nm.
  • Anschließend wird eine vierte Schicht 115 über der dritten Schicht 110 gebildet. In einigen Ausführungsformen ist die vierte Schicht 115 eine dielektrische Schicht, die aus einer oder mehreren Schichten eines Materials auf Siliziumoxidbasis, eines Materials auf Siliziumnitridbasis oder eines Materials auf Siliziumkarbidbasis besteht. In gewissen Ausführungsformen wird SiO2 als die vierte Schicht 115 verwendet. In einigen Ausführungsformen ist die vierte Schicht 115 aus einem dielektrischen Material auf TEOS-Basis hergestellt. In anderen Ausführungsformen wird anstelle einer dielektrischen Schicht ein amorphes oder polykristallines Halbleitermaterial, wie amorphes Si (a-Si), a-Ge, a-SiGe, Polysilizium (Poly-Si), Poly-SiGe oder Poly-Ge über der dritten Schicht 110 gebildet. Die vierte Schicht 115 kann in einem CVD-Prozess, optional plasmaverstärkt, unter Verwendung eines gasförmigen Gemisches aus Kohlenstoff-, Silizium- und Sauerstoffquellen hergestellt werden. Die Dicke der dritten dielektrischen Schicht ist in einigen Ausführungsformen in einem Bereich von etwa 30 nm bis etwa 70 nm.
  • Unter anhaltender Bezugnahme auf 3A wird eine fünfte Schicht 120 über der vierten Schicht 115 gebildet. In einigen Ausführungsformen ist die fünfte Schicht 120 aus einem dielektrischen Material hergestellt. In gewissen Ausführungsformen ist die fünfte Schicht 120 aus einem organischen Material hergestellt. Das organische Material kann mehrere Monomere oder Polymere enthalten, die nicht vernetzt sind. Im Allgemeinen kann die fünfte Schicht 120 ein Material beinhalten, das strukturierbar ist und/oder eine Zusammensetzung beinhaltet, die abgestimmt ist, um Antireflexionseigenschaften bereitzustellen. Beispielhafte Materialien für die fünfte Schicht 120 enthalten Kohlenstoffrückgratpolymere. Die fünfte Schicht 120 wird zum Einebnen der Struktur verwendet, da die darunterliegende Struktur uneben sein kann, abhängig von der Struktur der Vorrichtungen, die auf dem Substrat 90 gebildet sind. In einigen Ausführungsformen wird die fünfte Schicht 120 durch einen Rotationsbeschichtungsprozess gebildet. In anderen Ausführungsformen wird die fünfte Schicht 120 durch einen anderen geeigneten Abscheidungsprozess gebildet. Die Dicke der fünften Schicht 120 ist in einigen Ausführungsformen in einem Bereich von etwa 80 nm bis etwa 120 nm.
  • Die sechste Schicht 125 wird über der fünften Schicht 120 gebildet. In einigen Ausführungsformen weist die sechste Schicht 125 eine Zusammensetzung auf, die Antireflexionseigenschaften und/oder Hartmaskeneigenschaften für den Fotolithographieprozess bereitstellt. In einigen Ausführungsformen enthält die sechste Schicht 125 eine siliziumhaltige Schicht (z.B. ein Silizium-Hartmaskenmaterial). Die sechste Schicht 125 kann ein siliziumhaltiges, anorganisches Polymer enthalten. In anderen Ausführungsformen enthält die sechste Schicht 125 Siliziumoxid (z.B. Spin-on Glas (SOG)), Siliziumnitrid, Siliziumoxynitrid, polykristallines Silizium, metallhaltiges organisches Polymermaterial, das Metall wie Titan, Titannitrid, Aluminium und/oder Tantal enthält; und/oder andere geeignete Materialien. Die sechste Schicht 125 kann durch einen Rotationsbeschichtungsprozess, CVD, PVD und/oder andere geeignete Abscheidungsprozesse gebildet werden. Die Dicke der sechsten Schicht 125 ist in einigen Ausführungsformen in einem Bereich von etwa 15 nm bis etwa 30 nm.
  • Ferner, wie in 3A gezeigt, wird auf der sechsten Schicht 125 eine Fotolackstruktur 130 durch einen oder mehrere Lithographiebetriebe gebildet, ähnlich 1A-1C. In einigen Ausführungsformen verbleibt ein Fotolackrest (Rückstand) 135 auf der Oberfläche der sechsten Schicht 125. Der Fotolackrest kann einen Brückendefekt zwischen benachbarten Strukturen oder andere Defekte verursachen.
  • In einigen Ausführungsformen werden zum Entfernen des Fotolackrests (Rückstands) ein oder mehrere erste Ätzbetriebe zum Entfernen von Rückständen an der Fotolackstruktur 130 durchgeführt. In einigen Ausführungsformen verwendet der erste Ätzbetrieb zum Entfernen von Rückständen ein Ätzgas, das Fluor enthält, wie einen Fluorkohlenstoff (z.B. CF4). Durch den ersten Ätzbetrieb zum Entfernen von Rückständen wird der Fotolackrest 135 entfernt. In einigen Ausführungsformen werden auch ein Teil der Fotolackstruktur 130 und/oder ein Teil der sechsten Schicht 125 entfernt, wie in 3B. Eine Ausmaß H1 des Ätzens der sechsten Schicht 125 ist in einigen Ausführungsformen in einem Bereich von etwa 1 nm bis etwa 5 nm.
  • Anschließend wird, ähnlich den Betrieben, die in Bezug auf 1D und 2A-2E erklärt wurden, eine Erweiterungsmaterialschicht 140 über der Fotolackstruktur 130 gebildet, wie in 3C gezeigt. Eine Höhe (Dicke) H2 der Fotolackstruktur 130 ist in einigen Ausführungsformen in einem Bereich von etwa 50 nm bis etwa 200 nm. Eine Dicke H3 der Erweiterungsmaterialschicht 140, die an der Deckfläche der Fotolackstruktur 130 abgeschieden wird, ist in einem Bereich von etwa 5 nm bis etwa 200 nm.
  • In einigen Ausführungsformen werden nach Bildung der Erweiterungsmaterialschicht ein oder mehrere zweite Ätzbetriebe zum Entfernen von Rückständen durchgeführt. In einigen Ausführungsformen verwendet der zweite Ätzbetrieb zum Entfernen von Rückständen ein Ätzgas, enthaltend Chlor, wie Cl2. Durch den zweiten Ätzbetrieb zum Entfernen von Rückständen werden Reste oder Metallleitungsrückstände entfernt. In einigen Ausführungsformen wird die sechste Schicht 125 weiter teilweise während des zweiten Ätzbetriebs zum Entfernen von Rückständen geätzt. Ein Ausmaß des Ätzens ist in einigen Ausführungsformen in einem Bereich von etwa 1 nm bis etwa 5 nm.
  • In einigen Ausführungsformen wird der erste Ätzbetrieb zum Entfernen von Rückständen nicht durchgeführt und nur der zweite Ätzbetrieb zum Entfernen von Rückständen wird nach Bildung der Erweiterungsmaterialschicht 140 durchgeführt. In anderen Ausführungsformen wird der zweite Ätzbetrieb zum Entfernen von Rückständen nicht durchgeführt und nur der erste Ätzbetrieb zum Entfernen von Rückständen wird vor der Bildung der Erweiterungsmaterialschicht 140 durchgeführt.
  • Wie in 3A-3C gezeigt, können die Fotolackstrukturen 130 einen dünnen Abschnitt mit einer geringeren Dicke als andere Abschnitte aufweisen. Falls die Erweiterungsmaterialschicht nicht gebildet ist, kann der dünne Abschnitt mit einer geringeren Dicke während des Ätzbetriebs zum Entfernen von Rückständen oder einem anschließenden Ätzbetrieb geschnitten werden, um die sechste Schicht 125 zu strukturieren. Durch Bilden der Erweiterungsmaterialschicht 140 ist es möglich, die „Maskenstruktur“ für das anschließende Ätzen wesentlich zu vergrößern. Selbst wenn daher die Fotolackstruktur 130 einen dünnen Abschnitt mit einer geringeren Dicke aufweist, ist es möglich, eine Strukturdefekt (einen offenen Schaltungsdefekt) zu verhindern. Da es möglich ist, die Dicke der Fotolackstruktur 130 auszugleichen, ist es ferner möglich, Fotolackreste effektiv durch die Ätzbetriebe zum Entfernen von Rückständen zu entfernen, die auch die Fotolackstruktur 130 ätzen können.
  • Durch Verwendung der Erweiterungsmaterialschicht 140 und der Fotolackstruktur 130 als eine Ätzmaske wird dann die sechste Schicht 125 strukturiert, wie in 3D gezeigt. Nach dem Ätzen sind die Erweiterungsmaterialschicht 140 und die Fotolackschicht 130 in einigen Ausführungsformen entfernt.
  • Ferner, wie in 3E gezeigt, werden die fünfte Schicht 120, die vierte Schicht 115 und die dritte Schicht 110 unter Verwendung der strukturierten sechsten Schicht 125 als eine Ätzmaske strukturiert. Der Strukturierungsbetrieb enthält einen oder mehrere Plasmatrockenätzbetriebe. Dann werden in einigen Ausführungsformen die strukturierte sechste Schicht 125, die strukturierte fünfte Schicht 130 entfernt, wie in 3E gezeigt. Anschließend, wie in 3F gezeigt, werden unter Verwendung der strukturierten vierten Schicht 115 und der strukturierten dritten Schicht 110 als eine Ätzmaske die zweite Schicht 105 und die erste Schicht 100 strukturiert, wie in 3F gezeigt. Nach dem Strukturieren werden die strukturierte vierte Schicht 115 und die strukturierte dritte Schicht 110 entfernt.
  • Es ist klar, dass die 3F gezeigte Struktur weiteren CMOS-Prozessen unterzogen wird, um verschiedene Merkmale wie Zwischenverbindungsdurchkontaktierungen, Metallschichten, Passivierungsschichten usw. zu bilden.
  • 4A-4D zeigen einen sequenziellen Strukturbildungsbetrieb gemäß einer Ausführungsform der vorliegenden Offenbarung. Es ist klar, dass zusätzliche Betriebe vor, während und nach den Operationen bereitgestellt werden können, die durch 4A-4D gezeigt sind, und einige der in der Folge beschriebenen Betriebe für zusätzliche Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können. Die Reihenfolge der Betriebe/Prozesse kann untereinander austauschbar sein. Materialien, Konfiguration, Prozesse und/oder Abmessungen, wie in den vorangehenden Ausführungsformen beschrieben, können in den folgenden Ausführungsformen benutzt werden, auf deren ausführliche Beschreibung verzichtet werden kann.
  • In den folgenden Ausführungsformen enthält eine Fotolackschicht 230 mehrere Lochstrukturen 235, wie in 4A und 4B gezeigt. 4A ist eine Querschnittsansicht entsprechend Linie II-II von 4B, und 4B ist eine Ansicht von oben (Draufsicht).
  • Wie in 4A gezeigt, hat die Lochstruktur 235 in einigen Ausführungsformen einen Durchmesser W11 in einem Bereich von etwa 5 nm bis etwa 40 nm. Durch Durchführen von Betrieben wie mit 2A-2E erklärt, wird eine Erweiterungsmaterialschicht 240 über der Fotolackschicht 230 gebildet. Nach dem Abscheiden oder dem optionalen anisotropischen Ätzen wird die Größe (der Durchmesser) der Lochstrukturen 237 verringert, wie in 4C und 4D gezeigt. 4C ist eine Querschnittsansicht und 4D ist eine Ansicht von oben. Der Durchmesser W12 der verkleinerten Lochstrukturen 237 ist in einigen Ausführungsformen in einem Bereich von etwa 3 nm bis etwa 30 nm.
  • Die hier beschriebenen verschiedenen Ausführungsformen oder Beispiele bieten mehrere Vorteile gegenüber der bestehenden Technik. In der vorliegenden Offenbarung wird eine Erweiterungsmaterialschicht über einer Fotolackstruktur gebildet, um eine „Höhe“ der Fotolackstruktur zu vergrößern. Durch Bilden der Erweiterungsmaterialschicht, ist es möglich, selbst wenn die Fotolackstrukturen dünne Abschnitte mit einer kleineren Dicke aufweisen, einen Strukturdefekt (einen offenen Schaltungsdefekt) zu verhindern. Ferner, da es möglich ist, die Dicke der Fotolackstruktur 130 auszugleichen, ist es möglich, effektiv Fotolackreste durch die Ätzbetriebe zum Entfernen von Rückständen zu entfernen, die auch die Fotolackstruktur ätzen.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird in einem Strukturbildungsverfahren eine Fotolackstruktur über einer Zielschicht gebildet, die zu strukturieren ist. Eine Erweiterungsmaterialschicht wird auf der Fotolackstruktur gebildet. Die Zielschicht wird unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske strukturiert. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen enthält die Fotolackstruktur Linienstrukturen und die Erweiterungsmaterialschicht ist auf jeder der Linienstrukturen gebildet. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird die Erweiterungsmaterialschicht auf einer Oberfläche der Zielschicht zwischen den Linienstrukturen abgeschieden und eine Dicke T1 der Erweiterungsmaterialschicht, die auf der Oberfläche der Zielschicht zwischen den Linienstrukturen abgeschieden ist, und eine Dicke T2 der Erweiterungsmaterialschicht, die auf jeder der Linienstrukturen abgeschieden ist, erfüllen 2 ≤ T2/T1. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen gilt 30 ≤ T2/T1 ≤ 300. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird die Erweiterungsmaterialschicht, die auf einer Oberfläche der Zielschicht gebildet ist, geätzt, bevor die Zielschicht geätzt wird. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen ist ein Aspektverhältnis jeder der Linienstrukturen mindestens 2. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen ist ein Leerraum zwischen benachbarten Linienstrukturen in einem Bereich von etwa 5 nm bis etwa 20 nm. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird die Erweiterungsmaterialschicht durch chemische Aufdampfung (CVD) unter einer nicht konformen Abscheidungsbedingung abgeschieden. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen ist die CVD Plasma-CVD, die unter einem Druck gleich oder höher als 20 mTorr durchgeführt wird. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen enthält die Erweiterungsmaterialschicht eines, das ausgewählt ist aus der Gruppe bestehend aus einem Material auf Kohlenstoffbasis, einem Material auf Siliziumoxidbasis und einem Material auf Siliziumnitridbasis. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen enthält ein Quellengas für die CVD eines, das ausgewählt ist aus der Gruppe bestehend aus Kohlenwasserstoff und Fluorkohlenstoff. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen enthält ein Quellengas für die CVD ein siliziumhaltiges Gas.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird in einem Verfahren zur Herstellung einer Halbleitervorrichtung eine Fotolackstruktur über einer zu strukturierenden Zielschicht gebildet. Ein Ätzen zum Entfernen eines Rückstands wird durchgeführt, um Fotolackrest zu entfernen. Eine Erweiterungsmaterialschicht wird auf der Fotolackstruktur gebildet. Die Zielschicht wird unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske strukturiert. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird das Ätzen zum Entfernen eines Rückstands durchgeführt, nachdem die Erweiterungsmaterialschicht abgeschieden wurde. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird beim Ätzen zum Entfernen eines Rückstands ein Teil der Zielschicht geätzt. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen enthält das Ätzen zum Entfernen eines Rückstands ein erstes Ätzen zum Entfernen eines Rückstands und ein zweites Ätzen zum Entfernen eines Rückstands, das unter einer anderen Bedingung durchgeführt wird als das erste Ätzen zum Entfernen eines Rückstands, und die Erweiterungsmaterialschicht wird zwischen dem erstem Ätzen zum Entfernen eines Rückstands und dem zweiten Ätzen zum Entfernen eines Rückstands abgeschieden. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird das erste Ätzen zum Entfernen eines Rückstands durchgeführt, bevor die Erweiterungsmaterialschicht abgeschieden wird, und ein Ätzgas enthält Fluor und das zweite Ätzen zum Entfernen eines Rückstands wird durchgeführt, nachdem die Erweiterungsmaterialschicht abgeschieden wurde, und ein Ätzgas enthält Chlor.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird in einem Verfahren zur Herstellung einer Halbleitervorrichtung eine erste dielektrische Schicht über einem Halbleitersubstrat gebildet. Eine stickstofffreie Schicht wird über der ersten dielektrischen Schicht gebildet. Eine metallische Hartmaskenschicht wird über der stickstofffreien Schicht gebildet. Eine zweite dielektrische Schicht wird über der metallischen Hartmaskenschicht gebildet. Eine dritte dielektrische Schicht wird über der zweiten dielektrischen Schicht gebildet. Eine vierte dielektrische Schicht wird über der dritten dielektrischen Schicht gebildet. Eine Fotolackstruktur über einer vierten dielektrischen Schicht. Ein Ätzen zum Entfernen eines Rückstands wird durchgeführt, um Fotolackrest zu entfernen. Eine Erweiterungsmaterialschicht wird auf der Fotolackstruktur gebildet. Die vierte dielektrische Schicht wird unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske strukturiert. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen wird die dritte dielektrische Schicht unter Verwendung der strukturierten vierten dielektrischen Schicht als eine Ätzmaske strukturiert. Die zweite dielektrische Schicht und die metallische Hartmaskenschicht werden unter Verwendung der strukturierten dritten dielektrischen Schicht als eine Ätzmaske strukturiert. Die erste dielektrische Schicht wird unter Verwendung der strukturierten metallischen Hartmaskenschicht und zweiten dielektrischen Schicht als eine Ätzmaske strukturiert. In einer oder mehreren der vorangehenden und der folgenden Ausführungsformen ist die erste dielektrische Schicht aus einem dielektrischen Material niedriger Dielektrizitätskonstante hergestellt und die metallische Hartmaskenschicht ist aus TiN hergestellt.
  • Das Vorangehende skizziert Merkmale mehrerer Ausführungsformen oder Beispiele, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten zu schätzen wissen, dass sie die vorliegende Offenbarung sofort als eine Basis zum Gestalten oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen oder Beispiele verwenden können. Fachleute sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedenen Änderungen, Ersetzungen und Änderungen hier vornehme können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62753901 [0001]

Claims (21)

  1. Beansprucht wird:
  2. Strukturbildungsverfahren, umfassend: Bilden einer Fotolackstruktur über einer zu strukturierenden Zielschicht; Bilden einer Erweiterungsmaterialschicht auf der Fotolackstruktur; und Strukturieren der Zielschicht unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske.
  3. Strukturbildungsverfahren nach Anspruch 1, wobei: die Fotolackstruktur Linienstrukturen enthält und die Erweiterungsmaterialschicht auf jeder der Linienstrukturen gebildet wird.
  4. Strukturbildungsverfahren nach Anspruch 2, wobei: die Erweiterungsmaterialschicht auf einer Oberfläche der Zielschicht zwischen den Linienstrukturen gebildet wird und eine Dicke T1 der Erweiterungsmaterialschicht, die auf der Oberfläche der Zielschicht zwischen den Linienstrukturen gebildet ist, und eine Dicke T2 der Erweiterungsmaterialschicht, die auf jeder der Linienstrukturen gebildet ist, 2 ≤ T2/T1 erfüllen.
  5. Strukturbildungsverfahren nach Anspruch 3, wobei 30 ≤ T2/T1 ≤ 300.
  6. Strukturbildungsverfahren nach Anspruch 3 oder 4, weiter umfassend Ätzen der Erweiterungsmaterialschicht, die auf einer Oberfläche der Zielschicht gebildet ist, bevor die Zielschicht geätzt wird.
  7. Strukturbildungsverfahren nach einem der vorstehenden Ansprüche 2 bis 5, wobei ein Aspektverhältnis jeder der Linienstrukturen mindestens 2 ist.
  8. Strukturbildungsverfahren nach Anspruch 6, wobei ein Leerraum zwischen benachbarten Linienstrukturen in einem Bereich von etwa 5 nm bis etwa 20 nm ist.
  9. Strukturbildungsverfahren nach einem der vorstehenden Ansprüche, wobei die Erweiterungsmaterialschicht durch chemische Aufdampfung (CVD) unter einer nicht konformen Abscheidungsbedingung gebildet wird.
  10. Strukturbildungsverfahren nach Anspruch 8, wobei die CVD Plasma-CVD ist, die unter einem Druck gleich oder höher als 20 mTorr durchgeführt wird.
  11. Strukturbildungsverfahren nach Anspruch 8 oder 9, wobei die Erweiterungsmaterialschicht eines enthält, das ausgewählt ist aus der Gruppe bestehend aus einem Material auf Kohlenstoffbasis, einem Material auf Siliziumoxidbasis und einem Material auf Siliziumnitridbasis.
  12. Strukturbildungsverfahren nach einem der vorstehenden Ansprüche 8 bis 10, wobei ein Quellengas für die CVD eines enthält, das ausgewählt ist aus der Gruppe bestehend aus Kohlenwasserstoff und Fluorkohlenstoff.
  13. Strukturbildungsverfahren nach einem der vorstehenden Ansprüche 8 bis 11, wobei ein Quellengas für die CVD ein siliziumhaltiges Gas enthält.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Bilden einer Fotolackstruktur über einer zu strukturierenden Zielschicht; Durchführen eines Ätzens zum Entfernen eines Rückstands, um Fotolackrest zu entfernen; Bilden einer Erweiterungsmaterialschicht auf der Fotolackstruktur; und Strukturieren der Zielschicht unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske.
  15. Verfahren nach Anspruch 13, wobei das Ätzen zum Entfernen eines Rückstands nach Bildung der Erweiterungsmaterialschicht durchgeführt wird.
  16. Verfahren nach Anspruch 13 oder 14, wobei beim Ätzen zum Entfernen eines Rückstands ein Teil der Zielschicht geätzt wird.
  17. Verfahren nach einem der vorstehenden Ansprüche 13 bis 15, wobei: das Ätzen zum Entfernen eines Rückstands ein erstes Ätzen zum Entfernen eines Rückstands und ein zweites Ätzen zum Entfernen eines Rückstands enthält, das unter einer anderen Bedingung durchgeführt wird als das erste Ätzen zum Entfernen eines Rückstands, und die Erweiterungsmaterialschicht zwischen dem ersten Ätzen zum Entfernen eines Rückstands und dem zweiten Ätzen zum Entfernen eines Rückstands gebildet wird.
  18. Verfahren nach Anspruch 16, wobei: das erste Ätzen zum Entfernen eines Rückstands vor Bildung der Erweiterungsmaterialschicht durchgeführt wird und ein Ätzgas Fluor enthält und das zweite Ätzen zum Entfernen eines Rückstands nach Bildung der Erweiterungsmaterialschicht durchgeführt wird und ein Ätzgas Chlor enthält.
  19. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Bilden einer ersten dielektrischen Schicht über einem Halbleitersubstrat; Bilden einer stickstofffreien Schicht über der ersten dielektrischen Schicht; Bilden einer metallischen Hartmaskenschicht über der stickstofffreien Schicht; Bilden einer zweiten dielektrischen Schicht über der metallischen Hartmaskenschicht; Bilden einer dritten dielektrischen Schicht über der zweiten dielektrischen Schicht; Bilden einer vierten dielektrischen Schicht über der dritten dielektrischen Schicht; Bilden einer Fotolackstruktur über einer vierten dielektrischen Schicht; Durchführen eines Ätzens zum Entfernen eines Rückstands, um Fotolackrest zu entfernen; Bilden einer Erweiterungsmaterialschicht auf der Fotolackstruktur; und Strukturieren der vierten dielektrischen Schicht unter Verwendung mindestens der Erweiterungsmaterialschicht als eine Ätzmaske.
  20. Verfahren nach Anspruch 18, weiter umfassend: Strukturieren der dritten dielektrischen Schicht unter Verwendung der strukturierten vierten dielektrischen Schicht als eine Ätzmaske; Strukturieren der zweiten dielektrischen Schicht und der metallischen Hartmaskenschicht unter Verwendung der strukturierten dritten dielektrischen Schicht als eine Ätzmaske; und Strukturieren der ersten dielektrischen Schicht unter Verwendung der strukturierten metallischen Hartmaskenschicht und zweiten dielektrischen Schicht als eine Ätzmaske.
  21. Verfahren nach Anspruch 19, wobei: die erste dielektrische Schicht aus einem dielektrischen Material niedriger Dielektrizitätskonstante besteht und die metallische Hartmaskenschicht aus TiN hergestellt ist.
DE102019118254.9A 2018-10-31 2019-07-05 Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung Pending DE102019118254A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753901P 2018-10-31 2018-10-31
US62/753,901 2018-10-31
US16/428,029 2019-05-31
US16/428,029 US10943791B2 (en) 2018-10-31 2019-05-31 Pattern formation method and method for manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
DE102019118254A1 true DE102019118254A1 (de) 2020-04-30

Family

ID=70326476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019118254.9A Pending DE102019118254A1 (de) 2018-10-31 2019-07-05 Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (2) US10943791B2 (de)
KR (1) KR102332873B1 (de)
CN (1) CN111128719B (de)
DE (1) DE102019118254A1 (de)
TW (1) TWI731445B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943791B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device
US20220223431A1 (en) * 2020-12-28 2022-07-14 American Air Liquide, Inc. High conductive passivation layers and method of forming the same during high aspect ratio plasma etching

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461973B1 (en) * 2000-02-11 2002-10-08 Advanced Micro Devices, Inc. Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
TW575907B (en) * 2002-12-24 2004-02-11 Macronix Int Co Ltd Patterning method for fabricating integrated circuit
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
JP4507120B2 (ja) * 2005-11-11 2010-07-21 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US7695897B2 (en) * 2006-05-08 2010-04-13 International Business Machines Corporation Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP2012212760A (ja) * 2011-03-31 2012-11-01 Hoya Corp レジストパターン形成方法およびモールド製造方法
US9884341B2 (en) * 2011-08-12 2018-02-06 Massachusetts Institute Of Technology Methods of coating surfaces using initiated plasma-enhanced chemical vapor deposition
CN102508413B (zh) * 2011-10-25 2014-04-09 上海华力微电子有限公司 获取光阻厚度变化和监控光阻厚度对图形尺寸影响的方法
US20140162194A1 (en) * 2012-05-25 2014-06-12 Applied Materials, Inc. Conformal sacrificial film by low temperature chemical vapor deposition technique
US10453675B2 (en) * 2013-09-20 2019-10-22 Versum Materials Us, Llc Organoaminosilane precursors and methods for depositing films comprising same
CN110488576B (zh) * 2014-09-04 2023-05-16 株式会社尼康 处理系统
US10593638B2 (en) * 2017-03-29 2020-03-17 Xilinx, Inc. Methods of interconnect for high density 2.5D and 3D integration
US10141277B2 (en) * 2017-03-31 2018-11-27 International Business Machines Corporation Monolithic decoupling capacitor between solder bumps
US10943791B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
TW202030800A (zh) 2020-08-16
US20200135487A1 (en) 2020-04-30
US20210193480A1 (en) 2021-06-24
CN111128719A (zh) 2020-05-08
KR20200050358A (ko) 2020-05-11
US11626292B2 (en) 2023-04-11
CN111128719B (zh) 2023-01-06
US10943791B2 (en) 2021-03-09
KR102332873B1 (ko) 2021-12-01
TWI731445B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
DE102017126236B3 (de) Verfahren zum Bilden einer Halbleitervorrichtung für Metallgates mit aufgerauter Barrierenschicht
DE102017110846B4 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102017128235A1 (de) Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102015112604B4 (de) Verfahren für die Herstellung eines Halbleiterbauelements
DE102018108893A1 (de) Dielektrikum mit niedrigem k-Wert und Prozesse ihrer Herstellung
DE102017117971A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102019109861A1 (de) Gatestapel-Behandlung
DE102019132233A1 (de) Verfahren zur herstellung von halbleiter-bauelementen und halbleiter-bauelemente
DE102017125781A1 (de) Verfahren zum Entfernen einer Ätzmaske
DE102016119019B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102021101467A1 (de) Halbleiterstrukturierung und resultierende strukturen
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102019118346A1 (de) Source-/drain-merkmal zum kontaktieren von schnittstellen
DE102019127997A1 (de) Verfahren zum herstellen von halbleitervorrichtungen und halbleitervorrichtungen
DE102018125000A1 (de) Durchkontaktierungsstruktur und Verfahren davon
DE102019118254A1 (de) Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung
DE102014119640B4 (de) Verfahren zum Ausbilden eines Halbleiterbauteils
DE102019128758A1 (de) Verfahren zur herstellung von halbleitervorrichtungen undhalbleitervorrichtungen
DE102017127364B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102017128047A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication