CN112259609A - 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法 - Google Patents

通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法 Download PDF

Info

Publication number
CN112259609A
CN112259609A CN202011041499.2A CN202011041499A CN112259609A CN 112259609 A CN112259609 A CN 112259609A CN 202011041499 A CN202011041499 A CN 202011041499A CN 112259609 A CN112259609 A CN 112259609A
Authority
CN
China
Prior art keywords
carbon nanotube
film
metal
region
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011041499.2A
Other languages
English (en)
Other versions
CN112259609B (zh
Inventor
杨扬
吴云
周建军
霍帅
郁鑫鑫
曹正义
孔月婵
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202011041499.2A priority Critical patent/CN112259609B/zh
Publication of CN112259609A publication Critical patent/CN112259609A/zh
Application granted granted Critical
Publication of CN112259609B publication Critical patent/CN112259609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开了一种腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,具体为:1)在衬底上设置碳纳米管薄膜;2)在碳纳米管薄膜上设置一层金属薄膜;3)在金属薄膜上划分出源极区域、漏极区域和沟道区域,并去除以上区域之外的金属薄膜和碳纳米管薄膜;4)在沟道区域上划分出栅极区域;5)对沟道区域进行腐蚀,并在沟道区域和源极金属电极区域之间,以及沟道区域和漏极金属电极区域之间形成间隙,作为栅极和源、漏电极之间的间隔;6)在沟道区域上制备栅介质;7)在栅介质上覆盖栅金属,从而完成碳纳米管FET器件的制备。本发明简化了器件制备步骤,改善了欧姆接触,综合提高了碳纳米管场效应晶体管的器件性能。

Description

通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法
技术领域
本发明属于微电子技术领域。
背景技术
碳纳米管材料独特的一维量子输运特性使其拥有超高的本征载流子迁移率(可达100,000cm2/Vs)和饱和漂移速度(>107cm/s),是实现射频器件的理想材料。碳纳米管具有可达几百微米的平均自由程,在室温下和可实现的器件沟道长度下,即可实现弹道输运,表现出载流子的高迁移率和饱和漂移速度。碳纳米管的准一维结构和纳米级的管径,使其本征电容极小,在工艺允许范围内,即可逼近量子电容极限,从而获得优异的栅控性能。基于碳纳米管的射频场效应晶体管,在实现高性能射频晶体管上具有巨大潜力。
器件结构和工艺过程对碳纳米管场效应晶体管的性能影响巨大。使用传统器件制造方案,碳纳米管在片上沉积后,会经历至少一次至多次的光刻或电子束刻写工艺过程,不可避免地直接接触到光刻胶、电子束刻写胶或沾染上其他杂质,以及接触到可能对碳纳米管造成损害的物质例如酸等。对于光刻胶等有机物来说,通常使用丙酮浸泡以及氧气等离子体刻蚀工艺去除,但是由于碳纳米管极细的结构,不能使用超声辅助等手段,并且氧气等离子体也会对碳纳米管造成损伤甚至刻蚀,因此光刻胶、电子束刻写胶或其他杂质等污染物极难去除干净,残留少量附着在碳纳米管的表面。另外带有强氧化性的酸会打破C-C键,在碳纳米管上引入缺陷。碳纳米管表面的杂质残留物、缺陷以及衬底效应等会显著损害碳纳米管场效应晶体管的性能,主要体现在:(1)杂质残留物存留在碳纳米管和源漏端接触金属电极之间,降低器件源/漏欧姆接触性能,导致器件寄生电阻增大,直接损害器件性能;(2)碳纳米管沟道上的杂质残留物和缺陷明显提高碳纳米管沟道内载流子散射几率,显著降低载流子迁移率。特别由于碳纳米管的准一维结构,只有一个原子层,载流子在碳纳米管管壁上传输时,比在传统体材料半导体内部传输更易受到界面杂质的散射,因此碳纳米管表面的杂质沾染或缺陷将导致器件沟道内载流子迁移率的明显降低,极大影响器件性能;(3)标准半导体器件制造工艺中辅助去胶的氧气等离子刻蚀方法、以及如硝酸等强氧化性物质对碳纳米管本身会造成损伤,增加碳纳米管的缺陷,沟道上的缺陷可成为载流子的散射中心,因此也导致载流子迁移率降低;(4)碳纳米管与衬底材料之间存在界面散射效应,并且同样由于碳纳米管的准一维结构,界面散射效应对碳纳米管沟道内载流子输运的影响比对传统体材料沟道的影响更为显著,引起载流子迁移率降低,器件综合性能退化。
发明内容
发明目的:为了解决背景中存在问题,本发明提供了一种通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法。
技术方案:本发明提供了一种通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,具体包括如下步骤:
步骤1:在衬底上设置碳纳米管薄膜;
步骤2:在碳纳米管薄膜上设置一层金属薄膜;
步骤3:在金属薄膜上划分出源极区域、漏极区域和沟道区域,并去除以上区域之外的金属薄膜和碳纳米管薄膜;
步骤4:在沟道区域上划分出栅极区域;
步骤5:采用金属腐蚀液对沟道区域的金属薄膜进行腐蚀,并同时通过腐蚀的侧腐效应,在栅极区域和源极区域之间,以及栅极区域和漏极区域之间形成间隔,作为栅极和源、漏电极之间的间隔;
步骤6:在沟道区域上制备栅介质,使得栅极区域完全被栅介质覆盖;
步骤7:在栅极区域上覆盖栅金属,从而完成碳纳米管场效应晶体管的制备。
进一步的,所述步骤1中的衬底为Si、SiC、GaAs、氧化物、氮化物或者柔性衬底;所述碳纳米管薄膜为碳纳米管阵列、碳纳米管网络薄膜或者由碳纳米管阵列或碳纳米管网络薄膜形成的图案;所述金属薄膜中金属的种类为能够被化学腐蚀的金属,该金属薄膜的厚度范围为1nm~5000nm。
进一步的,当衬底为Si、SiC、GaAs、氧化物或氮化物时,采用化学气相沉积片上生长碳纳米管方法、浸泡在碳纳米管分散液中沉积法、旋涂碳纳米管分散液法、喷涂碳纳米管分散液法、基于自组装原理的薄膜沉积法、纳米转印法、丝网印刷法或者薄膜转移工艺法在衬底上设置一层碳纳米管薄膜;当采用柔性衬底时,采用浸泡在碳纳米管分散液中沉积法、旋涂碳纳米管分散液法、喷涂碳纳米管分散液法、基于自组装原理的薄膜沉积法、纳米转印法、喷墨打印法、丝网印刷法或者薄膜转移工艺在柔性衬底上设置一层碳纳米管薄膜。
进一步的,当衬底为Si、SiC、GaAs、氧化物或氮化物时,所述步骤5中在金属腐蚀液对沟道区域进行腐蚀后,还包括采用能够腐蚀衬底的腐蚀液腐蚀碳纳米管薄膜下的部分衬底,构造自对准悬空纳米管网络薄膜沟道。
进一步的,所述步骤3和步骤4中采用紫外曝光、深紫外曝光、电子束刻写、纳米转印或者印刷电子技术划分出源极区域,漏极区域,沟道区域和栅极区域。
进一步的,所述步骤5中的金属腐蚀液为能够腐蚀金属而不腐蚀碳纳米管薄膜的化学腐蚀液。
进一步的,所述金属腐蚀液为基于碘化钾和碘的金属腐蚀液、氯化铁溶液、基于氰化物的金属腐蚀液、氢氟酸、王水、硼酸溶液、盐酸溶液、硝酸溶液与冰乙酸的混合液、氨水和双氧水的混合液或者光刻胶显影剂,或者上述任意两种液体的组合,如果对上述两种任意液体进行组合,则该两种混合液的质量比为0.01~100:1。
进一步的,所述步骤3中采用氧气等离子体刻蚀技术去除碳纳米管薄膜。
进一步的,所述步骤6中采用原子层淀积法制备栅介质,栅介质的材料为氮化物、氧化物、BCB或BaTiO3,栅介质厚度范围为0.1nm-100μm。
进一步的,所述步骤7中栅金属材质为Cu、Ni、Ti、Ag、Al,Cr、Pd、Au、Mo、W、Fe中的一种金属或者多种金属组成的复合材料或者多种金属组成的合金,栅金属厚度为1nm-5000nm。
有益效果:(1)本发明可以方便腐蚀去除的金属膜在器件制造开始即对碳纳米管沟道和电极区域进行保护,有效避免了器件制造过程中光刻胶等杂质对碳纳米管的污染,提高碳纳米管场效应管欧姆接触质量,避免工艺过程中对碳纳米管损害造成的缺陷导致的散射效应增强,综合提高碳纳米管场效应晶体管的器件性能;(2)本发明利用碳纳米管薄膜的非致密性,开发自对准沟道悬空结构,避免衬底材料与碳纳米管之间的界面散射效应,并将其与自对准栅工艺在同步光刻下完成,工艺步骤简单,并且与Si基半导体工艺的标准工艺流程兼容;(3)本发明利用腐蚀特性,可实现较小的栅-源(漏)间距,从而降低碳纳米管场效应晶体管器件的寄生电阻。
附图说明
图1是本发明的流程图。
图2是在石英衬底上实现自对准栅悬浮碳纳米管阵列场效应晶体管器件结构截面示意图。
图3是实施例一中的石英衬底上自对准栅悬浮碳纳米管阵列场效应晶体管器件工艺制造步骤示意图,其中(a)是石英衬底图,(b)是在石英衬底上生长碳纳米管阵列后的图,(c)是在碳纳米管阵列上沉积一层Au薄膜后的图,(d)是在Au薄膜上利用平面光刻显影技术暴露出器件的栅极区域的图,(e)是通过腐蚀去除碳纳米管阵列栅极区域上覆盖的Au薄膜后的图,(f)是利用碳纳米管阵列的非致密性,通过腐蚀去除碳纳米管阵列之下一部分的SiO2形成碳纳米管悬空沟道后的图,(g)是沉积栅介质后的图,(h)是沉积栅极金属后的图,(i)是剥离光刻胶后整体的晶体管器件结构截面示意图。
图4是在Si/SiO2衬底上实现自对准T栅悬浮碳纳米管网络场效应晶体管器件结构截面示意图。
图5是在柔性衬底上结合纳米转印技术和腐蚀自对准工艺实现的碳纳米管薄膜场效应晶体管器件结构截面示意图。
具体实施方式
构成本发明的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。
如图1所示,本实施例提供一种通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,具体为:
步骤1:在衬底上设置碳纳米管薄膜;
步骤2:碳纳米管薄膜上设置一层金属薄膜;
步骤3:在金属薄膜上定义源极区域、漏极区域和沟道区域,并去除以上区域之外的金属薄膜和碳纳米管薄膜。
步骤4:在沟道区域上划分出栅极区域;
步骤5:采用金属腐蚀液对沟道区域进行腐蚀,从而形成栅极区域,并同时通过侧腐效应,在栅极区域和源极区域之间,以及栅极区域和漏极区域之间形成间隙,作为栅极和源/漏电极之间的间隔;利用腐蚀特性通过控制刻蚀速率、金属膜的厚度定义栅-源/漏间距,通过控制衬底介质厚度对沟道悬空距离进行精确控制,从而有效控制碳纳米管晶体管器件的各项寄生参数,提高器件性能。
步骤6:在沟道区域上制备栅介质,使得栅极区域完全被栅介质覆盖;
步骤7:在栅介质上覆盖栅金属;完成碳纳米管FET器件的制备。
在本实施例中,在定义出源极区域、漏极区域后,采用光刻胶或者电子束胶等保护介质对源极区域、漏极区域进行保护,在步骤5中会腐蚀掉光刻胶或者电子束胶后需要重新采用光刻胶或者电子束胶对源极区域、漏极区域进行保护,在步骤7后再次去除保护介质。
在本实施例中,所述步骤1中的衬底为Si、SiC、GaAs、氧化物、氮化物或者柔性衬底;所述碳纳米管薄膜包括碳纳米管阵列、碳纳米管网络、以及由所述阵列或网络薄膜形成的图案;所述金属薄膜中金属的种类为可被化学腐蚀的金属,如Au、Pd、Pt、Al、Cu、Ni、Ti、Ag、Cr、Mo、W、Fe中的一种或二种的组合,二种组合的质量比包含0.01~100:1;金属厚度范围在1nm~1000nm,该金属薄膜的厚度范围在1nm~5000nm。
在本实施例中,当衬底为Si、SiC、GaAs、氧化物或氮化物时,采用化学气相沉积片上生长碳纳米管方法、浸泡在碳纳米管分散液中沉积法、旋涂碳纳米管分散液法、喷涂碳纳米管分散液法、基于自组装原理的薄膜沉积法、纳米转印法、丝网印刷法或者薄膜转移工艺法;当采用柔性衬底时,采用浸泡在碳纳米管分散液中沉积法、旋涂碳纳米管分散液法、喷涂碳纳米管分散液法、基于自组装原理的薄膜沉积法、纳米转印法、喷墨打印、丝网印刷法或者薄膜转移工艺法在柔性衬底上设置一层碳纳米管薄膜。
在本实施例中,当衬底为Si、SiC、GaAs、氧化物、氮化物时,在步骤5中还包括在用金属腐蚀液对沟道区域进行腐蚀后,采用能够腐蚀衬底的腐蚀液(氢氟酸或者氟化铵)腐蚀碳纳米管薄膜下的部分衬底,构造自对准悬空纳米管网络薄膜沟道,进一步避免衬底与碳纳米管沟道内载流子之间的界面散射效应,以及由此带来的迁移率下降、器件性能退化的问题。
在本实施例中,所述步骤3和步骤4中采用紫外曝光、深紫外曝光、电子束刻写、纳米转印、印刷电子技术划分源极区域、漏极区域和栅极。
在本实施例中,所述步骤5中的金属腐蚀液为能够腐蚀金属而不影响碳纳米管薄膜的化学腐蚀液。
在本实施例中,所述金属腐蚀液为基于碘化钾和碘的金属腐蚀液、氯化铁溶液、基于氰化物的金属腐蚀液、氢氟酸、王水、硼酸溶液、盐酸溶液或硝酸溶液与冰乙酸的混合液、氨水和双氧水的混合液或者光刻胶显影剂,或者上述任一两种液体的组合,如果对上述两种任意液体进行组合,则该二种混合液的质量比为0.01~100:1。
在本实施例中,其特征在于,所述步骤3中采用氧气等离子体刻蚀技术去除碳纳米管薄膜。
在本实施例中,所述步骤6中采用原子层淀积发制备栅介质,栅介质的材料为氮化物、氧化物、BCB或BaTiO3,栅介质厚度范围为0.1nm-100μm
进一步的,所述步骤7中栅金属材质为Cu、Ni、Ti、Ag、Al,Cr、Pd、Au、Mo、W、Fe的一种或多复合结构及合金,栅金属厚度为1nm-5000nm。
如图2和图3所示,当衬底为石英时,制作流程为:
步骤A:在石英衬底上通过CVD方法沉积碳纳米管阵列。
步骤B:在碳纳米管网络阵列上沉积一层Au薄膜,预备作为源漏金属电极。
步骤C:在Au薄膜上通过平面光刻显影或电子束刻写技术进行器件栅电极区域的光刻,选择性曝光露出栅电极区域。
步骤D:使用腐金液,在栅电极区域将Au薄膜腐蚀干净,暴露出其下的碳纳米管网络薄膜,并完成源漏电极。
步骤E:使用氢氟酸腐蚀液,利用碳纳米管网络薄膜的非致密性,在栅电极区域将碳纳米管网络薄膜下的SiO2层腐蚀,构造自对准悬空碳纳米管网络薄膜沟道。
步骤F:以ALD技术生长Al2O3作为栅介质,之后蒸发Ti/Au作为栅金属,其后以标准丙酮、乙醇浸泡剥离工艺剥离掉未曝光区域区域的介质和金属,完成器件栅电极的制备。
在以上样品上,通过平面光刻显影或电子束刻写技术定义器件的有源沟道区域和电极区域,作为需要保留的区域实现光刻胶保护,其他区域曝光显影后暴露,
基于需要保留的器件有源沟道区域和电极区域的光刻保护图形,进行氧等离子体打胶去除其他区域暴露的碳纳米管薄膜,石英衬底上悬空碳纳米管阵列自对准栅。
如图4所示,当衬底为石英时,制作流程为:
S1:在Si/SiO2单晶片上将半导体型单壁碳纳米管悬浮液通过旋涂或浸入式沉积的方式沉积一层碳纳米管网络薄膜。
S2:在碳纳米管网络薄膜上沉积一层Au薄膜,预备作为源漏金属电极。
S3:在Au薄膜上通过平面光刻显影或电子束刻写技术进行器件T栅电极区域的光刻,选择性曝光露出栅电极区域,并构造T栅形貌。
S4:使用商用腐金液,在栅电极区域将Au薄膜腐蚀干净,暴露出其下的碳纳米管网络薄膜,并完成源漏电极。
S5:使用氟化铵腐蚀液,利用碳纳米管网络薄膜的非致密性,在栅电极区域将碳纳米管网络薄膜下Si O2介质层腐蚀,构造自对准悬空碳纳米管网络薄膜沟道。
S6:以ALD技术生长Al2O3作为栅介质,之后蒸发Ti/Au作为栅金属,其后以标准丙酮、乙醇浸泡剥离工艺剥离掉未曝光区域区域的介质和金属,利用自对准结构完成器件T栅的制备。
在以上样品上,基于需要保留的器件有源沟道区域和电极区域的光刻保护图形,进行氧等离子体打胶去除其他区域暴露的碳纳米管薄膜,完成Si/SiO2衬底上自对准T栅悬空碳纳米管网络薄膜场效应晶体管的制备。
如图5所示,当衬底为柔性衬底时,制作流程为:
Step1:在柔性衬底上打印高纯度半导体型单壁碳纳米管薄膜图案。
Step2:通过脉冲闪光或激光照射上述样品,实现碳纳米管薄膜快速退火。
Step3:在退火后的碳纳米管薄膜上蒸发一层Au薄膜,预备作为源漏金属电极。
Step4:使用印刷技术定义碳纳米管薄膜晶体管器件的沟道区域,并将区域暴露。
Step5:使用商业腐金液将碳纳米管薄膜晶体管器件沟道上方的Au薄膜腐蚀干净,暴露出沟道区域的碳纳米管薄膜,并完成源漏金属电极。
Step6:利用自对准技术以离子凝胶作为栅介质,之后蒸发Ti/Au作为栅金属,完成器件栅电极的制备。
Step7:将第4步骤印刷定义的栅极区域外的部分去除干净,完成柔性衬底上印刷碳纳米管薄膜场效应晶体管的制备。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (10)

1.通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,具体包括如下步骤:
步骤1:在衬底上设置碳纳米管薄膜;
步骤2:在碳纳米管薄膜上设置一层金属薄膜;
步骤3:在金属薄膜上划分出源极区域、漏极区域和沟道区域,并去除以上区域之外的金属薄膜和碳纳米管薄膜;
步骤4:在沟道区域上划分出栅极区域;
步骤5:采用金属腐蚀液对沟道区域的金属薄膜进行腐蚀,并同时通过侧腐效应,在栅极区域和源极区域之间,以及栅极区域和漏极区域之间形成间隔,作为栅极和源、漏电极之间的间隔;
步骤6:在沟道区域上制备栅介质,使得栅极区域完全被栅介质覆盖;
步骤7:在栅极区域上覆盖栅金属,从而完成碳纳米管场效应晶体管的制备。
2.根据权利要求1所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述步骤1中的衬底为Si、SiC、GaAs、氧化物、氮化物或者柔性衬底;所述碳纳米管薄膜为碳纳米管阵列、碳纳米管网络薄膜或者碳纳米管图案,所述碳纳米管图案由碳纳米管阵列或者碳纳米管网络薄膜形成;所述金属薄膜为能够被化学腐蚀的金属,该金属薄膜的厚度范围为1nm~5000nm。
3.根据权利要求2所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,当衬底为Si、SiC、GaAs、氧化物或氮化物时,采用化学气相沉积片上生长碳纳米管方法、浸泡在碳纳米管分散液中沉积法、旋涂碳纳米管分散液法、喷涂碳纳米管分散液法、基于自组装原理的薄膜沉积法、纳米转印法、丝网印刷法或者薄膜转移工艺法在衬底上设置一层碳纳米管薄膜;当采用柔性衬底时,采用浸泡在碳纳米管分散液中沉积法、旋涂碳纳米管分散液法、喷涂碳纳米管分散液法、基于自组装原理的薄膜沉积法、纳米转印法、喷墨打印法、丝网印刷法或者薄膜转移工艺在柔性衬底上设置一层碳纳米管薄膜。
4.根据权利要求2所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,当衬底为Si、SiC、GaAs、氧化物或氮化物时,所述步骤5中在金属腐蚀液对沟道区域进行腐蚀后,还包括采用能够腐蚀衬底的腐蚀液腐蚀碳纳米管薄膜下的部分衬底,构造自对准悬空纳米管网络薄膜沟道。
5.根据权利要求1所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述步骤3和步骤4中采用紫外曝光、深紫外曝光、电子束刻写、纳米转印或者印刷电子技术划分出源极区域,漏极区域,沟道区域和栅极区域。
6.根据权利要求1所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述步骤5中的金属腐蚀液为能够腐蚀金属而不腐蚀碳纳米管薄膜的化学腐蚀液。
7.根据权利要求6所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述金属腐蚀液为基于碘化钾和碘的金属腐蚀液、氯化铁溶液、基于氰化物的金属腐蚀液、氢氟酸、王水、硼酸溶液、盐酸溶液、硝酸溶液与冰乙酸的混合液、氨水和双氧水的混合液或者光刻胶显影剂,或者上述任意两种液体的组合,如果对上述两种任意液体进行组合,则该两种混合液的质量比为0.01~100:1。
8.根据权利要求1所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述步骤3中采用氧气等离子体刻蚀技术去除碳纳米管薄膜。
9.根据权利要求1所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述步骤6中采用原子层淀积法制备栅介质,栅介质的材料为氮化物、氧化物、BCB或BaTiO3,栅介质厚度范围为0.1nm-100μm。
10.根据权利要求1所述的通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法,其特征在于,所述步骤7中栅金属材质为Cu、Ni、Ti、Ag、Al,Cr、Pd、Au、Mo、W、Fe中的一种金属或者多种金属组成的复合材料或者多种金属组成的合金,栅金属厚度为1nm-5000nm。
CN202011041499.2A 2020-09-28 2020-09-28 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法 Active CN112259609B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011041499.2A CN112259609B (zh) 2020-09-28 2020-09-28 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011041499.2A CN112259609B (zh) 2020-09-28 2020-09-28 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法

Publications (2)

Publication Number Publication Date
CN112259609A true CN112259609A (zh) 2021-01-22
CN112259609B CN112259609B (zh) 2022-07-22

Family

ID=74234324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011041499.2A Active CN112259609B (zh) 2020-09-28 2020-09-28 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法

Country Status (1)

Country Link
CN (1) CN112259609B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193115A (zh) * 2021-05-19 2021-07-30 电子科技大学 一种悬空碳纳米管场效应晶体管及其制备方法
CN114420695A (zh) * 2022-03-30 2022-04-29 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法
CN116190436A (zh) * 2023-02-28 2023-05-30 北京科技大学 一种二维同质结型逻辑反相器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903987A (zh) * 2014-03-25 2014-07-02 中国电子科技集团公司第十三研究所 基于自对准的悬浮石墨烯晶体管制造方法
CN103996624A (zh) * 2014-06-12 2014-08-20 上海集成电路研发中心有限公司 柔性碳纳米管晶体管的制备方法
CN105789032A (zh) * 2016-05-10 2016-07-20 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
CN107342345A (zh) * 2017-06-27 2017-11-10 重庆大学 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903987A (zh) * 2014-03-25 2014-07-02 中国电子科技集团公司第十三研究所 基于自对准的悬浮石墨烯晶体管制造方法
CN103996624A (zh) * 2014-06-12 2014-08-20 上海集成电路研发中心有限公司 柔性碳纳米管晶体管的制备方法
CN105789032A (zh) * 2016-05-10 2016-07-20 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制造方法
CN107342345A (zh) * 2017-06-27 2017-11-10 重庆大学 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193115A (zh) * 2021-05-19 2021-07-30 电子科技大学 一种悬空碳纳米管场效应晶体管及其制备方法
CN113193115B (zh) * 2021-05-19 2023-05-12 电子科技大学 一种悬空碳纳米管场效应晶体管及其制备方法
CN114420695A (zh) * 2022-03-30 2022-04-29 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法
CN116190436A (zh) * 2023-02-28 2023-05-30 北京科技大学 一种二维同质结型逻辑反相器及其制备方法
CN116190436B (zh) * 2023-02-28 2024-05-10 北京科技大学 一种二维同质结型逻辑反相器及其制备方法

Also Published As

Publication number Publication date
CN112259609B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
CN112259609B (zh) 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法
US8772141B2 (en) Doping carbon nanotubes and graphene for improving electronic mobility
US8343366B2 (en) Fabricating a graphene nano-device
US9362364B2 (en) Transfer-free batch fabrication of single layer graphene devices
EP3373337B1 (en) Method for producing a carbon nanotube semiconductor device
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
JP2011091279A (ja) 薄膜トランジスタの製造方法
CN108933179B (zh) 一种薄膜晶体管及其制作方法
US20100096619A1 (en) electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
CN105810615A (zh) 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统
US20120289029A1 (en) Method of controlling amount of adsorbed carbon nanotubes and method of fabricating carbon nanotube device
US10431692B2 (en) Preparation methods for semiconductor layer and TFT, TFT and array substrate comprising semiconductor layer
JP2006286719A (ja) 薄膜トランジスタの製造方法
US10985320B2 (en) Organic transistor and manufacturing method thereof, array substrate, display device
KR101213946B1 (ko) 박막트랜지스터 및 그제조방법 및 이를 구비한액정표시장치 및 그제조방법
CN112259608B (zh) 使用SiC基材料作为衬底的碳纳米管晶体管及其制备方法
US20090206321A1 (en) Thin film transistor comprising nanowires and fabrication method thereof
EP1560958A2 (en) Dispersed growth of nanotubes on a substrate
KR101914382B1 (ko) 금속 나노와이어 패턴의 제조 방법, 이를 이용한 금속 나노와이어 전극
JP4964406B2 (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP2002223016A (ja) 量子素子の製造方法
JP3175666B2 (ja) 半導体装置の製造方法
WO2021082094A1 (zh) Bce igzo tft器件及其制作方法
KR101003167B1 (ko) 포토레지스트 스트리퍼
US20210376271A1 (en) Thin film transistor, manufacturing method thereof, electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant