CN114420695A - 一种碳纳米管熔丝器件及其制备方法 - Google Patents

一种碳纳米管熔丝器件及其制备方法 Download PDF

Info

Publication number
CN114420695A
CN114420695A CN202210325691.7A CN202210325691A CN114420695A CN 114420695 A CN114420695 A CN 114420695A CN 202210325691 A CN202210325691 A CN 202210325691A CN 114420695 A CN114420695 A CN 114420695A
Authority
CN
China
Prior art keywords
gate
carbon nanotube
fuse
metal
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210325691.7A
Other languages
English (en)
Other versions
CN114420695B (zh
Inventor
李雪娉
邱晨光
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Original Assignee
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yuanxin Carbon Based Integrated Circuit Research Institute filed Critical Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Priority to CN202210325691.7A priority Critical patent/CN114420695B/zh
Publication of CN114420695A publication Critical patent/CN114420695A/zh
Application granted granted Critical
Publication of CN114420695B publication Critical patent/CN114420695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开了一种碳纳米管熔丝器件及其制备方法。本发明的碳纳米管熔丝器件在传统的两端熔丝基础上，增加一个垂直的金属栅形成三端结构，通过金属栅到沟道的隧穿电流来烧断沟道。利用电子束曝光和lift‑off工艺实现熔丝存储器件的制备，工艺简单，可实现大面积器件制备并节约工艺成本。本发明提供的碳纳米管熔丝器件可将编程电压降低到5V左右，同时可降低编程电流，实现温和低功耗。此外，还可以同时作为熔丝和选通管使用，极大地节省了芯片面积。

Description

一种碳纳米管熔丝器件及其制备方法
技术领域
本发明涉及一种纳米半导体器件及其制备方法，尤其涉及一种碳纳米管熔丝器件及其制备方法。
背景技术
一次性可编程存储器是非挥发存储器的一种，在应用过程中只允许进行一次写入，信息一旦写入后无法更改。目前总的来说，它具有熔丝和反熔丝两种形态，也正是由于它的一次性编程特性，使得其在可靠性和安全方面更有优势，可被集成于FPGA、PROM(programmable read only memory，一次可编程只读存储器)等一次性编程存储器内部，并广泛的应用于高可靠性的航空航天、军工FPGA 等领域。
传统的电熔丝（e-Fuse）为两端结构，包括阳极、阴极以及阳极和阴极相连接的细条状熔丝。器件在未编程时处于导通状态，编程过程中用瞬态的大电流将熔丝烧断，通过电流实现低阻（逻辑1）到高阻（逻辑0）的转换。熔丝在编程前等效为一个电阻，在编程后等效为一个电容。
传统两端熔丝器件的一个关键挑战是需要提供足够大的编程电流使得细条状熔丝中产生电迁移，大电流编程造成严重的热量积累，影响芯片的使用寿命和性能；两端熔丝需要大电流或者大电压来编程，同时它依靠热来编程，在编程过程中需要热量积累，导致编程速度慢，功耗大。
由于编程电压较高（15V 以上），在存储单元中必须使用高压晶体管，高压晶体管的作用有两个：一是起隔离作用，二是作为编程的选通管。随着半导体工艺节点的不断降低，高压晶体管的制作会越来越困难，所以必须降低编程电压。
因此，如何获得低编程电压、低功耗的熔丝器件并且能够与CMOS 工艺兼容是当前面临的重大难题。
发明内容
本发明针对以上现有技术中存在问题，为获得低编程电压、低功耗的熔丝器件，提出一种基于碳纳米管的新型熔丝器件及其制备方法，本发明的技术方案具体如下。
本发明第一方面的实施例提出一种碳纳米管熔丝器件，具有一衬底，在所述衬底上具有碳纳米管，在上述碳纳米管两端分别具有源极和漏极，上述源极和上述漏极之间具有一栅窗口，在上述栅窗口中具有一金属栅，上述金属栅与上述碳纳米管之间具有一栅氧化层。
在本发明第一方面的实施例中，上述碳纳米管为单根碳纳米管或由多根碳纳米管构成的碳纳米管网络薄膜。
在本发明第一方面的实施例中，上述金属栅为金属Al 栅，上述栅氧化层为Al2O3。
在本发明第一方面的实施例中,上述源极或上述漏极为Ti、Pd 或Au 组成的单层或多层结构。
在本发明第一方面的实施例中,上述金属栅与上述碳纳米管的延展方向垂直。
本发明第二方面的实施例提出了一种碳纳米管熔丝器件的制备方法，包括如下步骤：
提供一衬底，并在上述衬底上转移碳纳米管。
在所述碳纳米管两端形成源极和漏极，形成一栅窗口。
在所述栅窗口中沉积与所述碳纳米管延展方向垂直的金属栅。
通过退火氧化，在上述碳纳米管与金属栅的界面处形成栅氧化层。
在本发明第二方面的实施例中，上述碳纳米管为单根碳纳米管或由多根碳纳米管构成的碳纳米管网络薄膜。
在本发明第二方面的实施例中，通过电子束曝光和电子束蒸镀形成上述源极和漏极。
在本发明第二方面的实施例中，在上述源极和上述漏极之间沉积金属Al 形成上述金属栅。
在本发明第二方面的实施例中，通过在120℃-180℃温度下退火30-90min 在碳纳米管与金属栅的界面处形成上述栅氧化层。
与现有一次性编程技术相比，本发明提供了一种存储的新机制，存储体为半导体沟道-碳纳米管网络薄膜，存储机制为碳纳米管击穿，通过在熔丝器件的栅极施加编程电压，使栅极到沟道的隧穿电流将沟道材料碳纳米管烧断，器件从低阻状态变成电阻较大的高阻状态。
本发明提供的碳纳米管熔丝器件，可以存储一位数据“0”或“1”，器件的初始状态为正常的MOS 管，定义为逻辑“1”，在对器件进行编程后，沟道材料碳纳米管被烧断，器件实现写“0”的目的，state-1 或state-0 由源漏间的沟道电阻决定，对器件编程是通过在栅极上施加适当大的编程电压，通过栅极到沟道的隧穿电流将沟道材料碳纳米管击穿使碳纳米管薄膜发生永久性的烧断来实现。本发明的熔丝存储器件由低阻向高阻的转变是永久性的，不可恢复的，是一种非挥发的一次性可编程器件。
此外，从工艺上看，本发明中的有益效果还体现在以下几个方面，第一，新型熔丝存储器件实质上是一个MOS管，与CMOS 工艺兼容，且栅氧化层氧化铝是通过制备好金属Al栅后再对器件进行退火氧化获得的，无需再进行原子层沉积，工艺简单；第二，所得到的栅氧化层为一层致密的氧化铝薄膜，确保了栅氧化层的完整性，克服了氧化层的厚度以及致密程度对器件前后编程电压和电阻开关比的干扰，而依靠栅氧化击穿的MOS 反熔丝器件很大程度上受栅氧化层完整性的影响，进一步提高了熔丝单元编程后的可靠性；第三，从编程电压考虑，使碳纳米管网络薄膜烧断的编程电压低，分布在5V 左右，功耗低；第四，烧断前后电阻开关比大，大于6 个量级，与栅氧化层反熔丝器件相比，其编程后等效电阻的离散度小，编程前后窗口明显，通过电流可正确读出器件存储的数据。
本发明的熔丝器件可将编程电压降低到5V 左右，实现温和低功耗。此外，还可以同时作为熔丝和选通管使用，极大的节省了芯片面积。
附图说明
通过以下参照附图对本发明的技术方案进行描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图 1为三端熔丝器件结构示意图。
图 2 为金属栅结构示意图。
图 3 为在衬底上转移碳纳米管沟道步骤。
图 4 为沉积源漏电极步骤。
图 5 为沉积铝栅电极步骤。
图 6 为退火氧化步骤。
图 7 在衬底上形成高密度碳纳米管网络薄膜。
图 8 对高密度碳纳米管网络薄膜进行图形化，通过氧等离子体刻蚀制作沟道。
图 9 高密度碳纳米管网络薄膜作为沟道形成的三端熔丝器件结构示意图。
图 10 为器件制备中使用的高密度碳管薄膜的SEM 形貌表征图。
图 11 为编程前器件的SEM 表征图。
图 12 为编程后器件的SEM 表征图。
图 13 为编程操作后的关态特性曲线。
图 14 为发明熔丝器件的转移特性曲线。
具体实施方式
下面将参照附图详细说明本发明的实施方式。在各附图中，相同的元件采用相同的附图标记来表示，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A 直接在B上面”或“A 在B 上面并与之邻接”的表述方式。在本申请中，“A 直接位于B 中”表示A 位于B 中，并且A 与B 直接邻接，而非A 位于B 中形成的掺杂区中。
本发明一个实施例提出一种碳纳米管熔丝器件，如图 1 所示，具有一衬底101，在本实施例中衬底101采用氧化硅衬底，在衬底101 上具有碳纳米管102，本实施例中碳纳米管102 采用单根碳纳米管。在碳纳米管102 两端分别具有源极103 和漏极104，源极103 和漏极104 之间具有一栅窗口，在栅窗口中具有一金属栅105，金属栅105与碳纳米管102 的延展方向垂直，金属栅105 与碳纳米管102 之间形成有一栅氧化层106。
在本实施例中，金属栅105 为金属Al 栅。在金属Al 栅的上表面以及金属Al 栅和碳纳米管102 的交叠区域具有一层致密的氧化铝（Al2O3）薄膜，栅窗口的结构如图 2 所示，金属Al 栅和碳纳米管薄膜之间的氧化铝薄膜作为熔丝存储器件的栅氧化层106。上述源极103 或漏极104可为相同材料，也可为不同材料，选自Ti、Pd 或Au 组成的单层或多层结构，在本实施例中，源极103 和漏极104 均选自Ti、Pd 和Au 组成的三层结构。
在另一个实施例，还提出了一种碳纳米管熔丝器件的制备方法，包括如下步骤。
为了器件的后续微纳加工和图形套刻，首先在衬底101 上制作标记，因为钛与衬底的粘附性较强，采用5nm 钛和50nm 金制作标记以防止标记脱落。
如图 3 所示，提供一氧化硅衬底101，并在氧化硅衬底101上形成碳纳米管102，并进行清洗，在本实施例中，该碳纳米管102 为单根碳纳米管。
如图 4 所示，采用电子束曝光和电子束蒸镀技术，在衬底101 上沉积Ti、Pd 和Au组成的三层结构并进行图案化，制作形成上述熔丝器件的源极103 和漏极104。
如图 5 所示，通过电子束曝光和电子束蒸镀在源极103 和漏极104 之间沉积与碳纳米管102 延展方向垂直的金属栅105，在本实施例中金属栅105 为金属Al 栅，其厚度在30-80nm 之间，优选在45nm左右。
进一步如图 6 所示，在碳纳米管102 上沉积金属Al，再通过退火氧化工艺将器件在180℃条件下烘烤1h，在其它的实施例中可在120℃-180℃温度范围内下进行30-90min退火氧化。经过上述退火氧化，可在金属栅105 的上表面以及金属栅105 和碳纳米管102的交叠区域生成一层致密的氧化铝薄膜，金属Al 栅和碳纳米管之间的氧化铝薄膜作为熔丝存储器件的栅氧化层。
在另一个实施例中，上述碳纳米管为由多根碳纳米管构成的高密度碳纳米管网络薄膜，可通过提拉法在衬底上转移制备高密度碳纳米管网络薄膜。如图 7- 图 9 所示，在衬底201 上具有碳纳米管网络薄膜202作为沟道层，在碳纳米管网络薄膜202 两端分别具有源极203和漏极204，源极203 和漏极204 之间具有栅窗口，在栅窗口中具有金属栅205，金属栅205 与碳纳米管网络薄膜202 的延展方向垂直，金属栅205 与碳纳米管网络薄膜202 之间形成有栅氧化层。
在另一个实施例中，还提出了一种基于碳纳米管网络薄膜的熔丝器件的制备方法，如图 7 所示，通过转移或提拉的方式在氧化硅衬底201 上形成高密度碳纳米管网络薄膜202，通过对碳纳米管网络薄膜202 进行清洗。碳纳米管网络薄膜清洗的方法如下：第一步，利用电子束蒸发镀膜仪沉积3nm 的金属钇；第二步，热板250℃加热30min，让金属钇完全氧化为Y2O3;第三步，将H2O:HCl 以20：1 的比例稀释，将衬底放在溶液中浸泡20min；第四步，将衬底捞出置于去离子水中浸泡5min 左右，将残留的HCl 去除，接着用异丙醇（IPA）冲洗后吹干。图10 是器件制备中使用的高密度碳纳米管薄膜的SEM 形貌表征图，可见碳纳米管薄膜密度高，且表面干净无杂质颗粒。
进一步采用电子束曝光技术对氧化硅衬底201 上的高密度碳纳米管网络薄膜202进行图形化，通过氧等离子体刻蚀制作沟道，然后采用与上述采用单根碳纳米管薄膜相同的工艺步骤分别形成熔丝器件的源极203、漏极204 以及金属栅205，并进行退火氧化形成栅氧化层，从而获得最终的熔丝器件。
在另一个实施例中，考虑到由于将Al 栅氧化后，Al 电极表面存在一层致密的氧化铝薄膜，氧化铝薄膜为绝缘材料，无法进行电学连接和测试。因此，在碳纳米管网络薄膜沟道形成之后，通过电子束曝光和电子束蒸镀技术，可以在金属Al 栅沉积前，先制备了一个金属补丁206，将金属Al 栅和连接pad的连线均搭在金属补丁206上以实现电学连接，金属补丁206的厚度与Al 电极和连线相比要足够小，防止发生夹断。
图 11 为编程前器件的SEM 表征图，图 12 为编程后器件的SEM 表征图。在对器件进行编程操作后，利用碱性溶液MF319 将栅极金属Al 去除，从而洗掉覆盖在碳纳米管上的Al 栅金属，通过图 12 所示的编程后器件的SEM 表征图中可以看到碳纳米管被烧断，碳纳米管从连通到烧断表明器件实现了写0 的操作，即从高阻态转换为低阻态，证实了基于半导体沟道-碳纳米管烧断存储机制的可行性。
图 14 是本发明熔丝器件的电流开关比，其中横坐标为时间，纵坐标为源漏电流IDS。红色曲线为碳管未烧断时（编程前）的开态特性曲线，开态电流大于10-5A，其中的灰色曲线为经过图 13 的编程操作后的关态特性曲线，烧断后，器件从高电流转换为低电流，电流开关比（存储窗口）大于6 个量级。图14是本发明熔丝器件的转移特性曲线，可见三端熔丝器件是一个MOS (metal-oxide semiconductor,金属-氧化物-半导体)场效应晶体管，其同时可作为选通管使用。
综上所述，本发明提供的碳纳米管熔丝器件可编程电压降低到5V 左右，同时可降低编程电流，实现温和低功耗。此外，还可以同时作为熔丝和选通管使用，极大的节省了芯片面积。
虽然，上文中已经用一般性说明、具体实施方式，对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.一种碳纳米管熔丝器件，其特征在于，具有一衬底，在所述衬底上具有碳纳米管，在所述碳纳米管两端分别具有源极和漏极，所述源极和所述漏极之间具有一栅窗口，在所述栅窗口中具有一金属栅，所述金属栅与所述碳纳米管之间具有栅氧化层。
2.如权利要求1所述的碳纳米管熔丝器件，其特征在于，所述碳纳米管为单根碳纳米管或由多根碳纳米管构成的碳纳米管网络薄膜。
3.如权利要求1所述的碳纳米管熔丝器件，其特征在于，所述金属栅为金属Al栅，所述栅氧化层为Al2O3。
4.如权利要求1所述的碳纳米管熔丝器件，其特征在于，所述源极或所述漏极为Ti、Pd或Au组成的单层或多层结构。
5.如权利要求1所述的碳纳米管熔丝器件，其特征在于，所述金属栅与所述碳纳米管的延展方向垂直。
6.一种如权利要求1-5中任一碳纳米管熔丝器件的制备方法，其特征在于，包括如下步骤：
提供一衬底，并在所述衬底上转移碳纳米管；
在所述碳纳米管两端形成源极和漏极，形成一栅窗口；
在所述栅窗口中沉积与所述碳纳米管延展方向垂直的金属栅；
对所述金属栅进行退火氧化，在所述碳纳米管与所述金属栅的界面处形成栅氧化层。
7.如权利要求6所述的碳纳米管熔丝器件的制备方法，其特征在于，所述碳纳米管为单根碳纳米管或由多根碳纳米管构成的碳纳米管网络薄膜。
8.如权利要求6所述的碳纳米管熔丝器件的制备方法，其特征在于，通过电子束曝光和电子束蒸镀形成所述源极和所述漏极。
9.如权利要求6所述的碳纳米管熔丝器件的制备方法，其特征在于，在所述源极和所述漏极之间沉积金属Al形成所述金属栅。
10.如权利要求6所述的碳纳米管熔丝器件的制备方法，其特征在于，通过在120℃-180℃温度下退火30-90min在所述碳纳米管与所述金属栅的界面处形成所述栅氧化层。
CN202210325691.7A 2022-03-30 2022-03-30 一种碳纳米管熔丝器件及其制备方法 Active CN114420695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210325691.7A CN114420695B (zh) 2022-03-30 2022-03-30 一种碳纳米管熔丝器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210325691.7A CN114420695B (zh) 2022-03-30 2022-03-30 一种碳纳米管熔丝器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114420695A true CN114420695A (zh) 2022-04-29
CN114420695B CN114420695B (zh) 2022-07-15

Family

ID=81262741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210325691.7A Active CN114420695B (zh) 2022-03-30 2022-03-30 一种碳纳米管熔丝器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114420695B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119127A1 (en) * 2002-12-09 2004-06-24 Fuji Xerox Co., Ltd. Active electronic device and electronic apparatus
US20060258122A1 (en) * 2005-05-12 2006-11-16 Whitefield Bruce J Nanotube fuse structure
US20070018228A1 (en) * 2005-07-20 2007-01-25 Micron Technology, Inc. Non-volatile memory with carbon nanotubes
US20070158781A1 (en) * 2006-01-04 2007-07-12 International Business Machines Corporation Electrical fuses comprising thin film transistors (tfts), and methods for programming same
CN101197346A (zh) * 2006-12-05 2008-06-11 国际商业机器公司 纳米熔断器结构布置及其制造方法
US20080296563A1 (en) * 2007-05-31 2008-12-04 Commissariat A L'energie Atomique Carbon nanotube field effect transistor
US20090003028A1 (en) * 2007-06-29 2009-01-01 Ali Keshavarzi Carbon nanotube fuse element
US20090139752A1 (en) * 2007-10-11 2009-06-04 Riken Electronic device and method for producing electronic device
CN101475160A (zh) * 2008-01-02 2009-07-08 国际商业机器公司 碳纳米管结构及其制造和操作方法
CN101800083A (zh) * 2009-02-10 2010-08-11 台湾积体电路制造股份有限公司 鳍型场效应晶体管熔丝的操作方法以及集成电路结构
CN104934536A (zh) * 2015-06-04 2015-09-23 复旦大学 一种掺有碳纳米管的有机薄膜存储器
CN112259609A (zh) * 2020-09-28 2021-01-22 中国电子科技集团公司第五十五研究所 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法
CN112259608A (zh) * 2020-09-28 2021-01-22 中国电子科技集团公司第五十五研究所 使用SiC基材料作为衬底的碳纳米管晶体管及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119127A1 (en) * 2002-12-09 2004-06-24 Fuji Xerox Co., Ltd. Active electronic device and electronic apparatus
US20060258122A1 (en) * 2005-05-12 2006-11-16 Whitefield Bruce J Nanotube fuse structure
US20070018228A1 (en) * 2005-07-20 2007-01-25 Micron Technology, Inc. Non-volatile memory with carbon nanotubes
US20070158781A1 (en) * 2006-01-04 2007-07-12 International Business Machines Corporation Electrical fuses comprising thin film transistors (tfts), and methods for programming same
CN101197346A (zh) * 2006-12-05 2008-06-11 国际商业机器公司 纳米熔断器结构布置及其制造方法
US20080296563A1 (en) * 2007-05-31 2008-12-04 Commissariat A L'energie Atomique Carbon nanotube field effect transistor
US20090003028A1 (en) * 2007-06-29 2009-01-01 Ali Keshavarzi Carbon nanotube fuse element
US20090139752A1 (en) * 2007-10-11 2009-06-04 Riken Electronic device and method for producing electronic device
CN101475160A (zh) * 2008-01-02 2009-07-08 国际商业机器公司 碳纳米管结构及其制造和操作方法
CN101800083A (zh) * 2009-02-10 2010-08-11 台湾积体电路制造股份有限公司 鳍型场效应晶体管熔丝的操作方法以及集成电路结构
CN104934536A (zh) * 2015-06-04 2015-09-23 复旦大学 一种掺有碳纳米管的有机薄膜存储器
CN112259609A (zh) * 2020-09-28 2021-01-22 中国电子科技集团公司第五十五研究所 通过腐蚀自对准工艺实现的碳纳米管晶体管器件制造方法
CN112259608A (zh) * 2020-09-28 2021-01-22 中国电子科技集团公司第五十五研究所 使用SiC基材料作为衬底的碳纳米管晶体管及其制备方法

Also Published As

Publication number Publication date
CN114420695B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US6458621B1 (en) Batch fabricated molecular electronic devices with cost-effective lithographic electrodes
JP4575664B2 (ja) 固体電解質を用いた電気素子
US8581364B2 (en) Resistance memory devices and methods of forming the same
US7459763B1 (en) Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US7402770B2 (en) Nano structure electrode design
US8125824B1 (en) Nanotube random access memory (NRAM) and transistor integration
US20060292716A1 (en) Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
JP5309615B2 (ja) 抵抗変化型メモリおよびその作製方法
JP2005506703A (ja) 積層されたスイッチ可能素子およびダイオードの組み合わせ
JPH0722513A (ja) 半導体装置及びその製造方法
CN111293220B (zh) 阻变存储器及其制作方法
JP5122118B2 (ja) 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法
US6979639B2 (en) Method for lithographic processing on molecular monolayer and multilayer thin films
WO2006070683A1 (ja) スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
KR20090126676A (ko) 저항성 램 소자 및 그의 제조방법
JP2005509266A (ja) 分子電子デバイスを形成するための保護層
JP5417709B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP2003163291A (ja) フラッシュメモリ素子の製造方法
CN114420695B (zh) 一种碳纳米管熔丝器件及其制备方法
JPWO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
US8253171B1 (en) Two terminal nanotube switch, memory array incorporating the same and method of making
CN114582876A (zh) 一种石墨烯熔丝器件及其制备方法
WO2005081976A9 (en) Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
JP2011096784A (ja) トランジスタ，面状素子およびこれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant