CN101475160A - 碳纳米管结构及其制造和操作方法 - Google Patents

碳纳米管结构及其制造和操作方法 Download PDF

Info

Publication number
CN101475160A
CN101475160A CNA2009100013123A CN200910001312A CN101475160A CN 101475160 A CN101475160 A CN 101475160A CN A2009100013123 A CNA2009100013123 A CN A2009100013123A CN 200910001312 A CN200910001312 A CN 200910001312A CN 101475160 A CN101475160 A CN 101475160A
Authority
CN
China
Prior art keywords
carbon nanotube
diameter
conduction
contact structures
adjacency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100013123A
Other languages
English (en)
Other versions
CN101475160B (zh
Inventor
杨海宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM China Co Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101475160A publication Critical patent/CN101475160A/zh
Application granted granted Critical
Publication of CN101475160B publication Critical patent/CN101475160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/939—Electron emitter, e.g. spindt emitter tip coated with nanoparticles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

一种基于碳纳米管的存储器器件包括直径不同的成组三个同心碳纳米管。选择三个同心碳纳米管的直径使得内部碳纳米管是半导的并且在相邻碳纳米管之间出现壳间电子传送。实现与内部碳纳米管的源极和漏极接触，并且实现与外部碳纳米管的栅极接触。通过壳间电子传送在中间碳纳米管中存储电子或者空穴来对基于碳纳米管的存储器器件进行编程。对由于中间壳中的电荷造成的内部碳纳米管的传导改变进行检测以确定中间碳纳米管的电荷状态。因此，基于碳纳米管的存储器器件以电荷的形式在中间碳纳米管中存储信息。

Description

碳纳米管结构及其制造和操作方法
技术领域
本发明涉及碳纳米管结构并且特别地涉及多壁碳纳米管存储器器件及其制造方法。
背景技术
随着常规CMOS集成电路的缩微接近量子机械限制，在半导体行业中已经研究替代纳米结构和材料。在这样的纳米结构和材料之中，碳纳米管(CNT)提供了适合于高性能纳米级器件的优良固有性质。
CNT较常规CMOS器件而言的关键优点在于在如下CNT中自然地解决了由于电子从缺陷界面的边界扩散所造成的MOSFET缩微限制，这些CNT具有与外界无键合的良好配位的光滑石墨烯结构。这使得CNT能够保持横向尺度比硅小得多的优良传送特性。CNT的小半径以及栅极有可能完全地围绕CNT提供了沟道电子的优良静电约束从而使沟道长度能够缩小到很小尺度，而它们的小尺寸将实现高的封装密度。根据P.Avouris和J.Chen在Materials Today第9卷第46-54页(2006年)的＂Nanotube electronics and optoelectronics＂的CNT带结构计算说明了导带和价带是彼此的镜像，即电子和空穴应当共享同样好的传送特性。这表明CNT适合于通用高性能互补电路技术。
如现在众所周知的，CNT视它们的空间旋转性而定可以是金属或者半金属并且具有与它们用于半导管的直径成反比的带隙。根据紧密键合计算导出的在CNT的直径与带隙Eg之间的有用关系如下：
E g = γ ( 2 d C - C / 3 d CNT ) ,         方程(1)
其中γ是跳跃矩阵元，dC-C是C-C键合距离，而dCNT是碳纳米管的直径。电子-电子相互作用的纳入明显地增加带隙Eg的大小。对于1nm的纳米管，带隙约为1eV。已经基于直径范围为1.7nm-3nm的相当大直径的纳米管获得最佳传送度量和器件特性。理想化的电子/空穴分散关系是双曲线形状，其中准抛物线“有效质量”模式处于较低能量而线性“恒定速率”模式处于较高能量，其中限制速率vlim根据G.Pennington和N.Goldsman在Phys.Rev.B68，045426(2003)的＂Semiclassical transport and phonon scattering of electrons insemiconducting carbon nanotubes＂是～5-10×107厘米/秒。
P.Avouris等人在Proceedings of the IEEE第91卷第11期第1772-1984页(2003年9月)的＂Carbon Nanotube Electronics＂公开了碳纳米管场效应晶体管并且将碳纳米管场效应晶体管的性能特性与基于硅的场效应晶体管的性能特性进行比较。另外也公开了形成基于碳纳米管的集成电路的方法。
碳纳米管的一种应用是在场效应晶体管结构中利用碳纳米管形成开关器件。图1示出了根据P.Avouris等人的示例性碳纳米管场效应晶体管沿着碳纳米管130的纵向的竖直截面图。示例性碳纳米管场效应晶体管包括：包括氧化硅的背栅极电介质层120；形成于半导体衬底110中的背栅极电极112；以及源极和漏极金属接触140。可选地，可以附加地形成顶部栅极电介质层(未示出)和顶部栅极电极(未示出)以控制电流沿着碳纳米管的传导。示例性半导体器件以与基于半导体的场效应晶体管相同的方式作为电子开关来工作。
在本领域中也已知包含直径不同的多个同心碳纳米管的多壁碳纳米管。图2示出了包括内部碳纳米管和外部碳纳米管的双壁碳纳米管结构的模型。当内部纳米管与外部纳米管之间的距离是原子级尺度时，出现壳间电子传送。另外，在壁到壁距离约为0.3nm的多壁碳纳米管中的壳间电子传送已经表现出量子传导行为。B.Bourlon等人在Phys.Rev.Letters第93卷第17期第176806-1～176806-4页(2004年10月)的＂Determination of the Intershell Conductance inMultiwalled Carbon Nanotubes＂公开了壳间传送是隧道类型并且测量的壳间传输与以在π轨道与相邻壳之间的重叠为基础的估计一致。
碳纳米管的另一应用是将它用作扫描电子显微镜的末端。P.Liu等人在Proc.of the 2nd IEEE International Conference on Nano/MicroEngineered and Molecular Systems第286-289页(2007年1月)的＂Peeling and Cutting a Multi-Walled Carbon Nanotube inside aScanning Electron Microscope＂公开了一种利用电子束来切割单独壳或者单独碳纳米管以由包括多个同心碳纳米管的多壁碳纳米管结构制作所需结构的方法。图3示出了可以通过P.Liu等人公开的方法来制造的扫描电子显微镜的末端。
尽管如上文所述已经提出利用碳纳米管的一些原型半导体器件，但是限制了基于碳纳米管的可用半导体器件的多样性。特别地，功能半导体电路需要包括可以存储信息的存储器器件在内的其它功能性部件。
鉴于上述，需要一种基于碳纳米管的存储器器件用以在基于碳纳米管的半导体电路中实现信息存储，以及需要其制作方法。
发明内容
本发明通过提供一种利用在中间碳纳米管中存储电子电荷的三个同心碳纳米管的碳纳米管器件及其制造方法来解决上述需要。
在本发明中，一种基于碳纳米管的存储器器件包括直径不同的成组三个同心碳纳米管。选择三个同心碳纳米管的直径使得内部碳纳米管是半导的，并且在内部碳纳米管与外部碳纳米管之间的适当电压偏置情况下在中间碳纳米管与内部碳纳米管和外部碳纳米管中的各碳纳米管之间出现壳间电子传送。实现与内部碳纳米管的源极和漏极接触，并且实现与外部碳纳米管的栅极接触。通过壳间电子传送在中间碳纳米管中存储电子或者空穴对基于碳纳米管的存储器器件进行编程。对由于中间壳中的电荷造成的内部碳纳米管的传导改变进行检测以确定中间碳纳米管的电荷状态。因此，基于碳纳米管的存储器器件以电荷的形式在中间碳纳米管中存储信息。
根据本发明的一个方面，提供一种碳纳米管结构，该碳纳米管结构包括：
位于衬底上的成组三个同心碳纳米管，该组包括：
具有第一直径的内部碳纳米管；
具有第二直径的中间碳纳米管，其中第二直径大于第一直径；以及
具有第三直径的外部碳纳米管，其中第三直径大于第二直径；
与外部碳纳米管邻接的传导栅极接触结构；
与内部碳纳米管的一侧邻接的传导源极侧接触结构；以及
与内部碳纳米管的另一侧邻接的传导漏极侧接触结构。
在一个实施例中，内部碳纳米管具有第一长度而外部碳纳米管具有第二长度，以及其中第一长度大于第二长度。
在另一实施例中，中间碳纳米管和外部碳纳米管具有相同长度和两对竖直重合的边。
在又一实施例中，在内部碳纳米管与中间碳纳米管之间的第一距离和在中间碳纳米管与外部碳纳米管之间的第二距离各自从约0.2nm到约0.5nm。
在又一实施例中，在内部碳纳米管与中间碳纳米管之间的第一电荷隧穿速率和在中间碳纳米管与外部碳纳米管之间的第二电荷隧穿速率不相等。
在又一实施例中，第一直径从约1.0nm到约40nm。
在又一实施例中，衬底还包括与传导栅极结构邻接的电介质层。
在又一实施例中，传导源极侧接触结构和传导漏极侧接触结构与电介质层邻接。
在又一实施例中，碳纳米管结构还包括与传导源极侧接触结构和传导漏极侧接触结构横向邻接并且与外部碳纳米管和内部碳纳米管邻接的保护电介质层。
在又一实施例中，保护电介质层与中间碳纳米管的第一对基本上为圆形的端壁和外部碳纳米管的第二对基本上为圆形的端壁邻接。
在又一实施例中，保护电介质层包括电介质氧化物、电介质氮化物和电介质聚合物之一。
根据本发明的另一方面，提供一种操作碳纳米管结构的方法。
该方法包括：
提供碳纳米管结构，该碳纳米管结构包括：
位于衬底上的成组三个同心碳纳米管，该组包括：
具有第一直径的内部碳纳米管；
具有第二直径的中间碳纳米管，其中第二直径大于第一直径；以及
具有第三直径的外部碳纳米管，其中第三直径大于第二直径；
与外部碳纳米管邻接的传导栅极接触结构；
与内部碳纳米管的一侧邻接的传导源极侧接触结构；以及
与内部碳纳米管的另一侧邻接的传导漏极侧接触结构；
在中间碳纳米管中存储电荷；以及
测量碳纳米管结构的电特性，其中碳纳米管结构的电特性受中间碳纳米管中的电荷数量影响。
在一个实施例中，通过跨内部碳纳米管和外部碳纳米管施加电压偏置在中间碳纳米管中存储电荷。
在另一实施例中，在内部碳纳米管与中间碳纳米管之间的第一电荷隧穿速率和在中间碳纳米管与外部碳纳米管之间的第二电荷隧穿速率不相等。
在又一实施例中，碳纳米管结构的电特性是内部碳纳米管的跨导。
在又一实施例中，碳纳米管结构的电特性是碳纳米管结构的阈值电压。
根据本发明的又一方面，提供一种形成碳纳米管结构的方法，该方法包括：
在衬底上形成成组三个同心碳纳米管，该组包括：
具有第一直径的内部碳纳米管；
具有第二直径的中间碳纳米管，其中第二直径大于第一直径；以及
具有第三直径的外部碳纳米管，其中第三直径大于第二直径；
在外部碳纳米管上直接地形成传导栅极接触结构；
在内部碳纳米管的一侧上直接地形成传导源极侧接触结构；以及
在内部碳纳米管的另一侧上直接地形成传导漏极侧接触结构。
在一个实施例中，该方法还包括切割外部碳纳米管和中间碳纳米管，其中中间碳纳米管和外部碳纳米管在切割之后具有相同长度和两对竖直重合的边，以及其中内部碳纳米管从两对竖直重合的边中的各对边突出。
在另一实施例中，该方法还包括在衬底和成组三个同心碳纳米管之上形成保护电介质层。
在又一实施例中，该方法还包括对保护层电介质层进行构图以暴露内部碳纳米管的两个端部，其中传导源极侧接触结构和漏极侧接触结构直接地形成于内部碳纳米管的两个端部上。
附图说明
图1是示例性现有技术碳纳米管晶体管沿着碳纳米管的长度的竖直截面图；
图2是具有两个壳、即两个嵌套碳纳米管的多壁碳纳米管结构的三维模型的视图；
图3是用作扫描电子显微镜工具的末端的具有三个壳的多壁碳纳米管的模型的视图；
图4是根据本发明的成组三个同心碳纳米管的示意图；
图5-图10是根据本发明的示例性碳纳米管结构沿着成组三个同心碳纳米管的纵向在竖直平面中的顺序竖直截面图；
图11是图10的碳纳米管结构沿着平面B-B’的竖直截面图。平面A-A’对应于图10的竖直截面图的平面。
具体实施方式
如上文所言，本发明涉及一种多壁碳纳米管存储器器件及其制造方法，现在利用附图具体进行描述。注意用相同标号来指代相同和对应元件。
参照图4，示出了用来形成根据本发明的碳纳米管结构的成组三个同心碳纳米管。成组三个碳纳米管包括具有第一直径d1的内部碳纳米管40、具有第二直径d2的中间碳纳米管50和具有第三直径d3的外部碳纳米管60。第一直径d1从约1.0nm到约40nm并且优选地从约1.3nm到约10nm并且更优选地从约1.7nm到约4.0nm。优选地，内部碳纳米管40是半导的。
第二直径d2大于第一直径d1，而第三直径d3大于第二直径d2。第二直径d2与第一直径d1之差可以从约0.4nm到约1.0nm，即中间碳纳米管50和内部碳纳米管40被分开的距离从约0.2nm到约0.5nm。第三直径d3与第二直径d2之差可以从约0.4nm到约1.0nm，即外部碳纳米管60和中间碳纳米管50被分开的距离从约0.2nm到约0.5nm。一旦形成，成组三个碳纳米管由于在两个相邻碳纳米管之间的范德瓦尔斯力而维持在三个碳纳米管之间的同心度。
优选地，调节内部碳纳米管40与中间碳纳米管50之间的距离以提供在它们之间的、以第一电荷隧穿速率的电荷隧穿。类似地，调节中间碳纳米管50与外部碳纳米管之间的距离以提供在它们之间的、以第二电荷隧穿速率的电荷隧穿。优选地，第一电荷隧穿速率和第二电荷隧穿速率对于中间碳纳米管50与内部碳纳米管40或者外部碳纳米管60之间的给定电压偏置并不相等。
内部碳纳米管40的两个端部从中间碳纳米管50和外部碳纳米管60的边突出。源极侧接触结构(未示出)直接地形成于内部碳纳米管40在一侧上的第一突出部分42，而漏极侧接触结构(未示出)直接地形成于内部碳纳米管40在另一侧上的第二突出部分44。栅极接触结构(未示出)直接地形成于外部碳纳米管上。
通过在内部碳纳米管40与外部碳纳米管60之间施加电偏置而在中间碳纳米管50中存储电荷。第一隧穿速率与第二隧穿速率之间的不对称在中间碳纳米管中诱发电荷。电偏置的波形可以是具有接通状态和关断状态的恒定电压脉冲或者可以具有与时间有关的波形如锯齿波形。存储于中间碳纳米管中的电荷数量存储可编程和可擦除的信息。通过操作作为半导体器件的成组三个同心碳纳米管来“读取”或者检测信息。具体而言，通过在第一突出部分42与第二突出部分44之间施加电偏置而向外部碳纳米管60施加另一电偏置，对内部碳纳米管40的跨导或者阈值电压，即外部碳纳米管60上需要的以诱发预定有效电流电平的电压偏置进行测量。测量的参数的值表明中间碳纳米管50中的电荷数量。存储于中间碳纳米管中的信息可以是二进制的或者可以是大于2的基数、即可以是十进制、四进制等。
参照图5，示出了根据本发明的示例性碳纳米管结构在初始制造步骤的竖直截面图。示例性碳纳米管结构包括形成于衬底8上的传导栅极接触结构30。衬底8包括衬底层10和电介质层20。衬底层10可以包括导体、半导体或者绝缘体。电介质层20包括电介质材料如电介质氧化物、电介质氮化物或者电介质聚合物。例如，电介质材料可以包括氧化硅。
传导栅极接触结构30包括传导材料如金属、传导金属合金或者掺杂半导体材料。金属可以是元素金属或者多个元素金属的合金。示例性传导金属合金包括但不限于TaN、TiN、AlTaN、WN和其它高熔点金属氮化物。掺杂半导体材料包括掺杂硅、掺杂锗和掺杂半导体合金。可以通过在电介质层20上覆盖沉积传导层、继而对传导层进行构图来形成传导栅极接触结构30。构图可以利用光刻方法和蚀刻如各向异性干蚀刻或者湿蚀刻。传导栅极接触结构30的厚度可以从约3nm到约300m并且通常从约10nm到约100nm，但是这里明示地设想更小和更大的厚度。
参照图6，随后在传导栅极接触结构30上布置成组三个同心碳纳米管。成组三个同心碳纳米管包括内部碳纳米管40、中间碳纳米管50和外部碳纳米管60。可以通过本领域中已知的方法来提供成组三个同心碳纳米管。例如，如在B.Bourlon等人或者P.Liu等人(见上文)的文章中所述的提供多壁碳纳米管的方法可以用来提供成组三个同心碳纳米管。内部碳纳米管40具有第一直径d1，中间碳纳米管50具有第二直径d2，而外部碳纳米管60具有第三直径d3，各直径满足如图4中所示成组三个同心碳纳米管的第一直径d1、第二直径d2和第三直径d3的条件。
内管包围空间35是由内部碳纳米管40包围的圆柱状空间。第一内部碳纳米管空间45是在内部碳纳米管40与中间碳纳米管50之间的环形圆柱状空间。第二内部碳纳米管空间55是在中间碳纳米管50与外部碳纳米管60之间的环形圆柱状空间。内管包围空间35、第一内部碳纳米管空间45和第二内部碳纳米管空间55是同心的并且具有圆柱状对称性。
内部碳纳米管40、中间碳纳米管50和外部碳纳米管60就此而言可以具有或者可以不具有相同长度。优选地，外部碳纳米管60延伸超出传导栅极接触结构30的横向尺度。
尽管传导栅极接触结构30的形成在本发明的描述中先于成组三个同心碳纳米管的布置，但是这里也明示地设想在布置成组三个同心碳纳米管之后形成和构图传导栅极接触结构。
参照图7，按照需要调整外部碳纳米管60和中间碳纳米管50的长度，从而内部碳纳米管40的两个端部突出到中间碳纳米管50和外部碳纳米管60的边以外。可以通过利用激光束、电子束或者离子束切割各中间碳纳米管50和外部碳纳米管60的端部来实现对中间碳纳米管50和外部碳纳米管60的长度的调整。去除由此切断的端部。
优选地，使中间碳纳米管50和外部碳纳米管60的边在中间碳纳米管50和外部碳纳米管60的两端竖直地重合。因此，中间碳纳米管50和外部碳纳米管60具有这里称为第二长度L2的相同长度和两对竖直重合的边、即在一侧上的第一对竖直重合的边和在另一侧上的第二对竖直重合的边。第二长度L2可以从约5nm到约1,000nm并且通常从约20nm到约200nm。
内部碳纳米管40从各对竖直重合的边突出。因此，这里称为第一长度L1的内部碳纳米管40的长度大于第二长度L2。
尽管在本发明的描述中在布置于传导栅极接触结构30上之后调整中间碳纳米管50和外部碳纳米管的长度，但是这里明示地设想在传导栅极接触结构上布置成组三个碳纳米管(40，50，60)之前调整中间碳纳米管50和外部碳纳米管的长度。
参照图8，在成组三个同心碳纳米管(40，50，60)和电介质层20上方形成保护电介质层70。保护电介质层70可以包括电介质氧化物、电介质氮化物和电介质聚合物之一。用于电介质氧化物的示例性材料包括各种氧化硅，这些氧化硅包括通过化学气相沉积(CVD)或者旋涂和固化而形成的掺杂或者未掺杂硅酸盐玻璃。用于电介质氮化物的示例性材料包括氮化硅。用于电介质聚合物的示例性材料包括但不限于各种聚甲基丙烯酸甲酯(PMMA)、聚异戊二烯、聚丁二烯、聚乙烯吡啶、聚环氧乙烷、聚乙烯、有机硅聚合物、聚二茂铁二甲基硅烷等。
保护电介质层70的厚度超过传导栅极接触表面30的厚度和作为外部碳纳米管60的直径的第三直径d3之和(见图6)。保护电介质层70保护成组三个同心碳纳米管(40，50，60)以免暴露于氧化剂、潮湿和其它污染物以及提供在后续将形成的传导部件之间的电隔离。保护电介质层70可以通过或者可以不通过任何凹陷蚀刻或者其它平坦化方法来平坦化。
参照图9，对保护电介质层70进行构图以暴露内部碳纳米管40的两端。优选地，不暴露外部碳纳米管60和中间碳纳米管50。可以通过利用光刻胶(未示出)的光刻方法、继而通过如下蚀刻来实现保护电介质层70的构图，该蚀刻可以是湿蚀刻或者各向异性蚀刻如反应离子蚀刻。该蚀刻对内部碳纳米管40有选择性。可选地，在该步骤可以暴露传导栅极接触结构30的一部分。
参照图10和图11，示出了示例性半导体结构的竖直截面图，使得图10示出了内部碳纳米管40沿着纵向并且包括内部碳纳米管40的直径的竖直截面图，而图11示出了与内部碳纳米管40的纵向垂直的另一竖直截面图。传导材料沉积于内部碳纳米管40上以及如果存在则沉积于传导栅极接触结构30的暴露部分上。一部分传导材料直接地形成于内部碳纳米管40的第一端上构成传导源极侧接触结构82。另一部分传导材料直接地形成于内部碳纳米管40的第二端上构成传导漏极侧接触结构84。如果存在传导栅极接触结构30的任何暴露部分，则又一部分传导材料直接地形成于传导栅极接触结构30的暴露部分上构成传导栅极接触结构延伸90。
示例性碳纳米管结构作为如下场效应晶体管来工作，该场效应晶体管具有用以存储如下电荷的浮栅，这些电荷实现器件的特性。特别地，具有传导源极侧接触结构82的、内部碳纳米管40的第一端作为晶体管的源极来工作。具有传导漏极侧接触结构84的、内部碳纳米管40的第二端作为晶体管的漏极来工作。外部碳纳米管60作为晶体管的栅极来工作。因此，根据跨传导漏极侧接触结构84和传导源极侧接触结构82的偏置电压以及在外部碳纳米管60与传导源极侧接触结构82之间的偏置电压，经过内部碳纳米管40的跨导和电流发生改变。
然而，示例性碳纳米管结构还包括如下“浮栅”，该浮栅包括中间碳纳米管50。由于在相邻碳纳米管之间、即在中间碳纳米管50与内部碳纳米管40和外部碳纳米管60中的各碳纳米管之间的π轨道重叠，当跨相邻成对碳纳米管施加电压偏置时在相邻碳纳米管之间出现电荷隧穿。优选地，在内部碳纳米管40与中间碳纳米管50之间的第一电荷隧穿速率和在中间碳纳米管50与外部碳纳米管60之间的第二电荷隧穿速率在相同电压偏置的情况下是不同的。可以调节碳纳米管(40，50，60)的各种直径(d1，d2，d3)，使得第一电荷隧穿速率与第二隧穿速率之比在相同电压偏置条件之下在0.0001与1之间或者在1与10,000之间。在第一电荷隧穿速率与第二电荷隧穿速率之间的不对称性有利地用来在中间碳纳米管50中存储电荷。
为了在中间碳纳米管50中存储电荷，在传导栅极接触结构30与传导源极侧接触结构82之间施加电压。相同电压可以施加到漏极侧接触结构84，或者取而代之，漏极侧接触结构84可以保留为浮置。在外部碳纳米管60与内部碳纳米管40之间的电压偏置诱发在内部碳纳米管40与中间碳纳米管50之间的第一隧穿电流和在中间碳纳米管50与外部碳纳米管60之间的第二隧穿电流。在第一隧穿电流与第二隧穿电流之间的瞬态不平衡在中间碳纳米管中诱发电荷。存储的电荷可以是正的或者负的、即在中间碳纳米管50中可以存储空穴或者可以存储电子。
在作为浮栅来工作的中间碳纳米管50中除了电荷的存在或者缺失之外电荷的数量也改变晶体管的电特性，所述电特性比如经过内部碳纳米管40的跨导和电流。因此，通过更改存储于中间碳纳米管50中的电荷数量，可以在示例性碳纳米管结构、即作为存储器器件来工作的示例性碳纳米管结构中存储信息。
示例性碳纳米管结构可以用来通过在两个状态、即带电状态与不带电状态之间操作中间碳纳米管50来存储二进制信息位。带电状态可以在中间碳纳米管中存储电子或者空穴。
取而代之，示例性碳纳米管结构可以用来通过在三个状态之间操作中间碳纳米管50来存储三进制信息位，这些状态例如是有电子的带电状态、不带电状态和有空穴的带电状态(即电子从中间碳纳米管50传送出去的状态)。
另外取而代之，示例性碳纳米管结构可以用来通过改变存储于中间碳纳米管50中的电荷数量以及可选地通过改变存储于中间碳纳米管50中的电荷极性来存储基数大于3的信息。
尽管已经按照具体实施例描述了本发明，但是鉴于前文描述不言而喻的是本领域技术人员将清楚诸多替代、修改和变化。因而，本发明旨在于涵盖落入本发明和所附权利要求的范围和精神内的所有此类替代、修改和变化。

Claims (20)

1.一种碳纳米管结构，包括：
位于衬底上的成组三个同心碳纳米管，所述组包括：
具有第一直径的内部碳纳米管；
具有第二直径的中间碳纳米管，其中所述第二直径大于所述第一直径；以及
具有第三直径的外部碳纳米管，其中所述第三直径大于所述第二直径；
与所述外部碳纳米管邻接的传导栅极接触结构；
与所述内部碳纳米管的一侧邻接的传导源极侧接触结构；以及
与所述内部碳纳米管的另一侧邻接的传导漏极侧接触结构。
2.根据权利要求1所述的碳纳米管结构，其中所述内部碳纳米管具有第一长度而所述外部碳纳米管具有第二长度，以及其中所述第一长度大于所述第二长度。
3.根据权利要求1所述的碳纳米管结构，其中所述中间碳纳米管和所述外部碳纳米管具有相同长度和两对竖直重合的边。
4.根据权利要求1所述的碳纳米管结构，其中在所述内部碳纳米管与所述中间碳纳米管之间的第一距离和在所述中间碳纳米管与所述外部碳纳米管之间的第二距离各自从约0.2nm到约0.5nm。
5.根据权利要求1所述的碳纳米管结构，其中在所述内部碳纳米管与所述中间碳纳米管之间的第一电荷隧穿速率和在所述中间碳纳米管与所述外部碳纳米管之间的第二电荷隧穿速率不相等。
6.根据权利要求1所述的碳纳米管结构，其中所述第一直径从约1.0nm到约40nm。
7.根据权利要求1所述的碳纳米管结构，其中所述衬底还包括与所述传导栅极结构邻接的电介质层。
8.根据权利要求7所述的碳纳米管结构，其中所述传导源极侧接触结构和所述传导漏极侧接触结构与所述电介质层邻接。
9.根据权利要求1所述的碳纳米管结构，还包括与传导源极侧接触结构和所述传导漏极侧接触结构横向邻接并且与所述外部碳纳米管和所述内部碳纳米管邻接的保护电介质层。
10.根据权利要求8所述的碳纳米管结构，其中所述保护电介质层与所述中间碳纳米管的第一对基本上圆形的端壁和所述外部碳纳米管的第二对基本上圆形的端壁邻接。
11.根据权利要求1所述的碳纳米管结构，其中所述保护电介质层包括电介质氧化物、电介质氮化物和电介质聚合物之一。
12.一种操作碳纳米管结构的方法，所述方法包括：
提供碳纳米管结构，所述碳纳米管结构包括：
位于衬底上的成组三个同心碳纳米管，所述组包括：
具有第一直径的内部碳纳米管；
具有第二直径的中间碳纳米管，其中所述第二直径大于所述第一直径；以及
具有第三直径的外部碳纳米管，其中所述第三直径大于所述第二直径；
与所述外部碳纳米管邻接的传导栅极接触结构；
与所述内部碳纳米管的一侧邻接的传导源极侧接触结构；
以及
与所述内部碳纳米管的另一侧邻接的传导漏极侧接触结构；
在所述中间碳纳米管中存储电荷；以及
测量所述碳纳米管结构的电特性，其中所述碳纳米管结构的所述电特性受所述中间碳纳米管中所述电荷的数量影响。
13.根据权利要求11所述的方法，其中通过跨所述内部碳纳米管和所述外部碳纳米管施加电压偏置在所述中间碳纳米管中存储所述电荷。
14.根据权利要求11所述的方法，其中在所述内部碳纳米管与所述中间碳纳米管之间的第一电荷隧穿速率和在所述中间碳纳米管与所述外部碳纳米管之间的第二电荷隧穿速率不相等。
15.根据权利要求11所述的方法，其中所述碳纳米管结构的所述电特性是所述内部碳纳米管的跨导。
16.根据权利要求11所述的方法，其中所述碳纳米管结构的所述电特性是所述碳纳米管结构的阈值电压。
17.一种形成碳纳米管结构的方法，包括：
在衬底上形成成组三个同心碳纳米管，所述组包括：
具有第一直径的内部碳纳米管；
具有第二直径的中间碳纳米管，其中所述第二直径大于所述第一直径；以及
具有第三直径的外部碳纳米管，其中所述第三直径大于所述第二直径；
在所述外部碳纳米管上直接地形成传导栅极接触结构；
在所述内部碳纳米管的一侧上直接地形成传导源极侧接触结构；以及
在所述内部碳纳米管的另一侧上直接地形成传导漏极侧接触结构。
18.根据权利要求17所述的方法，还包括切割所述外部碳纳米管和所述中间碳纳米管，其中所述中间碳纳米管和所述外部碳纳米管在所述切割之后具有相同的长度和两对竖直重合的边，以及其中所述内部碳纳米管从所述两对竖直重合的边中的各对边突出。
19.根据权利要求17所述的方法，还包括在所述衬底和所述成组三个同心碳纳米管上方形成保护电介质层。
20.根据权利要求19所述的方法，还包括对所述保护电介质层进行构图以暴露所述内部碳纳米管的两个端部，其中所述传导源极侧接触结构和所述漏极侧接触结构直接地形成于所述内部碳纳米管的所述两个端部上。
CN2009100013123A 2008-01-02 2009-01-04 碳纳米管结构及其制造和操作方法 Expired - Fee Related CN101475160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/968,416 US7482652B1 (en) 2008-01-02 2008-01-02 Multiwalled carbon nanotube memory device
US11/968,416 2008-01-02

Publications (2)

Publication Number Publication Date
CN101475160A true CN101475160A (zh) 2009-07-08
CN101475160B CN101475160B (zh) 2011-10-19

Family

ID=40275421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100013123A Expired - Fee Related CN101475160B (zh) 2008-01-02 2009-01-04 碳纳米管结构及其制造和操作方法

Country Status (2)

Country Link
US (2) US7482652B1 (zh)
CN (1) CN101475160B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107854A (zh) * 2009-12-29 2011-06-29 中国科学院物理研究所 一种多壁碳纳米管电极的制作方法
WO2012034345A1 (zh) * 2010-09-17 2012-03-22 中国科学院微电子研究所 一种石墨烯器件及其制造方法
CN105789442A (zh) * 2016-05-23 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN114420695A (zh) * 2022-03-30 2022-04-29 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
US7710709B2 (en) * 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US8288759B2 (en) * 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control
KR20120100630A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
KR101813173B1 (ko) * 2011-03-30 2017-12-29 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
US8471249B2 (en) * 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
US8564027B2 (en) 2012-01-27 2013-10-22 International Business Machines Corporation Nano-devices formed with suspended graphene membrane
US10224413B1 (en) * 2012-01-30 2019-03-05 Northrop Grumman Systems Corporation Radio-frequency carbon-nanotube field effect transistor devices with local backgates and methods for making same
WO2014100723A1 (en) * 2012-12-21 2014-06-26 The Regents Of The University Of California Vertically stacked heterostructures including graphene
US10276664B2 (en) * 2014-02-10 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-dimension of nanowire diameter to improve drive current
US10879469B1 (en) * 2019-06-28 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using nanotube structures and a field effect transistor
US11165032B2 (en) * 2019-09-05 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using carbon nanotubes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1341184B1 (en) * 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
JP4251268B2 (ja) * 2002-11-20 2009-04-08 ソニー株式会社 電子素子及びその製造方法
US7109546B2 (en) * 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107854A (zh) * 2009-12-29 2011-06-29 中国科学院物理研究所 一种多壁碳纳米管电极的制作方法
CN102107854B (zh) * 2009-12-29 2013-01-23 中国科学院物理研究所 一种多壁碳纳米管电极的制作方法
WO2012034345A1 (zh) * 2010-09-17 2012-03-22 中国科学院微电子研究所 一种石墨烯器件及其制造方法
US8703558B2 (en) 2010-09-17 2014-04-22 Institute of Microelectronics, Chinese Academy of Sciences Graphene device and method for manufacturing the same
CN105789442A (zh) * 2016-05-23 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN114420695A (zh) * 2022-03-30 2022-04-29 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法
CN114420695B (zh) * 2022-03-30 2022-07-15 北京元芯碳基集成电路研究院 一种碳纳米管熔丝器件及其制备方法

Also Published As

Publication number Publication date
US20090201743A1 (en) 2009-08-13
US7482652B1 (en) 2009-01-27
CN101475160B (zh) 2011-10-19
US8093644B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
CN101475160B (zh) 碳纳米管结构及其制造和操作方法
Wu et al. Atomically sharp interface enabled ultrahigh-speed non-volatile memory devices
Mikolajick et al. Silicon nanowires–a versatile technology platform
JP5674520B2 (ja) 有機分子メモリの製造方法
Lee et al. A sub-1-volt nanoelectromechanical switching device
US8017934B2 (en) Carbon nanotube based integrated semiconductor circuit
US20080068876A1 (en) Reduced leakage memory cells
TW201721862A (zh) 場效電晶體以及半導體裝置
US20070133266A1 (en) Memory devices using carbon nanotube (cnt) technologies
CN104303313A (zh) 纳米器件及其制作方法
Li et al. First demonstration of novel vertical gate-all-around field-effect-transistors featured by self-aligned and replaced high-κ metal gates
US7332740B2 (en) Memory device having molecular adsorption layer
McRae et al. Giant electron-hole transport asymmetry in ultra-short quantum transistors
TW201347198A (zh) 場效電晶體及其製造方法
Kim et al. Achieving low-voltage thin-film transistors using carbon nanotubes
KR101173115B1 (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
Yang et al. Steep-slope vertical-transport transistors built from sub-5 nm Thin van der Waals heterostructures
Foradori et al. High transconductance and current density in field effect transistors using arrays of bundled semiconducting carbon nanotubes
JP2015111737A (ja) 有機分子メモリ
Svensson et al. A carbon nanotube gated carbon nanotube transistor with 5 ps gate delay
Wang et al. Negative differential resistance and rectifying behaviors in atomic molecular device with different anchoring groups
Sadeghi et al. Classic and quantum capacitances in bernal bilayer and trilayer graphene field effect transistor
US9047963B2 (en) High density magnetic memory based on nanotubes
Reena Monica Seven Strategies to Suppress the Ambipolar Behaviour in CNTFETs: a Review
Rivelino et al. One-Dimensional Metal–Halogen Junctions inside Extended Si6O6 Nanotubes Performing as Quasi-Single-Electron Diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180613

Address after: 7 floor, building 10, Zhang Jiang Innovation Park, 399 Keyuan Road, Zhang Jiang high tech park, Pudong New Area, Shanghai.

Patentee after: International Business Machines (China) Co., Ltd.

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111019

Termination date: 20190104