TW201721862A - 場效電晶體以及半導體裝置 - Google Patents

場效電晶體以及半導體裝置 Download PDF

Info

Publication number
TW201721862A
TW201721862A TW105136974A TW105136974A TW201721862A TW 201721862 A TW201721862 A TW 201721862A TW 105136974 A TW105136974 A TW 105136974A TW 105136974 A TW105136974 A TW 105136974A TW 201721862 A TW201721862 A TW 201721862A
Authority
TW
Taiwan
Prior art keywords
layer
source
drain
disposed
channel
Prior art date
Application number
TW105136974A
Other languages
English (en)
Other versions
TWI709239B (zh
Inventor
前田茂伸
徐承漢
成汝鉉
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201721862A publication Critical patent/TW201721862A/zh
Application granted granted Critical
Publication of TWI709239B publication Critical patent/TWI709239B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Nanotechnology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供一種場效電晶體以及包括此場效電晶體的半導體裝置。半導體裝置可包括：一通道層，通道層設置於一基底上且包括由一第一材料所製成的一二維原子層；以及一源極/汲極層，源極/汲極層設置於基底上且包括一第二材料。第一材料可為磷同素異形體中的一者，第二材料可為碳同素異形體中的一者，且通道層與源極/汲極層可藉由第一材料與第二材料之間的共價鍵而彼此相連接。

Description

場效電晶體以及半導體裝置
本發明是有關於一種場效電晶體以及包括此場效電晶體的半導體裝置，具體而言，是有關於一種提供具有二維原子層的通道層的場效電晶體、以及包括此場效電晶體的半導體裝置。
由於半導體裝置的小型、多功能、及/或低成本的特性，半導體裝置在整個電子工業中得到使用。半導體裝置可被分類成用於儲存資料的記憶體裝置、用於處理資料的邏輯裝置以及包括記憶體及邏輯元件二者的混合裝置。為了滿足對具有快的速度及/或低的功率消耗的電子裝置的增長的需求，有利的是實現具有高可靠性、高效能及/或多種功能的半導體裝置。為了達成這一目的，正不斷提高半導體裝置的複雜性及/或積體密度。
提供具有改進的電特性的場效電晶體的一個態樣。
提供包括具有改進的電特性的場效電晶體的半導體裝置的另一態樣。
根據一或多個示例性實施例的態樣，一種半導體裝置可包括：通道層，設置於基底上，通道層包括由第一材料所製成的二維原子層；以及源極/汲極層，設置於基底上，源極/汲極層包括第二材料，其中第一材料是磷同素異形體中的一者，第二材料是碳同素異形體中的一者，且通道層與源極/汲極層藉由第一材料與第二材料之間的共價鍵而彼此連接。
根據一或多個示例性實施例的另一態樣，一種半導體裝置可包括：通道層，設置於基底上且在垂直於基底的頂表面的方向上延伸；源極/汲極層，配置於通道層的一側處且電性連接至通道層；以及閘極，鄰近通道層的表面中的至少一者而設置，其中通道層包括由第一材料所製成的二維原子層。
根據一或多個示例性實施例的另一態樣，一種場效電晶體可包括：通道，包括由第一材料所製成的二維原子層；以及源極/汲極，包括由第二材料所製成的二維原子層，其中通道與源極/汲極藉由第一材料與第二材料之間的共價鍵而彼此連接。
根據一或多個示例性實施例的另一態樣，一種場效電晶體可包括：通道，含有磷烯；以及源極/汲極，包括藉由共價鍵而連接至磷烯的材料，其中材料為石墨烯、碳奈米管、六方氮化硼（hexagonal boron nitride）、二硫化鉬（molybdenum disulphide）、矽烯、或鍺烯。
根據一或多個示例性實施例的另一態樣，一種鰭型場效電晶體（fin field effect transistor，FinFET）可包括：磷烯通道層；石墨烯源極區，藉由共價鍵而連接至磷烯通道層；以及石墨烯汲極區，藉由共價鍵而連接至磷烯通道層。
圖1A是說明根據某些示例性實施例的半導體裝置的立體圖。圖1B是根據某些示例性實施例的圖1A所示的部分‘M’的放大圖。
請參考圖1A及圖1B，包括主動層AL及閘極GE的場效電晶體可設置在基底100上。基底100可為含有絕緣材料的絕緣基底。作為實例，基底100可由玻璃、藍寶石（sapphire）、石英、有機聚合物、氧化矽、及氮化矽中的至少一者所形成；或者，基底100可包括玻璃、藍寶石、石英、有機聚合物、氧化矽、及氮化矽中的至少一者。
主動層AL可包括源極/汲極層SDL以及安置於源極/汲極層SDL之間的通道層CHL。通道層CHL可包括由第一材料所製成的二維原子層，且每個源極/汲極層SDL可包括由第二材料所製成的二維原子層。在某些示例性實施例中，通道層CHL可由第一材料所組成，且每個源極/汲極層SDL可由第二材料所組成。在某些示例性實施例中，第一材料及第二材料可為同一材料或彼此的同素異形體，但在某些示例性實施例中，第一材料及第二材料可為不同的材料或可含有彼此不同的原子。
二維原子層可為或可包括單個原子層，其中原子藉由共價鍵而彼此相連接。在單個原子層中，原子可定位成形成實質上二維的排列。第一材料及第二材料中的每一者可包括單個原子層、或多個堆疊原子層。換言之，第一材料及第二材料中的每一者可被設置成具有單層式結構或多層式結構。在多層式結構的情形中，多層式結構可包括2個至約100個堆疊原子層。在多層式結構的情形中，堆疊原子層可藉由凡得瓦吸引力（van der Waals’ attractive force）而彼此耦合。作為實例，通道層CHL及源極/汲極層SDL中的每一者可為單個原子層。作為另一實例，通道層CHL及源極/汲極層SDL中的每一者可由多個原子層所組成。
第一材料及第二材料中的每一者可為導電材料。也就是說，第一材料及第二材料中的每一者界定了電子遷移率及電洞遷移率（hole mobility）。第一材料及第二材料中的每一者可為似金屬（metal-like）材料、具有有限能量帶間隙的半導體材料等。作為實例，第一材料可為半導體材料，且第二材料可為似金屬材料。
第一材料可為磷烯、石墨烯、六方氮化硼、二硫化鉬（MoS2 ）、矽烯、或鍺烯。在某些示例性實施例中，第一材料可以是作為半導體材料的磷烯。然而，在某些示例性實施例中，第一材料可為或可包括以二維原子層的形式設置的磷（P）的同素異形體。磷烯可具有與矽的電子及/或電洞遷移率相似或者更高的電子及/或電洞遷移率，以及具有較矽的漏電流低的漏電流，因此磷烯可用作場效電晶體的通道層。
磷烯中的磷原子可在二維原子層中以各種形式進行排列。作為實例，磷烯可被排列成具有扶手椅結構（armchair structure）、對角線結構（diagonal structure）、鋸齒形結構（zigzag structure）、或其任何組合。磷烯的能量帶間隙可以根據原子排列而改變。具有對角線結構的磷烯可以具有較具有扶手椅結構的磷烯的能量帶間隙大的能量帶間隙，且具有鋸齒形結構的磷烯可以具有較具有對角線結構的磷烯的能量帶間隙大的能量帶間隙。因此，藉由改變通道層CHL的磷烯的結構，可能改變場效電晶體的臨限電壓。作為實例，對於具有低的臨限電壓的場效電晶體而言，通道層CHL的磷烯可被形成為具有扶手椅結構。相比之下，對於具有高的臨限電壓的場效電晶體而言，通道層CHL的磷烯可被形成為具有鋸齒形結構。
可藉由其他方法改變場效電晶體的臨限電壓。舉例而言，可藉由調整構成第一材料的原子磷層的數目來改變場效電晶體的臨限電壓。
第二材料可為石墨烯、六方氮化硼、二硫化鉬、矽烯、或鍺烯。在某些示例性實施例中，第二材料可為石墨烯，石墨烯是具有高的導電性的似金屬材料中的一者。然而，在某些示例性實施例中，第二材料可為或可包括以二維原子層的形式設置的碳（C）的同素異形體。由於石墨烯的能量帶間隙實質上為零，因此在某些情形中石墨烯可能不適合用於場效電晶體的通道層。然而，由於石墨烯具有非常高的電子及/或電洞遷移率，因此石墨烯可更適合用於場效電晶體的源極/汲極區。石墨烯可用以補償通道層的磷烯的相對低的電子遷移率。
第一材料與第二材料可藉由共價鍵或藉由凡得瓦吸引力而彼此耦合。因此，通道層CHL可直接連接至源極/汲極層SDL。在第一材料與第二材料是藉由共價鍵而彼此耦合的情形下，當與藉由凡得瓦吸引力的情形相比較時，所得結構的導電性可以較高。來自共價鍵的這種高導電性可以使得實現具有改進的電特性的場效電晶體。
請再參考圖1B，在第一材料及第二材料分別是由磷烯及石墨烯所製成的情形下，第一材料與第二材料可藉由共價鍵103而彼此耦合。磷烯的磷原子101可藉由共價鍵103而彼此耦合，石墨烯的碳原子105可藉由共價鍵103而彼此耦合，因此磷原子101與碳原子105之間的共價鍵103可形成於磷烯與石墨烯之間的界面處。
請再參考圖1A，閘極GE可配置於通道層CHL上。閘極介電層GI可夾置於閘極GE與通道層CHL之間。閘極GE可包括至少一導電材料。作為實例，閘極GE可以由摻雜半導體（例如摻雜矽、摻雜矽鍺、摻雜鍺等）、金屬（例如鈦、鉭、鎢、鋁等）、導電金屬氮化物（例如氮化鈦、氮化鉭等）、或金屬-半導體化合物（例如矽化鎢、矽化鈷、矽化鎳、矽化鈦等）中的至少一或多者形成；或者，閘極GE可以包括摻雜半導體（例如摻雜矽、摻雜矽鍺、摻雜鍺等）、金屬（例如鈦、鉭、鎢、鋁等）、導電金屬氮化物（例如氮化鈦、氮化鉭等）、或金屬-半導體化合物（例如矽化鎢、矽化鈷、矽化鎳、矽化鈦等）中的至少一或多者。閘極介電層GI可以包括高k介電材料中的至少一者。作為實例，閘極介電層GI可以由氧化鉿、氧化鉿矽、氧化鑭、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化鋰、氧化鋁、氧化鉛鈧鉭、及鈮鋅酸鉛中的至少一者形成；或者，閘極介電層GI可以包括氧化鉿、氧化鉿矽、氧化鑭、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化鋰、氧化鋁、氧化鉛鈧鉭、及鈮鋅酸鉛中的至少一者。
圖2是說明根據某些示例性實施例的半導體裝置的立體圖。圖3是沿圖2所示的線I-I’的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖1A及圖1B所闡述的元件，而不再對其予以贅述。
請參考圖2及圖3，可提供包括圖1A所繪示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可包括用以處理資料的邏輯胞元，且場效電晶體可用以實現邏輯胞元。
詳細來說，主動層AL可被設置於基底100上。舉例而言，圖2繪示出並排排列在基底100上的三個主動層AL。然而，此僅僅是示例且可以提供任何數目的主動層AL。主動層AL可以沿與基底100的頂表面平行的第一方向D1配置。每個主動層AL可包括源極/汲極層SDL及位於源極/汲極層SDL之間的通道層CHL。
閘極GE可被設置成與多個主動層AL交叉。在某些示例性實施例中，閘極GE可被設置成與多個通道層CHL交叉。閘極介電層GI可夾置於閘極GE與通道層CHL之間。閘極GE及閘極介電層GI可在第一方向D1上延伸。
接墊111可如圖2中所示被設置於閘極GE的兩側處。每個接墊111可被設置成與設置有接墊111的一側上的源極/汲極層SDL中的至少一者交叉。每個接墊111可以電性連接至源極/汲極層SDL中的至少一者。作為實例，每個接墊111可在第一方向D1上延伸且可以共同地與多個源極/汲極層SDL交叉。舉例而言，位於圖2中的閘極GE的右側上的接墊111與三個源極/汲極層SDL交叉，且位於圖2中的閘極GE的左側上的接墊111與三個源極/汲極層SDL交叉。多個源極/汲極層SDL可以藉由接墊111中的對應一者而電性連接至彼此。在某些示例性實施例中，如圖4中所示，每個接墊111可被設置於源極/汲極層SDL中的對應一者上。
觸點113可分別配置於接墊111上。如圖3中所示，層間絕緣層110可被設置成覆蓋主動層AL、閘極GE、接墊111、以及觸點113。觸點113可被設置成具有與層間絕緣層110的頂表面實質上共平面的多個頂表面。互連線121可被設置於層間絕緣層110上且可分別電性連接至觸點113。換言之，互連線121可被設置為允許電信號被施加到源極/汲極層SDL。
接墊111、觸點113、以及互連線121可分別包括至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）。層間絕緣層110可以由氧化矽層、氮化矽層、以及氮氧化矽層中的至少一者形成；或者，層間絕緣層110可包括氧化矽層、氮化矽層、以及氮氧化矽層中的至少一者。
圖4是說明根據某些示例性實施例的半導體裝置的立體圖。圖5是沿圖4所示的線I-I’的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖1A、圖1B、圖2、以及圖3所闡述的元件，而不再對其予以贅述。
請參考圖4及圖5，可提供包括圖1A所繪示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可包括用以儲存資料的記憶體胞元，且場效電晶體可用以實現記憶體胞元。
詳細來說，主動層AL可被設置於基底100上。主動層AL可以沿第一方向D1排列，且每個主動層AL可包括多個源極/汲極層SDL及多個通道層CHL。舉例而言，圖4說明三個主動層AL。然而，此僅為示例且可以提供任何數目的主動層AL。
閘極GE可被配置成與主動層AL交叉。每個閘極GE可以被設置成與沿第一方向D1排列的多個通道層CHL交叉。閘極介電層GI可以分別夾置於閘極GE與通道層CHL之間。
源極線SL可被設置於夾置於一對通道層CHL之間的源極/汲極層SDL上。源極線SL可在第一方向D1上延伸且可與排列於第一方向D1上的多個源極/汲極層SDL交叉。源極線SL可包括源極墊131及導電線133（參見圖5），源極墊131直接接觸源極/汲極層SDL，導電線133被設置於源極墊131上。源極墊131及導電線133可由至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）所形成；或者，源極墊131及導電線133可包括至少一導電材料（例如，經摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）。層間絕緣層110可被設置於基底100上且可由氧化矽層、氮化矽層、以及氮氧化矽層中的至少一者所形成；或者，層間絕緣層110可包括氧化矽層、氮化矽層、以及氮氧化矽層中的至少一者。
如圖4中所示，接墊111可分別設置於源極/汲極層SDL上，而源極/汲極層SDL被設置於每個主動層AL的相對側上。觸點113可分別設置於接墊111上。資料儲存元件DS可被設置於層間絕緣層110上且可分別電性連接至觸點113。資料儲存元件DS可為記憶體元件，而每個記憶體元件用以儲存資料。此處，包括主動層AL及閘極GE的場效電晶體可以用作開關元件。在某些示例性實施例中，每個資料儲存元件DS可以是或可包括電容器、磁性隧道連接圖案、可相變材料、以及具有可變電阻材料的記憶體元件中的一者。
圖6A是說明根據某些示例性實施例的半導體裝置的立體圖。圖6B是根據某些示例性實施例的圖6A所示的部分‘N’的放大圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖1A及圖1B所闡述的元件，而不再對其予以贅述。
請參考圖6A及圖6B，可以在基底100上設置有包括主動層AL及閘極GE的場效電晶體。主動層AL可包括源極/汲極層SDL，而每個源極/汲極層SDL包括平坦部分P1及柱形部分P2。平坦部分P1可以具有可包括第二材料的二維結構。柱形部分P2可以分別配置於平坦部分P1上，且可以具有平行於第三方向D3的縱向軸線。第三方向D3可垂直於基底100的頂表面。柱形部分P2可以用作參考圖2及圖3所闡述的接墊111及觸點113。
每個柱形部分P2可包括三維原子層，而三維原子層可由第三材料形成。第三材料可以為似金屬材料或具有有限能量帶間隙的半導體材料等。第三材料與第二材料可為同一材料或不同的材料。作為實例，第三材料可以包括至少一個碳奈米管。在某些示例性實施例中，第三材料可以包括至少一個金屬碳奈米管。
第二材料與第三材料可藉由共價鍵而彼此耦合。因此，每一平坦部分P1與對應的柱形部分P2可直接彼此連接，藉此用作場效電晶體的源極/汲極區。由於第二材料與第三材料藉由共價鍵而彼此耦合，因此所得結構可具有高的導電性及導熱性。舉例而言，與使用參照圖2及圖3所闡述的接墊111及觸點113的情形相比較，可能改善場效電晶體的電性特性及熱特性（例如，電阻及散熱）。請再參考圖6B，平坦部分P1（例如由諸如石墨烯等第二材料所製成）與柱形部分P2（例如由諸如碳奈米管等第三材料所製成）可藉由共價鍵而彼此耦合。
圖7是說明根據某些示例性實施例的半導體裝置的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖2、圖3、圖6A、以及圖6B所闡述的元件，而不再對其贅述。
請參考圖7，可提供包括圖6A所示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可以包括用以處理資料的邏輯胞元，且場效電晶體可用以實現邏輯胞元。
層間絕緣層110可被設置於基底100上以覆蓋主動層AL及閘極GE。源極/汲極層SDL的柱形部分P2的頂表面可與層間絕緣層110的頂表面實質上共平面。互連線121可被設置於層間絕緣層110上且可分別電性連接至柱形部分P2。換言之，互連線121可被設置為允許電信號被施加至源極/汲極層SDL。
圖8是說明根據某些示例性實施例的半導體裝置的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖4、圖5、圖6A、以及圖6B所闡述的元件，而不再對其予以贅述。
請參考圖8，可提供包括圖6A所示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可包括用以儲存資料的記憶體胞元，且場效電晶體可用以實現記憶體胞元。
層間絕緣層110可被設置於基底100上以覆蓋主動層AL、源極線SL、以及閘極GE。設置於主動層AL的相對的端處的源極/汲極層SDL中的每一者可包括柱形部分P2。柱形部分P2可被設置成具有與層間絕緣層110的頂表面實質上共平面的頂表面。資料儲存元件DS可被設置於層間絕緣層110上且可分別電性連接至柱形部分P2。
儘管未示出，但位於一對通道層CHL之間的源極/汲極層SDL可被設置成包括柱形部分P2。在此種情形中，可省略源極線SL。源極互連線可被設置於層間絕緣層110上且可電性連接至柱形部分P2。
圖9是說明根據某些示例性實施例的半導體裝置的平面圖。圖10是沿圖9所示的線I-I’的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖6A及圖6B所闡述的元件，而不再對其予以贅述。
請參考圖9及圖10，可提供包括圖6A所示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可為快閃（FLASH）記憶體裝置。
垂直堆疊場效電晶體的堆疊SS可被設置於基底100上。在某些示例性實施例中，在第一方向D1上彼此間隔開的多個堆疊SS可被設置於基底100上。然而，為簡潔起見，以下說明將參照其中設置有單個堆疊SS的實例。
如圖10中所示，堆疊SS可包括堆疊於基底100上且彼此垂直地間隔開的主動層AL。主動層AL可以用作構成堆疊SS的場效電晶體的主動區。每個主動層AL可包括源極/汲極層SDL及位於源極/汲極層SDL之間的通道層CHL。
第一層間絕緣層至第四層間絕緣層110、120、130、以及140可垂直地堆疊於基底100上。主動層AL中的最下層可以夾置於基底100與第一層間絕緣層110之間。其餘的主動層AL中的每一者可夾置於對應的一對第一層間絕緣層至第四層間絕緣層110、120、130、以及140之間。
源極/汲極層SDL中的每一者可包括主動層AL中的每一者的平坦部分P1和柱形部分P2。源極/汲極層SDL的柱形部分P2中的每一者可被設置於第一層間絕緣層至第四層間絕緣層110、120、130、以及140中的對應一者中。源極/汲極層SDL中的每一者可以使得柱形部分P2直接連接至在垂直方向上與其相鄰的另一源極/汲極層SDL的方式設置。柱形部分P2與另一源極/汲極層SDL可藉由共價鍵而彼此耦合。換言之，垂直地堆疊在堆疊SS的一側處的源極/汲極層SDL可經由其柱形部分P2而彼此電性連接。
堆疊SS可包括垂直地堆疊且彼此間隔開的浮動閘極FG和垂直地堆疊且彼此間隔開的閘極GE。每個浮動閘極FG可被設置於第一層間絕緣層至第四層間絕緣層110、120、130、以及140中的對應一者中，且每個閘極GE可被設置於第一層間絕緣層至第四層間絕緣層110、120、130、以及140中的對應一者中。浮動閘極FG及閘極GE可定位於通道層CHL中的對應一者上。浮動閘極FG可用以儲存電荷（electric charge）。作為實例，浮動閘極FG可由摻雜半導體材料（例如摻雜矽、摻雜矽鍺、摻雜鍺等）而形成；或者，浮動閘極FG可包括摻雜半導體材料（例如摻雜矽、摻雜矽鍺、摻雜鍺等）。閘極GE可用作快閃記憶體裝置的字元線WL。
多個浮動閘極FG可被設置於第一層間絕緣層至第四層間絕緣層110、120、130、以及140中的每一者中。當在平面圖中觀察時，處於同一水平高度的浮動閘極FG可被配置成與處於同一水平高度的通道層CHL重疊。換言之，處於同一水平高度的浮動閘極FG可沿通道層CHL排列或在第一方向D1上排列。處於同一水平高度的浮動閘極FG可以彼此側向地間隔開。
相比之下，每個閘極GE可在第一方向D1上延伸。舉例而言，在第一層間絕緣層至第四層間絕緣層110、120、130、以及140中的每一者中，每個閘極GE可被設置成與處於同一水平高度的通道層CHL以及處於同一水平高度的浮動閘極FG交叉。
第一閘極介電層GI1可分別夾置於通道層CHL與浮動閘極FG之間。第二閘極介電層GI2可分別夾置於浮動閘極FG與閘極GE之間。每個第一閘極介電層GI1可包括隧道絕緣層（例如氧化矽層）。每個第二閘極介電層GI2可包括阻擋絕緣層。舉例而言，阻擋絕緣層可由介電常數較隧道絕緣層的介電常數高的材料所形成。在某些示例性實施例中，阻擋絕緣層可包括ONO層及高k介電層（例如氧化鋁層、氧化鉿層、氧化鉿鋁層、或氧化鋯層）中的至少一者。此處，ONO層可以指氧化矽層、氮化矽層、以及氧化矽層的堆疊。
第一絕緣層至第四絕緣層115、125、135、以及145可被設置於閘極GE中的相應一者上。第一絕緣層至第四絕緣層115、125、135、以及145中的每一者可以被配置為允許其下方的閘極GE與其上方的主動層AL電性斷開。第一層間絕緣層至第四層間絕緣層110、120、130、及140以及第一絕緣層至第四絕緣層115、125、135、及145中的每一者可由氧化矽層、氮化矽層、或氮氧化矽層中的至少一者所形成；或者，第一層間絕緣層至第四層間絕緣層110、120、130、及140以及第一絕緣層至第四絕緣層115、125、135、及145中的每一者可包括氧化矽層、氮化矽層、或氮氧化矽層中的至少一者。
源極線SL及位元線BL可以被設置於第四絕緣層145上。源極線SL可電性連接至位於堆疊SS的一側處的源極/汲極層SDL。位元線BL可電性連接至位於堆疊SS的相對的側處的源極/汲極層SDL。換言之，源極線SL可用作堆疊SS的場效電晶體的共用源極，且位元線BL可用作堆疊SS的場效電晶體的共用汲極。
在根據本示例性實施例的半導體裝置中，具有實質上為二維或平坦結構的主動層AL可被用作場效電晶體的主動區。此種使用使得可以在覆蓋場效電晶體的層間絕緣層110上進一步提供附加主動層AL，且因此能夠在現有的場效電晶體上容易地實現附加場效電晶體。相比之下，對於傳統的矽基半導體裝置而言，具有相對大的厚度的矽層或矽結構可被用作主動區，因此實現多層式場效電晶體結構是困難的。換言之，根據某些示例性實施例，可能更容易地實現包括多個垂直堆疊的場效電晶體的多層式場效電晶體結構，因此可以製作具有增加積體密度的半導體裝置。
圖11是說明根據某些示例性實施例的半導體裝置的立體圖。在本實施例的以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖1A及圖1B所闡述的元件，而不再對其進行贅述。
請參考圖11，可在基底100上設置包括主動層AL及閘極GE的場效電晶體。主動層AL可以以其法線方向垂直於基底100的頂表面（即，沿第三方向D3上）的方式設置。換言之，主動層AL可為自基底100垂直地突出的鰭形結構。此處，主動層AL的通道層CHL可以具有暴露在基底100上方相的對表面。
閘極GE可以被設置成在第一方向D1上延伸且與通道層CHL交叉。在某些示例性實施例中，閘極GE可被設置成面對通道層CHL的兩個相對表面。換句話說，此結構可以實現等效於在通道區上方及通道區下方設置兩個閘電極的雙閘極效應（double gate effect）。
對於具有傳統的矽鰭通道圖案的鰭型場效電晶體而言，通道圖案的頂部是二為表面，其可被用作漏電流的路徑。然而，對於根據本示例性實施例的半導體裝置而言，通道層CHL的頂部被塑形成似一維線而不是二維表面，因此可以防止發生在傳統的矽鰭型場效電晶體中的漏電流。
圖12是說明根據某些示例性實施例的半導體裝置的平面圖。圖13A、圖13B、及圖13C是分別沿圖12所示的線I-I’、線Ⅱ-Ⅱ’、及線Ⅲ-Ⅲ’的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖2、圖3、以及圖11所闡述的元件，而不再對其予以贅述。
請參考圖12及圖13A至圖13C，可提供包括圖11A所示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可包括用以處理資料的邏輯胞元，且場效電晶體可用以實現邏輯胞元。
鰭形的主動層AL可被設置於基底100上，以在第三方向D3垂直於基底100延伸，且在第一方向D1排列於基底100上。請參考圖12，主動層AL可被設置成在第一方向D1上彼此間隔開至少兩個不同的距離。舉例而言，在圖12中所示的示例性實施例中，繪示出了三組三個主動層AL。每一組中的三個主動層AL被間隔開距離d1，且主動層AL的各組被間隔開距離d2。距離d2可以大於距離d1。然而，此僅為實例，且每一組可存在大於或少於三個主動層AL的主動層AL，且可存在大於或少於三個組的組。此外，圖12所示的實例示出在每一組中均勻地間隔開距離d1的三個主動層AL。然而，此僅為實例，且主動層AL可被間隔開不同的距離。相似地，圖12中所示的主動層AL的各組被示出為均勻地間隔開距離d2。然而，主動層AL的各組可被間隔開不同的距離。主動層AL可在與第一方向D1交叉的第二方向D2上延伸且可彼此平行。
閘極GE可被設置成與主動層AL的通道層CHL共同地交叉。閘極GE可在第一方向D1上延伸且可以彼此平行。閘極GE可在第二方向D2上彼此間隔開。
接墊111可被設置成覆蓋主動層AL的源極/汲極層SDL。每個接墊111可被設置成共同地覆蓋在第一方向D1上彼此相鄰的源極/汲極層SDL。觸點113可分別設置於接墊111上。
互連線121（參見圖13A）可被設置於基底100上的層間絕緣層110上。互連線121可分別電性連接至觸點113。換言之，互連線121可被設置為允許電信號被施加至源極/汲極層SDL。
圖14是說明根據某些示例性實施例的半導體裝置的平面圖。圖15A及圖15B是分別沿圖14所示的線I-I’及線Ⅱ-Ⅱ’的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖4、圖5、及圖11所闡述的元件，而不再對其予以贅述。
請參考圖14、圖15A、及圖15B，可提供包括圖11所示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可包括用以儲存資料的記憶體胞元，且場效電晶體可用以實現記憶體胞元。
鰭形的主動層AL可被設置於基底100上，以在第三方向D3垂直於基底100延伸，且在第一方向D1排列於基底100上。主動層AL可以在與第一方向D1交叉的第二方向D2上延伸且可彼此平行。
閘極GE可被設置成與主動層AL的通道層CHL共同地交叉。閘極GE可在第一方向D1上延伸且可彼此平行。源極線SL可被設置於一對閘極GE之間以在第一方向D1上延伸且與主動層AL的源極/汲極層SDL共同地交叉。源極線SL可被設置成直接覆蓋源極/汲極層SDL且可電性連接至源極/汲極層SDL。
接墊111可被設置成分別覆蓋源極/汲極層SDL，源極/汲極層SDL定位於每個主動層AL的相對端處。觸點113可分別設置於接墊111上。資料儲存元件DS可被設置於基底100上的層間絕緣層110上，且資料儲存元件DS可分別電性連接至觸點113。
圖16是說明根據某些示例性實施例的半導體裝置的立體圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖11所闡述的元件，而不再對其予以贅述。
請參考圖16，多個主動層AL可被設置於基底100上且可在第一方向D1上排列。每個主動層AL可包括在第三方向D3垂直於基底100延伸的鰭形的通道層CHL以及位於通道層CHL的兩側處的源極/汲極層SDL。
每個源極/汲極層SDL可被配置成具有與先前參照圖6A及圖6B所闡述的柱形部分P2實質上相同的特徵。換言之，在先前參照圖6A及圖6B所闡述的源極/汲極層SDL中可省略平坦部分P1。源極/汲極層SDL可藉由共價鍵而直接連接至主動層AL。舉例而言，源極/汲極層SDL可為碳奈米管。
閘極GE可被設置成在第一方向D1且沿通道層CHL在基底100上延伸。閘極GE可包括位於通道層CHL之間的部分。舉例而言，閘極GE的部分可以設置成面對通道層CHL的相對面。
圖17是說明根據某些示例性實施例的半導體裝置的平面圖。圖18A及圖18B是分別沿圖17所示的線I-I’及線Ⅱ-Ⅱ’的剖視圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖13A至圖13C及圖16所闡述的元件，而不再對其予以贅述。
請參考圖17、圖18A、及圖18B，可提供包括圖16所示的場效電晶體的半導體裝置。在某些示例性實施例中，半導體裝置可包括用以處理資料的邏輯胞元，且場效電晶體可用以實現邏輯胞元。
多個主動層AL可在基底100上在第一方向D1上排列。每個主動層AL可包括在第二方向D2上排列的通道層CHL以及設置於通道層CHL之間的源極/汲極層SDL。此處，源極/汲極層SDL可被配置成具有與先前參照圖6A及圖6B所闡述的柱形部分P2實質上相同的特徵。每個源極/汲極層SDL可充當先前參照圖12及圖13A至圖13C所闡述的接墊111及觸點113。
互連線121（參見圖18A及圖18B）可被設置於基底100上的層間絕緣層110上。互連線121可電性連接至源極/汲極層SDL。
圖19是說明根據某些示例性實施例的半導體裝置的立體圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖16所闡述的元件，而不再對其予以贅述。
請參考圖19，閘極GE可被設置成於在基底100上於第一方向D1延伸且與通道層CHL交叉。不同於圖16所示者，閘極GE可包括位於一對通道層CHL之間的至少一個部分101。換言之，閘極GE的該部分101可被設置成與每一通道層CHL的相對表面中的一者鄰近。每個通道層CHL的相對表面中的另一者可不相鄰於閘極GE。閘極GE的結構中的變化可使得可以控制場效電晶體的飽和電流（Idsat）值。舉例而言，根據圖19中所示示例性實施例的場效電晶體的飽和電流（Idsat）值可小於先前參照圖16所闡述的場效電晶體的飽和電流（Idsat）值。
圖20是說明根據某些示例性實施例的半導體裝置的立體圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖16所闡述的元件，而不再對其予以贅述。
請參考圖20，通道層CHL可包括在基底100上於第一方向D1延伸的一或多個部分。通道層CHL可包括第一部分CHLa、第二部分CHLb、及第三部分CHLc。每個第一部分CHLa可具有自基底100正交地延伸且平行於第三方向D3的鰭形結構。第二部分CHLb及第三部分CHLc可被設置成具有與基底100的頂表面平行的表面。第二部分CHLb可被設置成與第一部分CHLa的底部相鄰，且第三部分CHLc可被設置成與第一部分CHLa的頂部相鄰。換言之，第二部分CHLb可位於比第三部分CHLc的水平高度低的水平高度處。
第一部分CHLa、第二部分CHLb以及第三部分CHLc可彼此相連以形成單個主體。第二部分CHLb可夾置於一對第一部分CHLa之間，且第三部分CHLc可夾置於另一對第一部分CHLa之間。換言之，當在沿第一方向D1截取的垂直截面中觀察時，通道層CHL可具有鋸齒形狀。
如圖20中所示，源極/汲極層SDL可電性連接至通道層CHL的端部部分，且另一源極/汲極層SDL可電性連接至通道層CHL的相對端部部分。源極/汲極層SDL中的每一者可被配置成具有與先前參照圖6A及圖6B所闡述的柱形部分P2實質上相同的特徵。作為實例，源極/汲極層SDL可以以碳奈米管的形式提供。
舉例而言，源極/汲極層SDL可被用作場效電晶體的源極電極，且另一源極/汲極層SDL可被用作場效電晶體的汲極電極。源極/汲極層SDL之間的通道層CHL可被用作場效電晶體的通道區。在某些示例性實施例中，不同於圖16所示者，通道層CHL中的一或多個部分可在第一方向上延伸且可被用作單個場效電晶體的單個通道區。換言之，當與圖16中所示的場效電晶體相比較時，根據圖20中所示的示例性實施例的場效電晶體可具有長的通道。由於通道層CHL包括第一部分CHLa，因此可能達成上述的雙閘極效應。
儘管未示出，但閘極GE可被設置成在第一方向D1上或沿通道層CHL在基底100上延伸。舉例而言，閘極GE可被配置成具有與先前參照圖19所闡述的閘極GE的技術特徵相似的技術特徵。在某些示例性實施例中，閘極GE可被設置成具有位於第三部分CHLc下方的部分，並且這可以實現雙閘極效應。
圖21是說明根據某些示例性實施例的半導體裝置的立體圖。在以下說明中，可藉由相似的或相同的參考編號來辨識先前參照圖16所闡述的元件，而不再對其予以贅述。
請參考圖21，多個主動層AL可在基底100上於第一方向D1排列。每個通道層CHL可包括一對第一部分CHLa以及夾置於一對第一部分CHLa之間的第二部分CHLb。第一部分CHLa中的每一者可具有垂直於基底100延伸且平行於第三方向D3的鰭形結構。第二部分CHLb可被設置成具有與基底100的頂表面平行的表面。第二部分CHLb可鄰近於第一部分CHLa的底部而設置。
第一部分CHLa及第二部分CHLb可彼此連接以形成單個主體（即，通道層CHL）。當在沿第一方向D1截取的垂直截面中觀察時，通道層CHL可被塑形為似字母‘U’。
源極/汲極層SDL可電性連接至每個通道層CHL。源極/汲極層SDL中的每一者可被配置成具有與先前參照圖6A及圖6B所闡述的柱形部分P2實質上相同的特徵。作為實例，源極/汲極層SDL可以以碳奈米管的形式提供。位於一對源極/汲極層SDL之間的第一部分CHLa可被用作場效電晶體的通道區。在這種情形下，第二部分CHLb不具有作為通道區的功能。
閘極GE可被設置成在基底100上延伸於第一方向D1上且沿通道層CHL。
圖22A至圖22F是說明根據某些示例性實施例的製作半導體裝置的方法的剖視圖。舉例而言，可使用圖22A至圖22F中所示的方法來製作圖21所示的半導體裝置。亦即，圖22A至圖22F是沿圖21所示的線I-I’的剖視圖。
請參考圖21及圖22A，可在基底100上形成第一導電圖案150且第一導電圖案150可在第一方向D1上排列。舉例而言，第一導電圖案150可由至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）所形成；或者，第一導電圖案150可包括至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）。
請參考圖21及圖22B，可依序形成第一介電層151、初級通道層153以及第二介電層155，以覆蓋第一導電圖案150。第一介電層151、初級通道層153以及第二介電層155可被形成為在第一方向D1上延伸或者沿第一導電圖案150延伸。之後，可形成多個源極/汲極層SDL以電性連接至初級通道層153。作為另一實例，可在用於形成閘極GE的後續製程之後形成源極/汲極層SDL，但本發明概念可並非僅限於此。
第一介電層151及第二介電層155可由高k介電材料形成，且通道層CHL可形成為包括由第一材料所製成的二維原子層。源極/汲極層SDL中的每一者可具有二維原子層且可由第二材料及/或第三材料所形成。
請參考圖21及圖22C，可在第二介電層155上形成第二導電圖案160。第二導電圖案160可被形成為在第一方向D1上延伸或者沿第二介電層155延伸。舉例而言，第二導電圖案160可由至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）所形成；或者，第二導電圖案160可包括至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）。
請參考圖21及圖22D，可對第二導電圖案160進行平坦化，以暴露出第一導電圖案150的頂表面，並形成第三導電圖案165。在第二導電圖案160的平坦化製程期間可移除第一介電層151及第二介電層155以及初級通道層153的上部部分。作為結果，可將第一介電層151及第二介電層155圖案化以形成閘極介電層GI，以及可將初級通道層153圖案化以形成通道層CHL。
通道層CHL中的每一者可夾置於一對第一導電圖案150與第三導電圖案165之間。通道層CHL中的每一者可包括一對第一部分CHLa以及夾置於一對第一部分CHLa之間的第二部分CHLb。換言之，通道層CHL中的每一者可被塑形為似字母‘U’。閘極介電層GI中的每一者可夾置於第三導電圖案165與第一導電圖案150之間。閘極介電層GI中的每一者可被塑形為似字母‘U’。
請參考圖21及圖22E，可在通道層CHL上分別形成絕緣圖案IP。舉例而言，可執行蝕刻製程使在第一導電圖案150與第三導電圖案165之間暴露出的通道層CHL的頂表面垂直地凹陷。此處，亦可在使通道層CHL凹陷的蝕刻製程期間來使閘極介電層GI的上部部分凹陷。絕緣圖案IP可被形成為分別填充凹陷區。在某些示例性實施例中，絕緣圖案IP可由氧化矽、氮化矽、或氮氧化矽中的至少一者所形成；或者，絕緣圖案IP可包括氧化矽、氮化矽、或氮氧化矽中的至少一者。
請參考圖21及圖22F，可在第一導電圖案150及第三導電圖案165上形成第四導電圖案170。第四導電圖案170可被形成為在第一方向D1上延伸或者沿第一導電圖案150及第三導電圖案165延伸。第一導電圖案150、第三導電圖案165、以及第四導電圖案170可構成在第一方向D1上延伸的閘極GE。舉例而言，第四導電圖案170可由至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）所形成，或者，第四導電圖案170可包括至少一導電材料（例如摻雜半導體、金屬、導電金屬氮化物、或金屬-半導體化合物）。
圖23是說明根據某些示例性實施例的光檢測裝置的平面圖。圖24是沿圖23所示的線I-I’的剖視圖。
請參考圖23及圖24，可在基底100上依序堆疊第一源極/汲極層SDL（S）、通道層CHL、以及第二源極/汲極層SDL（D）。當在平面圖中觀察時，第一源極/汲極層SDL（S）、通道層CHL、以及第二源極/汲極層SDL（D）可與彼此部分地重疊。舉例而言，重疊的部分可構成檢測區ECA。作為實例，第一源極/汲極層SDL（S）可被用作光檢測裝置的源極區S，且第二源極/汲極層SDL（D）可被用作光檢測裝置的汲極區D。然而，這只是一個例子。
通道層CHL可包括由第一材料所製成的二維原子層，且第一源極/汲極層SDL（S）及第二源極/汲極層SDL（D）中的每一者可包括由第二材料所製成的二維原子層。舉例而言，通道層CHL可由磷烯所形成，且第一源極/汲極層SDL（S）及第二源極/汲極層SDL（D）可由石墨烯所形成。由於磷烯通常具有黑的顏色，因此具有高的光吸收效率，因而磷烯可有效地用以產生光電子（photoelectron），從而用作光檢測裝置的通道區。
第一源極/汲極層SDL（S）、通道層CHL、以及第二源極/汲極層SDL（D）的部分可以彼此電性地且垂直地連接。舉例而言，第一源極/汲極層SDL（S）、通道層CHL、以及第二源極/汲極層SDL（D）的部分可藉由第一材料與第二材料之間的共價鍵或藉由凡得瓦吸引力而彼此相連。凡得瓦吸引力可有利於實現具有二維結構的第一材料與第二材料之間的有效連接。
舉例而言，在石墨烯是藉由凡得瓦吸引力而耦合至不同的材料的情形下，載子遷移率可能劣化。然而，在石墨烯是藉由凡得瓦吸引力而耦合至磷烯的情形下，可以抑制或防止載子遷移率的劣化。除此之外，第一材料及第二材料可被配置成具有與參照圖1A所闡述者實質上相同的特徵。
第一源極/汲極層SDL（S）及第二源極/汲極層SDL（D）中的每一者可包括平坦部分P1及柱形部分P2。舉例而言，柱形部分P2可位於第一源極/汲極層SDL（S）及第二源極/汲極層SDL（D）的平坦部分P1不與通道層CHL重疊或與通道層CHL間隔開的區域上。通道柱CHP可被設置於通道層CHL不與第一源極/汲極層SDL（S）及第二源極/汲極層SDL（D）重疊或間隔開的區與上。作為另一實例，可省略通道柱CHP。
柱形部分P2及通道柱CHP可以設置為具有垂直於基底100的頂表面或平行於第三方向D3的縱向軸線。因此，柱形部分P2及通道柱CHP可被用作連接至平坦部分P1及通道層CHL的觸點。柱形部分P2及通道柱CHP中的每一者可包括由第三材料（例如碳奈米管）所形成的三維原子層。通道柱CHP及通道層CHL可藉由第一材料與第三材料之間的共價鍵而彼此電性連接。除此之外，柱形部分P2可被配置成具有與圖6A及圖6B所示的特徵實質上相同的特徵。
此外，儘管圖中未示出，但可在柱形部分P2及通道柱CHP上設置互連線且使互連線電性連接至柱形部分P2及通道柱CHP。在經由互連線在柱形部分P2之間施加電壓的情形下，被施加以相對高的電壓的第二源極/汲極層SDL（D）可具有提高的費米能階（Fermi level），且被施加以相對低的電壓的第一源極/汲極層SDL（S）可具有降低的費米能階。在光子（photon）入射至檢測區ECA中的情形下，可在檢測區ECA的通道層CHL中產生載子（例如電子）。所產生的電子可在具有提高的費米能階的第二源極/汲極層SDL（D）中累積。入射光強度的增大可引起在通道層CHL中產生的電子的量的增加，且此可引起第一源極/汲極層SDL（S）與第二源極/汲極層SDL（D）之間的電流流動量的增加。可藉由量測電流的量來檢測光子的入射。
根據某些示例性實施例，一種半導體裝置可包括具有二維原子層的通道層，並且這可以實現具有高載子遷移率及低漏電流的場效電晶體。此外，根據某些示例性實施例，通道層及源極/汲極層可具有非常小的厚度（例如原子直徑的數量級），並且這可以實現高度積體的半導體裝置。
儘管已具體地示出並闡述了本發明概念的示例性實施例，但在此項技術中具有通常知識者將理解，在不背離隨附申請專利範圍的精神及範圍的條件下，可對其中的形式及細節作出變型。
100‧‧‧基底
101‧‧‧磷原子/部分
103‧‧‧共價鍵
105‧‧‧碳原子
110‧‧‧層間絕緣層/第一層間絕緣層
111‧‧‧接墊
113‧‧‧觸點
115‧‧‧第一絕緣層
120‧‧‧第二層間絕緣層
121‧‧‧互連線
125‧‧‧第二絕緣層
130‧‧‧第三層間絕緣層
131‧‧‧源極墊
133‧‧‧導電線
135‧‧‧第三絕緣層
140‧‧‧第四層間絕緣層
145‧‧‧第四絕緣層
150‧‧‧第一導電圖案
151‧‧‧第一介電層
153‧‧‧初級通道層
155‧‧‧第二介電層
160‧‧‧第二導電圖案
165‧‧‧第三導電圖案
170‧‧‧第四導電圖案
AL‧‧‧主動層
BL‧‧‧位元線
CHL‧‧‧通道層
CHLa‧‧‧第一部分
CHLb‧‧‧第二部分
CHLc‧‧‧第三部分
CHP‧‧‧通道柱
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
d1、d2‧‧‧距離
DS‧‧‧資料儲存元件
ECA‧‧‧檢測區
FG‧‧‧浮動閘極
GE‧‧‧閘極
GI‧‧‧閘極介電層
GI1‧‧‧第一閘極介電層
GI2‧‧‧第二閘極介電層
IP‧‧‧絕緣圖案
M、N‧‧‧部分
P1‧‧‧平坦部分
P2‧‧‧柱形部分
SDL‧‧‧源極/汲極層
SDL（D）‧‧‧第二源極/汲極層
SDL（S）‧‧‧第一源極/汲極層
SL‧‧‧源極線
SS‧‧‧堆疊
WL‧‧‧字元線
結合附圖閱讀以下簡要說明，將更清晰地理解各示例性實施例，在附圖中： 圖1A是說明根據某些示例性實施例的半導體裝置的立體圖。 圖1B是根據某些示例性實施例的圖1A所示的部分‘M’的放大圖。 圖2是說明根據某些示例性實施例的半導體裝置的立體圖。 圖3是沿圖2所示的線I-I’的剖視圖。 圖4是說明根據某些示例性實施例的半導體裝置的立體圖。 圖5是沿圖4所示的線I-I’的剖視圖。 圖6A是說明根據某些示例性實施例的半導體裝置的立體圖。 圖6B是根據某些示例性實施例的圖6A所示的部分‘N’的放大圖。 圖7是說明根據某些示例性實施例的半導體裝置的剖視圖。 圖8是說明根據某些示例性實施例的半導體裝置的剖視圖。 圖9是說明根據某些示例性實施例的半導體裝置的平面圖。 圖10是沿圖9所示的線I-I’的剖視圖。 圖11是說明根據某些示例性實施例的半導體裝置的立體圖。 圖12是說明根據某些示例性實施例的半導體裝置的平面圖。 圖13A、圖13B、及圖13C是分別沿圖12所示的線I-I’、線Ⅱ-Ⅱ’、及線Ⅲ-Ⅲ’的剖視圖。 圖14是說明根據某些示例性實施例的半導體裝置的平面圖。 圖15A及圖15B是分別沿圖14所示的線I-I’及線Ⅱ-Ⅱ’ 的剖視圖。 圖16是說明根據某些示例性實施例的半導體裝置的立體圖。 圖17是說明根據某些示例性實施例的半導體裝置的平面圖。 圖18A及圖18B是分別沿圖17所示的線I-I’及線Ⅱ-Ⅱ’ 的剖視圖。 圖19是說明根據某些示例性實施例的半導體裝置的立體圖。 圖20是說明根據某些示例性實施例的半導體裝置的立體圖。 圖21是說明根據某些示例性實施例的半導體裝置的立體圖。 圖22A至圖22F是說明根據某些示例性實施例的半導體裝置的製作方法的剖視圖。 圖23是說明根據某些示例性實施例的光檢測裝置的平面圖。 圖24是沿圖23所示的線I-I’的剖視圖。
100‧‧‧基底
111‧‧‧接墊
113‧‧‧觸點
AL‧‧‧主動層
CHL‧‧‧通道層
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
DS‧‧‧資料儲存元件
GE‧‧‧閘極
GI‧‧‧閘極介電層
SDL‧‧‧源極/汲極層
SL‧‧‧源極線

Claims (25)

  1. 一種半導體裝置，包括： 一通道層，設置於一基底上，所述通道層包括由一第一材料所製成的一二維原子層；以及 一源極/汲極層，設置於所述基底上，所述源極/汲極層包括一第二材料， 其中所述第一材料是磷同素異形體中的一者， 所述第二材料是碳同素異形體中的一者，且 所述通道層與所述源極/汲極層藉由所述第一材料與所述第二材料之間的共價鍵而彼此相連接。
  2. 如申請專利範圍第1項所述的裝置，其中所述第一材料是磷烯。
  3. 如申請專利範圍第2項所述的裝置，其中所述磷烯具有一扶手椅結構、一對角線結構、一鋸齒形結構、或其任何組合，且 所述通道層及所述源極/汲極層構成一場效電晶體，所述場效電晶體的臨限電壓取決於所述磷烯的結構。
  4. 如申請專利範圍第1項所述的裝置，其中所述第一材料包括一單個原子層或多個垂直堆疊的原子層，且 所述通道層及所述源極/汲極層構成一場效電晶體，所述場效電晶體的臨限電壓取決於所述第一材料的所述原子層的數目。
  5. 如申請專利範圍第1項所述的裝置，其中所述第二材料是石墨烯及碳奈米管中的至少一者。
  6. 如申請專利範圍第1項所述的裝置，其中所述第二材料包括石墨烯及設置於所述石墨烯上並藉由共價鍵而連接至所述石墨烯的碳奈米管，且 所述碳奈米管具有垂直於所述石墨烯的一頂表面縱向軸線。
  7. 如申請專利範圍第1項所述的裝置，更包括一閘極，設置於所述基底上以與所述通道層交叉。
  8. 如申請專利範圍第1項所述的裝置，其中所述通道層及所述源極/汲極層構成一主動層，且設置有多個主動層，且 所述多個主動層設置在所述基底上以沿平行於所述基底的一頂表面的一方向排列。
  9. 如申請專利範圍第8項所述的裝置，更包括一閘極，在所述方向上延伸且與所述多個主動層的所述多個通道層共同地交叉。
  10. 如申請專利範圍第1項所述的裝置，更包括依序堆疊的多個層間絕緣層， 所述通道層及所述源極/汲極層構成一主動層，且設置有多個主動層，且 所述多個主動層夾置於所述多個層間絕緣層之間。
  11. 如申請專利範圍第1項所述的裝置，其中所述通道層在垂直於所述基底的一頂表面的一方向上延伸。
  12. 如申請專利範圍第11項所述的裝置，其中所述第二材料包括一碳奈米管，所述碳奈米管的一縱向軸線垂直於所述基底的一頂表面，且 所述碳奈米管直接連接至所述通道層。
  13. 如申請專利範圍第1項所述的裝置，其中所述基底包括一絕緣材料。
  14. 一種半導體裝置，包括： 一通道層，設置於一基底上且在垂直於所述基底的一頂表面的一方向上延伸； 一源極/汲極層，配置於所述通道層的一側處且電性連接至所述通道層；以及 一閘極，配置鄰近所述通道層的多個表面中的至少一者， 其中所述通道層包括由一第一材料所製成的一二維原子層。
  15. 如申請專利範圍第14項所述的裝置，其中所述源極/汲極層包括藉由共價鍵而連接至所述第一材料的一第二材料。
  16. 如申請專利範圍第15項所述的裝置，其中所述第一材料是磷烯、石墨烯、六方氮化硼、二硫化鉬（MoS2 ）、矽烯、或鍺烯，且 所述第二材料是石墨烯、碳奈米管、六方氮化硼、二硫化鉬、矽烯、或鍺烯。
  17. 如申請專利範圍第14項所述的裝置，其中所述源極/汲極層包括一碳奈米管，所述碳奈米管的一縱向軸線垂直於所述基底的一頂表面，且 所述碳奈米管直接連接至所述通道層。
  18. 如申請專利範圍第14項所述的裝置，其中所述通道層包括： 一第一部分，在垂直於所述基底的一頂表面的一方向上延伸；以及 一第二部分，自所述第一部分以平行於所述基底的該頂表面延伸。
  19. 如申請專利範圍第14項所述的裝置，其中所述通道層包括多個第一部分及多個第二部分，所述多個第一部分與所述多個第二部分以一鋸齒形狀彼此相連接，且 所述源極/汲極層包括分別連接至所述通道層的兩個相對的端部部分的一第一源極/汲極層以及一第二源極/汲極層。
  20. 如申請專利範圍第14項所述的裝置，更包括： 一絕緣層，覆蓋所述通道層、所述源極/汲極層、及所述閘極；以及 一互連線，設置於所述絕緣層上且電性連接至所述源極/汲極層。
  21. 如申請專利範圍第14項所述的裝置，更包括： 一絕緣層，覆蓋所述通道層、所述源極/汲極層、及所述閘極；以及 一資料儲存元件，設置於所述絕緣層上並電性連接至所述源極/汲極層。
  22. 如申請專利範圍第14項所述的裝置，其中所述通道層及所述源極/汲極層構成一主動層，且設置有多個主動層， 所述多個主動層沿平行於所述基底的一頂表面的一方向排列於所述基底上，且 所述閘電極被設置成與所述多個主動層的所述多個通道層共同地交叉。
  23. 一種場效電晶體，包括： 一通道，包括由一第一材料製成的一二維原子層；以及 一源極/汲極，包括由一第二材料製成的一二維原子層， 其中所述通道與所述源極/汲極藉由所述第一材料與所述第二材料之間的共價鍵而連接至彼此相連接。
  24. 如申請專利範圍第23項所述的場效電晶體，其中所述第一材料與所述第二材料含有彼此不同的原子。
  25. 如申請專利範圍第23項所述的場效電晶體，其中所述第一材料是磷烯、石墨烯、六方氮化硼、二硫化鉬（MoS2 ）、矽烯、或鍺烯，且 所述第二材料是石墨烯、六方氮化硼、二硫化鉬、矽烯、或鍺烯，且 所述第一材料不同於所述第二材料。
TW105136974A 2015-12-02 2016-11-14 場效電晶體以及半導體裝置 TWI709239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150170784A KR102465353B1 (ko) 2015-12-02 2015-12-02 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
KR10-2015-0170784 2015-12-02

Publications (2)

Publication Number Publication Date
TW201721862A true TW201721862A (zh) 2017-06-16
TWI709239B TWI709239B (zh) 2020-11-01

Family

ID=58722727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136974A TWI709239B (zh) 2015-12-02 2016-11-14 場效電晶體以及半導體裝置

Country Status (5)

Country Link
US (4) US9941360B2 (zh)
KR (1) KR102465353B1 (zh)
CN (1) CN107017285B (zh)
DE (1) DE102016121417A1 (zh)
TW (1) TWI709239B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737973B (zh) * 2019-03-22 2021-09-01 友達光電股份有限公司 電子裝置與其製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
WO2018009931A1 (en) * 2016-07-08 2018-01-11 Cornell University Transition metal chalcogenide van der waals films, methods of making same, and apparatuses and devices comprising same
US10784351B2 (en) * 2017-03-17 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. 2D crystal hetero-structures and manufacturing methods thereof
CN109686753B (zh) * 2017-10-18 2022-01-11 联华电子股份有限公司 半导体结构及其制作方法
CN107968125A (zh) * 2017-11-02 2018-04-27 南开大学 一种黑磷取向二极管及其制备方法
US10658470B2 (en) * 2017-11-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Device with doped phosphorene and method for doping phosphorene
CN108878516A (zh) * 2018-05-08 2018-11-23 广东工业大学 一种横向结构的二维材料场效应晶体管及其制备方法和应用
CN108899369B (zh) * 2018-06-27 2020-11-03 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
CN109285891B (zh) * 2018-08-08 2021-12-07 福建翔丰华新能源材料有限公司 一种石墨烯二维异质结柔性器件结构及其制备方法
US11136666B2 (en) 2018-08-30 2021-10-05 University Of Kentucky Research Foundation Ordered nanotubes on a two-dimensional substrate consisting of different material properties
KR20200046840A (ko) 2018-10-25 2020-05-07 삼성전자주식회사 실리신 전자 소자
CN109638067A (zh) * 2018-12-19 2019-04-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管的制作方法以及薄膜晶体管
KR102320117B1 (ko) * 2019-05-03 2021-11-02 광주과학기술원 그래핀-반도체 이종접합 광전소자 및 이의 제조방법
KR102318768B1 (ko) * 2019-05-03 2021-10-28 광주과학기술원 어레이형 그래핀-반도체 이종접합 광전소자 및 이의 제조방법
CN110164878B (zh) * 2019-06-10 2022-05-03 惠科股份有限公司 阵列基板及其制备方法
CN110416308B (zh) * 2019-08-08 2021-02-12 北京大学 一种碳纳米管三维鳍状晶体管及其制备方法
US11121214B2 (en) * 2019-08-22 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact with 2-D material
US11069819B2 (en) * 2019-10-30 2021-07-20 Globalfoundries U.S. Inc. Field-effect transistors with channel regions that include a two-dimensional material on a mandrel
KR102385114B1 (ko) * 2019-11-18 2022-04-12 고려대학교 산학협력단 다층 채널 박막 트랜지스터 및 이의 제조방법
US11489064B2 (en) 2019-12-13 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Forming 3D transistors using 2D van per waals materials
KR20210117004A (ko) * 2020-03-18 2021-09-28 삼성전자주식회사 2d 물질로 이루어진 채널을 구비하는 전계 효과 트랜지스터
KR102343347B1 (ko) * 2020-05-12 2021-12-24 울산과학기술원 전자 소자 및 전자 소자 제조 방법
CN114792682A (zh) * 2021-01-26 2022-07-26 联华电子股份有限公司 纳米线晶体管及其制作方法
CN118197919B (zh) * 2024-05-20 2024-09-03 天津大学 基于二维材料的电路元件的制备方法和逻辑电路
CN118198064B (zh) * 2024-05-20 2024-09-17 天津大学 石墨烯基全碳逻辑电路及其制备方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4011006A1 (de) 1990-04-05 1991-10-10 Still Otto Gmbh Verfahren zur kokstrockenkuehlung
US5321050A (en) 1992-08-06 1994-06-14 Nisshinbo Industries, Inc. Method for producing modified polyisocyanurate foams
US5317034A (en) 1992-10-23 1994-05-31 Nisshinbo Industries, Inc. Method for producing modified polyisocyanurate foams
JP3061717B2 (ja) 1993-12-03 2000-07-10 日清紡績株式会社 変性ポリイソシアヌレート発泡体の製造法
US6232606B1 (en) * 1995-07-31 2001-05-15 Ifire Technology, Inc. Flat panel detector for radiation imaging and pixel for use therein
JP3503420B2 (ja) 1997-05-16 2004-03-08 日清紡績株式会社 インクジェット記録用シート
US20040031970A1 (en) 2002-08-13 2004-02-19 Srinivasan Chakravarthi Process for retarding lateral diffusion of phosphorous
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
US7223679B2 (en) 2003-12-24 2007-05-29 Intel Corporation Transistor gate electrode having conductor material layer
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7179696B2 (en) 2004-09-17 2007-02-20 Texas Instruments Incorporated Phosphorus activated NMOS using SiC process
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7723408B2 (en) 2005-02-16 2010-05-25 Georgia Tech Research Corporation Composite materials having low filler percolation thresholds and methods of controlling filler interconnectivity
JP4521327B2 (ja) * 2005-07-19 2010-08-11 株式会社東芝 半導体装置の製造方法
US20070023839A1 (en) * 2005-07-27 2007-02-01 International Business Machines Corporation Finfet gate formed of carbon nanotubes
WO2008023399A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited NANOTUBES DE CARBONE SEMICONDUCTEURS DE TYPE n, PROCÉDÉ DE PRODUCTION DE CEUX-CI, ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS SEMICONDUCTEURS
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
US7742328B2 (en) * 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US7993986B2 (en) * 2008-08-29 2011-08-09 Advanced Micro Devices, Inc. Sidewall graphene devices for 3-D electronics
CN102387984A (zh) 2008-09-08 2012-03-21 新加坡南洋理工大学 作为电极材料的纳米粒子装饰的纳米结构化材料及其获得方法
KR101016266B1 (ko) * 2008-11-13 2011-02-25 한국과학기술원 투명 전자소자용 투명 메모리.
EP2416365A4 (en) * 2009-04-01 2014-07-30 Univ Hokkaido Nat Univ Corp FIELD EFFECT TRANSISTOR
CN102067320B (zh) * 2009-05-19 2014-03-19 松下电器产业株式会社 柔性半导体装置的制造方法
KR101611422B1 (ko) * 2009-11-17 2016-04-12 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
EP2515336B1 (en) 2009-12-16 2016-03-02 National University Corporation Nara Institute of Science and Technology Sic semiconductor element manufacturing method
US9181089B2 (en) 2010-01-15 2015-11-10 Board Of Regents Of The University Of Texas System Carbon nanotube crossbar based nano-architecture
CN105038069B (zh) 2010-09-02 2017-10-17 默克专利股份有限公司 用于电子器件的栅绝缘层
US8568887B2 (en) 2010-11-17 2013-10-29 Xerox Corporation Hydrophobic and oleophobic fuser member
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR101736970B1 (ko) * 2010-12-17 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US20140042390A1 (en) * 2011-02-16 2014-02-13 The Regents Of University Of California Interpenetrating networks of carbon nanostructures and nano-scale electroactive materials
US9478616B2 (en) 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel
US8642996B2 (en) 2011-04-18 2014-02-04 International Business Machines Corporation Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
CN102856395B (zh) * 2011-06-30 2014-12-10 清华大学 压力调控薄膜晶体管及其应用
KR20230042411A (ko) 2011-08-29 2023-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 리튬 이온 전지용 양극 활물질의 제작 방법
US9171907B2 (en) 2011-09-27 2015-10-27 Georgia Tech Research Corporation Graphene transistor
KR101878741B1 (ko) * 2012-01-26 2018-07-16 삼성전자주식회사 트랜지스터 및 그 제조방법
CN103247689A (zh) * 2012-02-04 2013-08-14 李德杰 石墨烯场效应晶体管
US9120677B2 (en) 2012-04-02 2015-09-01 National Institute Of Aerospace Associates Bulk preparation of holey graphene via controlled catalytic oxidation
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device
US9252252B2 (en) * 2012-05-23 2016-02-02 Ecole polytechnique fédérale de Lausanne (EPFL) Ambipolar silicon nanowire field effect transistor
US8772098B2 (en) 2012-06-15 2014-07-08 International Business Machines Corporation Transport conduits for contacts to graphene
US8815739B2 (en) * 2012-07-10 2014-08-26 Globalfoundries Inc. FinFET device with a graphene gate electrode and methods of forming same
US8932919B2 (en) 2012-11-21 2015-01-13 International Business Machines Corporation Vertical stacking of graphene in a field-effect transistor
KR101430140B1 (ko) 2012-11-28 2014-08-13 성균관대학교산학협력단 인-도핑된 그래핀을 이용한 전계효과 트랜지스터, 그의 제조 방법, 인-도핑된 그래핀, 및 그의 제조 방법
TWI467767B (zh) 2012-12-07 2015-01-01 Univ Nat Taiwan 石墨烯電晶體
US9059265B2 (en) 2012-12-18 2015-06-16 The United States Of America, As Represented By The Secretary Of The Navy Graphene resonant tunneling transistor
US9064964B2 (en) 2013-02-22 2015-06-23 Hrl Laboratories, Llc Graphene heterostructure field effect transistors
US9899480B2 (en) 2013-03-15 2018-02-20 University Of Notre Dame Du Lac Single transistor random access memory using ion storage in two-dimensional crystals
CN103208524B (zh) * 2013-04-25 2016-06-29 西安电子科技大学 一种多层双栅石墨烯场效应的晶体管及其制备方法
US9896340B2 (en) * 2013-07-18 2018-02-20 William Marsh Rice University Rebar hybrid materials and methods of making the same
US8901666B1 (en) 2013-07-30 2014-12-02 Micron Technology, Inc. Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures
JP6242633B2 (ja) * 2013-09-03 2017-12-06 株式会社東芝 半導体装置
US9318323B2 (en) * 2013-10-18 2016-04-19 Globalfoundries Inc. Semiconductor devices with graphene nanoribbons
US9203041B2 (en) 2014-01-31 2015-12-01 International Business Machines Corporation Carbon nanotube transistor having extended contacts
US9236477B2 (en) * 2014-02-17 2016-01-12 Globalfoundries Inc. Graphene transistor with a sublithographic channel width
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
US9178068B1 (en) * 2014-06-05 2015-11-03 International Business Machines Corporation FinFET with oxidation-induced stress
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
KR102263062B1 (ko) * 2014-09-23 2021-06-09 삼성전자주식회사 핀 타입 그래핀 소자
KR102266615B1 (ko) * 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
KR20160120891A (ko) * 2015-04-09 2016-10-19 삼성전자주식회사 반도체 장치
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US10886265B2 (en) * 2018-06-07 2021-01-05 Intel Corporation Integrated circuit device with a two-dimensional semiconductor material and a dielectric material that includes fixed charges

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737973B (zh) * 2019-03-22 2021-09-01 友達光電股份有限公司 電子裝置與其製造方法

Also Published As

Publication number Publication date
CN107017285B (zh) 2021-07-06
US20210313430A1 (en) 2021-10-07
US20200286999A1 (en) 2020-09-10
KR102465353B1 (ko) 2022-11-10
CN107017285A (zh) 2017-08-04
US11322592B2 (en) 2022-05-03
US10749000B2 (en) 2020-08-18
US20180197957A1 (en) 2018-07-12
TWI709239B (zh) 2020-11-01
US11695044B2 (en) 2023-07-04
US20170162654A1 (en) 2017-06-08
US9941360B2 (en) 2018-04-10
KR20170065070A (ko) 2017-06-13
DE102016121417A1 (de) 2017-06-08

Similar Documents

Publication Publication Date Title
TWI709239B (zh) 場效電晶體以及半導體裝置
US10319785B2 (en) Semiconductor device and method of manufacturing same
CN103633108B (zh) 三维层叠存储器件
KR100956985B1 (ko) 고집적 수직형 플래시 메모리 셀 스트링, 셀 소자, 및 그제조 방법
US10236254B1 (en) Semiconductor memory device
US10636802B2 (en) Two-terminal non-volatile memristor and memory
KR102667254B1 (ko) 산화물 반도체 (os) 강유전체 전계 효과 트랜지스터 (fefet) 디바이스를 위한 2차원 (2d) 재료
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
JP2019525461A (ja) アモルファス金属ホットエレクトロントランジスタ
US20230371266A1 (en) Memory device and method for manufacturing therefor
KR100927863B1 (ko) 고집적 낸드 플래시 메모리 셀 소자 및 셀 스트링
CN111312820B (zh) 一种三维存储器及其制作方法
JP2014123782A5 (zh)
JP2012186510A5 (zh)
TWI661562B (zh) 一種神經元電晶體結構及其製備方法
CN104269407B (zh) 一种非易失性高密度三维半导体存储器件及其制备方法
US20180269256A1 (en) Storage device and production method thereof
KR102111526B1 (ko) 셀렉터 포함 메모리 소자
TWI566448B (zh) 記憶體裝置及其製造方法
US12058873B2 (en) Memory device including a semiconducting metal oxide fin transistor and methods of forming the same
US20170047377A1 (en) Memory device and method for manufacturing the same
KR102131900B1 (ko) 저전압 구동 스위칭소자 및 이의 제조 방법
CN116723755A (zh) Sot-mram存储单元及其制造方法、存储器