KR101611422B1 - 그래핀과 나노구조체의 복합 구조체 및 그 제조방법 - Google Patents

그래핀과 나노구조체의 복합 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR101611422B1
KR101611422B1 KR1020090110922A KR20090110922A KR101611422B1 KR 101611422 B1 KR101611422 B1 KR 101611422B1 KR 1020090110922 A KR1020090110922 A KR 1020090110922A KR 20090110922 A KR20090110922 A KR 20090110922A KR 101611422 B1 KR101611422 B1 KR 101611422B1
Authority
KR
South Korea
Prior art keywords
nanostructure
semiconductor
group
graphene
substrate
Prior art date
Application number
KR1020090110922A
Other languages
English (en)
Other versions
KR20110054317A (ko
Inventor
최병룡
이은경
황동목
김병성
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020090110922A priority Critical patent/KR101611422B1/ko
Priority to US12/766,258 priority patent/US8480931B2/en
Priority to EP10166851A priority patent/EP2327661A1/en
Priority to JP2010190672A priority patent/JP5620752B2/ja
Publication of KR20110054317A publication Critical patent/KR20110054317A/ko
Application granted granted Critical
Publication of KR101611422B1 publication Critical patent/KR101611422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

그래핀과 나노 구조체의 복합 구조체 및 그 제조방법이 개시된다. 개시된 복합 구조체는 적어도 하나의 그래핀(graphene)과, 이 그래핀을 관통하도록 형성되는 것으로, 1차원 형상을 가지는 적어도 하나의 나노구조체;를 포함한다.

Description

그래핀과 나노구조체의 복합 구조체 및 그 제조방법{Composite structure of graphene and nanostructure and method of manufacturing the same}
그래핀과 나노구조체의 복합 구조체에 관한 것으로, 구체적으로, 2차원 형상의 그래핀과 1차원 형상의 나노구조체의 복합 구조체 및 이를 제조하는 방법에 관한 것이다.
탄소나노튜브가 1990년대 이후부터 각광을 받아 오고 있으나, 최근에는 판상 구조의 그래핀(graphene)이 많은 주목을 받고 있다. 그래핀은 탄소원자들이 2차원적으로 배열된 수 nm 두께의 박막 물질로서, 그 내부에서 전하가 제로 유효 질량 입자(zero effective mass particle)로 작용하기 때문에 매우 높은 전기전도도를 가지며, 또한 높은 열전도도, 탄성 등을 가진다. 따라서, 그래핀이 연구된 이후로 그래핀에 대한 많은 특성 연구가 진행되고 있고, 또한 다양한 용용 분야도 연구되고 있다. 이러한 그래핀은 높은 전기전도도 및 탄성 특성으로 인해 투명하고 플렉서블(flexible)한 소자에 적용하기가 적합하다.
2차원 형상의 그래핀과 1차원 형상의 나노구조체의 복합 구조체 및 이를 제조하는 방법을 제공한다.
본 발명의 일 측면에 있어서,
적어도 하나의 그래핀(graphene); 및
상기 그래핀을 관통하도록 형성되는 것으로, 1차원 형상을 가지는 적어도 하나의 나노구조체;를 포함하는 복합 구조체가 제공된다.
상기 나노구조체는 나노와이어(nanowire), 나노튜브(nanotube) 또는 나노로드(nanorod)를 포함할 수 있다.
상기 나노구조체는 상기 그래핀을 관통하면서 그 내부에 상기 그래핀을 포함하도록 형성될 수 있다. 또한, 상기 나노구조체는 상기 그래핀을 관통하면서 그 내부에 상기 그래핀을 포함하지 않도록 형성될 수도 있다.
상기 복수의 그래핀이 일정한 간격으로 배치되고, 상기 적어도 하나의 나노구조체가 상기 그래핀들을 관통하도록 형성될 수 있다.
상기 나노구조체는 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체, Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 및 금속으로 이루어진 그룹에서 선택된 하나의 물질로 이루어질 수 있다.
상기 나노구조체는 반경 방향에 따른 이종 구조(heterostructure) 또는 길이 방향에 따른 이종 구조를 가질 수 있다. 이 경우, 상기 나노구조체는 도전성 불순물로 도핑될 수 있다.
본 발명의 다른 측면에 있어서,
기판을 준비하는 단계;
상기 기판 상에 적어도 하나의 그래핀을 마련하는 단계; 및
상기 기판 상에서 상기 그래핀을 관통하도록 1차원 형상을 가지는 적어도 하나의 나노구조체를 성장 형성시키는 단계;를 포함하는 복합 구조체의 제조방법이 제공된다.
상기 기판을 준비한 다음, 상기 기판을 표면 처리하는 단계가 포함될 수 있다.
상기 적어도 하나의 그래핀 중 가장 아래에 위치하는 그래핀은 상기 기판에 접하거나 또는 상기 기판과 이격되도록 배치될 수 있다. 그리고, 상기 복수개의 그래핀이 상기 기판 상에 서로 일정한 간격으로 이격되도록 배치되거나 상기 복수개의 그래핀이 상기 기판 상에 서로 접하도록 배치될 수 있다.
상기 기판을 준비한 다음, 상기 기판 상에 촉매 금속층을 형성하는 단계가 포함될 수 있다. 이 경우, 상기 적어도 하나의 나노구조체는 상기 촉매 금속층으로부터 성장 형성될 수 있다.
높은 전기전도도를 가지는 2차원 형상의 그래핀에 1차원 형상의 나노구조체가 관통하는 3차원 형상의 복합 구조체를 구현할 수 있으며, 이러한 복합 구조체는 논리 소자, 메모리 소자, 플렉서블 및 스트레쳐블 소자(flexible and stretchable device) 등과 같은 다양한 분야에 응용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1은 본 발명의 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다. 그리고, 도 2는 도 1에 도시된 복합구조체의 단면을 도시한 것이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 복합 구조체(100)는 그래핀(graphene,120)과 상기 그래핀(120)을 관통하도록 형성된 나노구조체(110)를 포함한다. 여기서, 상기 그래핀(120)은 탄소원자들이 2차원적으로 배열된 수 nm 두께의 박막 물질로 판상 구조를 가지고 있다. 이러한 그래핀(120)은 그 내부에서 전하가 제로 유효 질량 입자(zero effective mass particle)로 작용하기 때문에 매우 높은 전기전도도를 가지며, 이외에도 탄성, 높은 열전도도 등을 가진다. 그리고, 상기 나노구조체(110)는 상기 그래핀(120)을 관통하도록 형성되는 것으로, 1차원 형상(one dimensional shape)을 가진다. 이러한 1차원 형상의 나노구조체(110)는 예를 들면, 나노와이어(nanowire)가 될 수 있다. 그러나, 이에 한정되는 것은 아니며, 이외에도 상기 나노구조체(110)는 탄소나노튜브(CNT, carbon nanotube) 등과 같은 나노튜브(nanotube)나 또는 나노로드(nanorod)가 될 수 있다. 이러한 나노구 조체(110)는 그래핀(120)에 대하여 수직 또는 경사지게 형성될 수 있다.
도 2에 도시된 바와 같이, 상기 나노구조체(110)는 상기 그래핀(120)을 관통하면서 그 내부에 그래핀(120)을 포함하도록 형성될 수 있다. 이 경우, 상기 그래핀(120)을 관통하는 지점에서의 나노구조체(110)의 단면에는 그래핀(120)이 형성되어 있다. 한편, 도 3에 도시된 바와 같이 나노구조체(110')가 그래핀(120')을 포함하지 않도록 형성될 수도 있다. 도 3을 참조하면, 복합 구조체(100')는 그래핀(120')과 상기 그래핀(120')을 관통하도록 형성된 1차원 형상의 나노구조체(110')를 포함하고, 상기 나노구조체(110')는 상기 그래핀(120')을 관통하면서 그 내부에 그래핀(120')을 포함하지 않도록 형성될 수 있다.
상기 1차원 형상의 나노구조체(110)는 다양한 물질로 이루어질 수 있다. 예를 들면, 상기 나노구조체(110)는 C, Si, Ge 등과 같은 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체 등으로 이루어질 수 있으며, 이외에도 ZnO 등과 같은 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 이루어질 수 있다. 한편, 상기 나노구조체(110)는 서로 다른 성분을 가지는 물질이 결합된 이종구조(heterostructure), 예를 들면, 반경 방향에 따른 이종 구조 또는 길이 방향에 따른 이종 구조를 가질 수 있다.
도 4에는 반경 방향에 따른 이종구조를 가지는 나노구조체(111)가 도시되어 있다. 도 4를 참조하면, 상기 나노구조체(111)는 코어(core)부(111a)와, 상기 코어부(111a)를 둘러싸도록 형성되는 셸(shell)부(111b)를 포함한다. 여기서, 상기 코 어부(111a) 및 셸부(111b)는 예를 들면, Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 이루어질 수 있다. 그리고, 상기 코어부(111a) 및 셸부(111b)는 예를 들면, p형 또는 n형 물질을 포함하는 도전성 불순물로 도핑될 수 있다.
도 5에는 길이방향에 따른 이종구조를 가지는 나노구조체(112)가 도시되어 있다. 도 5를 참조하면, 상기 나노구조체(112)는 선형의 제1 및 제2 나노구조체(112a,112b)를 포함한다. 여기서, 상기 제1 및 제2 나노구조체(112a,112b)는 전술한 바와 같이, 예를 들면, Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 그리고, 제1 및 제2 나노구조체(112a,112b)는 예를 들면, p형 또는 n형 물질을 포함하는 도전성 불순물로 도핑될 수 있다.
이상에서와 같이, 본 실시예에서는 2차원 형상의 그래핀(120)에 1차원 형상의 나노구조체(110)가 관통함으로써 3차원 형상의 복합 구조체(100)를 형성한다. 이러한 복합 구조체(100)에서는 높은 전기전도성을 가지는 그래핀(120)을 통해 전달된 전하들이 1차원 형상의 나노구조체(110)를 따라 이동하거나, 또는 나노구조체(110)를 통해 전달된 전하들이 그래핀(120)을 통해 빠르게 이동하게 된다. 이러한 본 실시예에 따른 그래핀(120)과 나노구조체(110)의 복합구조체(100)는 논리 소자, 메모리 소자, 슈퍼캐퍼시터(supercapacitor), 센서, 광소자, 에너지 소자, 투명 디스플레이 소자 등과 같이 다양한 분야에 응용될 수 있다. 또한, 플렉서블하고 강도가 높은 그래핀(120)이 나노와이어 등과 같은 나노구조체(110)와 결합함으로써 제작된 복합 구조체는 플렉서블하고 스트레쳐블한 소자(flexible and stretchable device)를 구현하는데 매우 유용하게 적용될 수 있다. 한편, 상기한 복합 구조체(100)는 응용분야에 따라 복수의 그래핀과 복수의 나노구조체가 결합한 어레이 형태로 제작될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 6을 참조하면, 본 실시예에 따른 복합구조체(200)는 서로 이격되게 배치되는 복수의 그래핀(220)과, 상기 그래핀들(220)을 관통하도록 형성된 나노구조체(210)를 포함한다. 여기서, 상기 그래핀들(220) 사이의 간격은 설계 조건에 따라 적절하게 조절될 수 있다. 한편, 도 6에는 3개의 그래핀(220)이 예시적으로 도시되어 있으며, 이에 한정되지 않고 다양한 개수의 그래핀(220)이 마련될 수 있다. 상기 나노구조체(210)는 1차원 형상을 가지며, 예를 들면, 나노와이어, 나노튜브 또는 나노로드를 포함할 수 있다. 이러한 나노구조체는 전술한 바와 같이, 예를 들면, Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 그리고, 상기 나노구조체(210)는 상기 그래핀들(220)을 관통하면서 그 내부에 그래핀들(220)을 포함하도록 형성되거나, 또는 상기 그래핀들(220)을 관통하면서 그 내부에 그래핀들(220)을 포함하지 않도록 형성될 수 있다. 한편, 상기 나노구조체(210)는 동일한 물질로 이루어진 동종 구조 뿐만아니라 서로 다른 물질이 결합된 이종 구조를 가질 수 있다. 예를 들면, 상기 나노구조체(210)는 반경 방향에 따른 이종 구조 또는 길이 방향에 따른 이종 구조를 가질 수 있다. 이 경우, 상기 나노구조체(210)는 도전성 불순물로 도핑될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 7을 참조하면, 본 실시예에 따른 복합구조체(300)는 그래핀(320)과, 상기 그래핀(320)을 관통하도록 형성된 복수의 나노구조체(310)를 포함한다. 여기서, 상기 나노구조체들(310)의 간격은 설계 조건에 따라 적절하게 조절될 수 있다. 한편, 도 7에는 3개의 나노구조체(310)가 예시적으로 도시되어 있으며, 이에 한정되지 않고 다양한 개수의 나노구조체(310)가 마련될 수 있다. 상기 나노구조체들(310) 각각은 1차원 형상을 가지며, 예를 들면, 나노와이어, 나노튜브 또는 나노로드를 포함할 수 있다. 그리고, 상기 나노구조체들(310) 각각은 상기 그래핀(320)을 관통하면서 그 내부에 그래핀(320)을 포함하도록 형성되거나, 또는 상기 그래핀(320)을 관통하면서 그 내부에 그래핀(320)을 포함하지 않도록 형성될 수 있다. 한편, 한편, 상기 나노구조체(210)는 동일한 물질로 이루어진 동종 구조 뿐만아니라 서로 다른 물질이 결합된 이종 구조를 가질 수 있다.
도 8은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 8을 참조하면, 본 실시예에 따른 복합구조체(400)는 복수의 그래핀(420)과, 상기 그래핀들(420)을 관통하도록 형성된 복수의 나노구조체(410)를 포함한다. 여기서, 상기 그래핀들(420)의 간격 및 나노구조체들(410)의 간격은 설계 조건에 따라 적절하게 조절될 수 있다. 그리고, 상기 그래핀들(420) 및 나노구조체들(410)의 개수는 다양하게 변형될 수 있다. 상기 나노구조체들(410) 각각은 1차원 형상을 가지며, 예를 들면, 나노와이어, 나노튜브 또는 나노로드를 포함할 수 있다. 그리고, 상기 나노구조체들(410) 각각은 상기 그래핀들(420)을 관통하면서 그 내부에 그래핀들(420)을 포함하도록 형성되거나, 또는 상기 그래핀들(420)을 관통하면서 그 내부에 그래핀들(420)을 포함하지 않도록 형성될 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 제조하는 방법에 대하여 설명한다.
도 9 내지 13은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체의 제조방법을 설명하기 위한 도면들이다.
도 9를 참조하면, 먼저 기판(530)을 준비한다. 상기 기판(530)으로는 예를 들면, 실리콘 기판 또는 글라스 기판이 사용될 수 있으나, 이에 한정되지 않으며, 다양한 재질의 기판이 사용될 수 있다. 이어서, 상기 기판(530)의 상면에 금속 촉매층(540)을 형성한다. 이러한 금속 촉매층(540)은 후술하는 1차원 형상의 나노구조체들(510)을 성장시키기 위한 시드층(seed layer)의 역할을 하게 된다. 따라서, 상기 금속 촉매층(540)을 이루는 물질은 성장시키고자 하는 나노구조체(510)의 물질에 의해 정해진다. 한편, 상기 금속 촉매층(540)을 형성한 다음, 이 금속 촉매층(540)을 패터닝하는 단계가 더 포함될 수 있다. 이와 같이, 금속 촉매층(540)을 패터닝하게 되면 성장되는 나노구조체들(510)의 밀도 및 사이즈 등을 조절할 수 있 다.
도 10을 참조하면, 금속 촉매층(540)이 형성된 기판(530) 상에 복수의 그래핀(520)을 일정한 간격으로 배치한다. 여기서, 가장 하부에 위치하는 그래핀(520)은 금속 촉매층(540)에 접하도록 마련될 수 있다. 그리고, 상기 기판(530)에 이격되게 배치되는 그래핀들(520)은 스페이서(spacer, 미도시)에 의해 지지될 수 있다. 한편, 도 10에는 기판(530) 위에 3개의 그래핀(520)이 배치되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고, 기판(530) 위에 다양한 개수의 그래핀(520), 구체적으로 적어도 하나의 그래핀(520)이 배치될 수 있다.
도 11을 참조하면, 상기 금속 촉매층(540)으로부터 1차원 형상의 나노구조체들(510)을 성장시킨다. 여기서, 상기 나노구조체(510)는 나노와이어, 나노튜브 또는 나노로드 등을 포함할 수 있다. 이러한 나노구조체들(510)의 성장은 화학기상증착법(CVD; chemical vapor deposition) 등과 같은 건식법(dry process) 또는 소정 용액 속에서 나노구조체들(510)을 성장시키는 습식법(wet process)에 의해 수행될 수 있다. 상기 나노구조체(510)는 C, Si, Ge 등과 같은 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체 등으로 이루어질 수 있으며, 이외에도 ZnO 등과 같은 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 이루어질 수 있다.
상기한 성장 공정을 통하여 상기 나노구조체들(510)은 상기 그래핀들(520)을 관통하도록 형성된다. 여기서, 상기 나노구조체들(510) 각각은 상기 그래핀들(520) 을 관통하면서 그 내부에 그래핀들(520)을 포함하도록 형성될 수 있다. 한편, 상기 나노구조체들(610) 각각은 상기 그래핀들(520)을 관통하면서 그 내부에 그래핀들(520)을 포함하지 않도록 형성될 수도 있다. 상기 나노구조체들(510)이 그래핀들(520)을 관통하는 과정에서, 상기 그래핀들(520) 각각은 상기 나노구조체들(510)의 성장 방향을 따라 일정한 거리만큼 이동될 수 있다.
상기 나노구조체(510)는 동일한 물질로 이루어진 동종 구조 뿐만아니라 서로 다른 물질이 결합된 이종 구조를 가지도록 형성될 수 있다. 예를 들면, 상기 나노구조체(510)는 반경 방향에 따른 이종 구조 또는 길이 방향에 따른 이종 구조를 가지도록 형성될 수 있다. 이러한 이종 구조를 가지는 나노구조체(510)도 전술한 바와 같이 예를 들면, Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 그리고, 이 경우 상기 나노구조체(510)는 도전성 불순물로 도핑될 수 있다.
한편, 이상에서는 도 10에 도시된 바와 같이 기판(530) 위에 배치되는 그래핀들(520) 중 가장 아래에 위치하는 그래핀(520)이 촉매 금속층(540)에 접하도록 배치되는 경우가 설명되었다. 그러나, 도 12에 도시된 바와 같이, 상기 가장 아래에 위치하는 그래핀(520)은 촉매 금속층(540) 상에 마련된 소정 높이의 스페이서들(545)에 의해 지지됨으로써 촉매 금속층(540)과 이격되게 배치되는 것도 가능하다. 그리고, 상기 촉매 금속층(540)으로부터 나노와이어, 나노로드 또는 나노튜브 등과 같은 나노구조체들을 성장시키면 도 11에 도시된 바와 같이 그래핀들(520)을 관통하는 1차원 형상의 나노구조체들(510)이 얻어진다. 또한, 도 13에 도시된 바와 같이, 상기 가장 아래에 위치하는 그래핀(520)은 기판(530')의 양측에 형성된 돌출부들(530a)에 의해 지지됨으로써 촉매 금속층(540)과 이격되게 배치되는 것도 가능하다. 여기서, 상기 기판(530')에는 식각공정 등을 통하여 상기 돌출부들(530a)이 형성될 수 있으며, 상기 돌출부들(530a) 사이의 기판(530') 상면에 촉매 금속층(540)이 형성될 수 있다.
도 14 및 도 15는 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체의 제조방법을 설명하기 위한 도면들이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명하기로 한다.
도 14를 참조하면, 기판(630)을 준비한 다음, 상기 기판(630)의 상면에 금속 촉매층(640)을 형성한다. 한편, 상기 금속 촉매층(640)을 형성한 다음에는 상기 금속 촉매층(640)을 패터닝하는 단계가 더 포함될 수 있다. 이어서, 상기 촉매 금속층(640) 상에 복수의 그래핀(620)을 서로 접하도록 배치한다.
도 15를 참조하면, 상기 금속 촉매층(640)으로부터 1차원 형상의 나노구조체들(610)을 성장시킨다. 여기서, 상기 나노구조체(610)는 나노와이어, 나노튜브 또는 나노로드 등을 포함할 수 있다. 이러한 나노구조체들(610)의 성장은 건식법 또는 습식법에 의해 수행될 수 있다. 상기 나노구조체(610)는 예를 들면, Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다.
상기한 성장 공정을 통하여 상기 나노구조체들(610)은 상기 그래핀들(620)을 관통하도록 형성된다. 그리고, 상기 나노구조체들(610)이 그래핀들(620)을 관통하는 과정에서, 상기 그래핀들(620) 각각은 상기 나노구조체들(610)의 성장 방향을 따라 일정한 거리만큼 이동될 수 있다. 이에 따라, 나노구조체들(610)에 의해 관통된 그래핀들(620)은 상기 기판(640) 상부에서 일정한 간격으로 이격되게 배치될 수 있다. 상기 나노구조체들(610) 각각은 상기 그래핀들(620)을 관통하면서 그 내부에 그래핀들(620)을 포함하도록 형성될 수 있다. 한편, 상기 나노구조체들(610) 각각은 상기 그래핀들(620)을 관통하면서 그 내부에 그래핀들(620)을 포함하지 않도록 형성될 수도 있다. 상기 나노구조체(610)는 동일한 물질로 이루어진 동종 구조 뿐만아니라 서로 다른 물질이 결합된 이종 구조를 가지도록 형성될 수 있다. 이 경우 상기 나노구조체(610)는 도전성 불순물로 도핑될 수 있다.
도 16 내지 도 20은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체의 제조방법을 설명하기 위한 도면들이다. 이하에서는 전술한 실시예들과 다른 점을 중심으로 설명하기로 한다.
도 16을 참조하면, 먼저 기판(730)을 준비한다. 상기 기판(730)으로는 예를 들면 실리콘 기판, 게르마늄 기판, 글라스 기판 또는 플라스틱 기판 등이 사용될 수 있다. 하지만 이에 한정되는 것은 아니다. 그리고, 상기 기판(730)을 표면 처리하는 단계가 더 수행될 수 있다. 이러한 표면 처리 공정에 의해 상기 기판(730)의 상면에는 후술하는 나노구조체들(710)의 성장을 위한 시드층(미도시)이 형성될 수 있다. 예를 들어, 상기 기판(730)이 실리콘 기판인 경우에는 상기 기판(730)을 표면 처리하게 되면, 상기 기판(730)의 상면에는 실리콘 나노구조체 형성을 위한 시 드층이 형성될 수 있다. 그리고, 상기 기판(730)이 게르마늄 기판인 경우에는 상기 기판(730)을 표면 처리하게 되면, 상기 기판(730)의 상면에는 게르마늄 나노구조체 형성을 위한 시드층이 형성될 수 있다. 한편, 상기 기판(730)을 표면처리하지 않는 경우에도 나노구조체의 형성이 가능하다. 예를 들면, 상기 기판(730)이 글라스 기판, 플라스틱 기판 등인 경우에는 상기 기판(730)의 표면처리 없이 상기 기판(730) 상에 예를 들어 ZnO 나노구조체를 성장시키는 것이 가능하다.
도 17을 참조하면, 상기 기판(730) 상에 복수의 그래핀(720)을 일정한 간격으로 배치한다. 여기서, 가장 하부에 위치하는 그래핀(720)은 기판(730)에 접하도록 마련될 수 있다. 그리고, 상기 기판(730)에 이격되게 배치되는 그래핀들(720)은 스페이서(미도시)에 의해 지지될 수 있다. 한편, 도 17에는 기판(730) 위에 3개의 그래핀(720)이 배치되는 경우가 도시되어 있으나, 본 실시예는 이에 한정되지 않고, 기판(730) 위에 다양한 개수의 그래핀(720), 구체적으로 적어도 하나의 그래핀(20)이 배치될 수 있다.
도 18을 참조하면, 상기 기판(730)으로부터 1차원 형상의 나노구조체들(710)을 성장시킨다. 여기서, 상기 나노구조체(710)는 나노와이어, 나노튜브 또는 나노로드 등을 포함할 수 있다. 이러한 나노구조체들(710)의 성장은 건식법 또는 습식법에 의해 수행될 수 있다. 여기서, 상기 나노구조체(710)는 예를 들면, C, Si, Ge 등과 같은 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체 또는 Ⅳ-Ⅴ-Ⅵ족 반도체 등으로 이루어질 수 있으며, 이외에도 ZnO 등과 같은 산화물 반도체, 질화물 반도체 또는 금속으로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 이루어질 수 있다.
상기한 성장 공정을 통하여 상기 나노구조체들(710)은 상기 그래핀들(720)을 관통하도록 형성된다. 여기서, 상기 나노구조체들(710) 각각은 상기 그래핀들(720)을 관통하면서 그 내부에 그래핀들(720)을 포함하도록 형성될 수 있다. 한편, 상기 나노구조체들(710) 각각은 상기 그래핀들(720)을 관통하면서 그 내부에 그래핀들(720)을 포함하지 않도록 형성될 수도 있다. 상기 나노구조체들(710)이 그래핀들(720)을 관통하는 과정에서, 상기 그래핀들(720) 각각은 상기 나노구조체들(710)의 성장 방향을 따라 일정한 거리만큼 이동될 수 있다.
상기 나노구조체(710)는 동일한 물질로 이루어진 동종 구조 뿐만아니라 서로 다른 물질이 결합된 이종 구조를 가지도록 형성될 수 있다. 예를 들면, 상기 나노구조체(710)는 반경 방향에 따른 이종 구조 또는 길이 방향에 따른 이종 구조를 가지도록 형성될 수 있다. 그리고, 이 경우 상기 나노구조체(710)는 도전성 불순물로 도핑될 수 있다.
한편, 이상에서는 도 17에 도시된 바와 같이 기판(730) 위에 배치되는 그래핀들(720) 중 가장 아래에 위치하는 그래핀(720)이 기판(730)에 접하도록 배치되는 경우가 설명되었다. 그러나, 도 19에 도시된 바와 같이, 상기 가장 아래에 위치하는 그래핀(720)은 기판(720) 상에 마련된 소정 높이의 스페이서들(745)에 의해 지지됨으로써 기판(730)과 이격되게 배치되는 것도 가능하다. 그리고, 상기 기판(730)으로부터 나노와이어, 나노로드 또는 나노튜브 등과 같은 나노구조체들을 성장시키면 도 18에 도시된 바와 같이 그래핀들(720)을 관통하는 1차원 형상의 나 노구조체들(710)이 얻어진다. 또한, 도 20에 도시된 바와 같이, 상기 가장 아래에 위치하는 그래핀(720)은 기판(730')의 양측에 형성된 돌출부들(730a)에 의해 지지됨으로써 상기 돌출부들(730a) 사이의 기판(540)과 이격되게 배치되는 것도 가능하다. 여기서, 상기 기판(730')에는 식각공정 등을 통하여 상기 돌출부들(730a)이 형성될 수 있다.
본 실시예에서는 표면 처리된 기판(730) 상에 복수의 그래핀(720)이 일정한 간격으로 이격되게 배치되는 경우가 설명되었으나, 도 14에 도시된 바와 같이, 상기 복수의 그래핀(720)이 표면 처리된 기판(730) 상에 서로 접하도록 배치되는 것도 가능하다. 이 경우, 상기 나노구조체들(710)이 성장하면서 그래핀들(720)을 관통하게 되면, 상기 그래핀들(720)은 나노구조체들(710)의 성장 방향을 따라 일정한 거리만큼 이동할 수 있다. 이에 따라, 상기 나노구조체들(710)에 의해 관통된 그래핀들(720)은 도 15에 도시된 바와 같이, 기판(730) 상부에서 일정한 간격으로 이격되게 배치될 수 있다. 한편, 이상의 실시예들에 따른 복합구조체의 제조방법에서, 그래핀들(520,620,720)의 개수 및 나노구조체들(510,610,710)의 개수는 얼마든지 변형가능하다.
이상에서 본 발명의 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
도 1은 본 발명의 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 2는 도 1에 도시된 복합구조체의 단면을 도시한 것이다.
도 3은 도 2에 도시된 복합구조체의 변형예를 도시한 단면도이다.
도 4는 도 1에 도시된 나노구조체의 변형예를 도시한 것이다.
도 5는 도 1에 도시된 나노구조체의 다른 변형예를 도시한 것이다.
도 6은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 7은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 8은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체를 도시한 사시도이다.
도 9 내지 13은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체의 제조방법을 설명하기 위한 도면들이다.
도 14 및 도 15는 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체의 제조방법을 설명하기 위한 도면들이다.
도 16 내지 도 20은 본 발명의 다른 실시예에 따른 그래핀과 나노구조체의 복합구조체의 제조방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
100,100',200,300,400... 그래핀과 나노구조체의 복합구조체
110,110',111,112,210,310,410510,610,710... 나노구조체
120,120',220,320,420,520,620,720... 그래핀
530,630,730... 기판 540,640... 금속 촉매층
530a,730a... 돌출부 545,745... 스페이서

Claims (25)

  1. 서로 이격되게 배치되는 복수의 그래핀(graphene); 및
    상기 복수의 그래핀을 관통하도록 형성되는 것으로, 1차원 형상을 가지는 적어도 하나의 나노구조체;를 포함하는 복합 구조체.
  2. 제 1 항에 있어서,
    상기 나노구조체는 나노와이어(nanowire), 나노튜브(nanotube) 또는 나노로드(nanorod)를 포함하는 복합 구조체.
  3. 제 1 항에 있어서,
    상기 나노구조체는 상기 그래핀을 관통하면서 그 내부에 상기 그래핀을 포함하도록 형성되는 복합 구조체.
  4. 제 1 항에 있어서,
    상기 나노구조체는 상기 그래핀을 관통하면서 그 내부에 상기 그래핀을 포함하지 않도록 형성되는 복합구조체.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 나노구조체는 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체, Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 및 금속으로 이루어진 그룹에서 선택된 하나의 물질로 이루어진 복합 구조체.
  7. 제 1 항에 있어서,
    상기 나노구조체는 반경 방향에 따른 이종 구조(heterostructure) 또는 길이 방향에 따른 이종 구조를 가지는 복합 구조체.
  8. 제 7 항에 있어서,
    상기 나노구조체는 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체, Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 및 금속으로 이루어진 그룹에서 선택된 하나의 물질로 이루어진 복합 구조체.
  9. 제 7 항에 있어서,
    상기 나노구조체는 도전성 불순물로 도핑된 복합 구조체.
  10. 기판을 준비하는 단계;
    상기 기판 상에 적어도 하나의 그래핀을 마련하는 단계; 및
    상기 기판 상에서 상기 그래핀을 관통하도록 1차원 형상을 가지는 적어도 하나의 나노구조체를 성장 형성시키는 단계;를 포함하는 복합 구조체의 제조방법.
  11. 제 10 항에 있어서,
    상기 나노구조체는 상기 그래핀을 관통하면서 그 내부에 상기 그래핀을 포함하도록 형성되는 복합 구조체의 제조방법.
  12. 제 10 항에 있어서,
    상기 나노구조체는 상기 그래핀을 관통하면서 그 내부에 상기 그래핀을 포함하지 않도록 형성되는 복합 구조체의 제조방법.
  13. 제 10 항에 있어서,
    상기 기판을 준비한 다음, 상기 기판을 표면 처리하는 단계를 더 포함하는 복합 구조체의 제조방법.
  14. 제 10 항에 있어서,
    상기 적어도 하나의 그래핀 중 가장 아래에 마련되는 그래핀은 상기 기판에 접하거나 또는 상기 기판과 이격되도록 배치되는 복합 구조체의 제조방법.
  15. 제 10 항에 있어서,
    상기 복수개의 그래핀이 상기 기판 상에 서로 일정한 간격으로 이격되도록 배치되는 복합 구조체의 제조방법.
  16. 제 10항에 있어서,
    상기 복수개의 그래핀이 상기 서로 접하도록 배치되는 복합 구조체의 제조방법.
  17. 제 10 항에 있어서,
    상기 기판을 준비한 다음, 상기 기판 상에 촉매 금속층을 형성하는 단계를 포함하는 복합 구조체의 제조방법.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 나노구조체는 상기 촉매 금속층으로부터 성장 형성되는 복합 구조체의 제조방법.
  19. 제 17 항에 있어서,
    상기 적어도 하나의 그래핀 중 가장 아래에 마련되는 그래핀은 상기 촉매 금속층에 접하거나 또는 상기 촉매 금속층과 이격되도록 배치되는 복합 구조체의 제조방법.
  20. 제 17 항에 있어서,
    상기 복수개의 그래핀이 상기 촉매 금속층 상에 서로 일정한 간격으로 이격되도록 배치되는 복합 구조체의 제조방법.
  21. 제 17 항에 있어서,
    상기 복수개의 그래핀이 상기 촉매 금속층 상에 서로 접하도록 배치되는 복합 구조체의 제조방법.
  22. 제 10 항에 있어서,
    상기 나노구조체는 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체, Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 및 금속으로 이루어진 그룹에서 선택된 하나의 물질로 이루어진 복합 구조체의 제조방법.
  23. 제 10 항에 있어서,
    상기 나노구조체는 반경 방향에 따른 이종 구조(heterostructure) 또는 길이 방향에 따른 이종 구조를 가지도록 형성되는 복합 구조체의 제조방법.
  24. 제 23 항에 있어서,
    상기 나노구조체는 Ⅳ족 반도체, Ⅲ-Ⅴ족 반도체, Ⅱ-Ⅵ족 반도체, Ⅳ-Ⅵ족 반도체, Ⅳ-Ⅴ-Ⅵ족 반도체, 산화물 반도체, 질화물 반도체 및 금속으로 이루어진 그룹에서 선택된 하나의 물질로 이루어진 복합 구조체의 제조방법.
  25. 제 23 항에 있어서,
    상기 나노구조체는 도전성 불순물로 도핑되도록 형성되는 복합 구조체의 제조방법.
KR1020090110922A 2009-11-17 2009-11-17 그래핀과 나노구조체의 복합 구조체 및 그 제조방법 KR101611422B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090110922A KR101611422B1 (ko) 2009-11-17 2009-11-17 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
US12/766,258 US8480931B2 (en) 2009-11-17 2010-04-23 Composite structure and method of manufacturing the same
EP10166851A EP2327661A1 (en) 2009-11-17 2010-06-22 Composite structure and method of manufacturing the same
JP2010190672A JP5620752B2 (ja) 2009-11-17 2010-08-27 グラフェンとナノ構造体との複合構造体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110922A KR101611422B1 (ko) 2009-11-17 2009-11-17 그래핀과 나노구조체의 복합 구조체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110054317A KR20110054317A (ko) 2011-05-25
KR101611422B1 true KR101611422B1 (ko) 2016-04-12

Family

ID=43532792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110922A KR101611422B1 (ko) 2009-11-17 2009-11-17 그래핀과 나노구조체의 복합 구조체 및 그 제조방법

Country Status (4)

Country Link
US (1) US8480931B2 (ko)
EP (1) EP2327661A1 (ko)
JP (1) JP5620752B2 (ko)
KR (1) KR101611422B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
EP2603453A4 (en) 2010-08-11 2015-08-26 Univ Pennsylvania LARGE-PLATED GRAPHIC LAYER: ARTICLES, COMPOSITIONS, METHODS AND DEVICES THEREWITH
KR20120063164A (ko) * 2010-12-07 2012-06-15 삼성전자주식회사 그래핀 구조물 및 그 제조방법
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
KR101999866B1 (ko) * 2011-06-23 2019-07-12 몰레큘라 레바 디자인 엘엘씨 나노플레이트-나노튜브 복합체, 그의 생산 방법 및 그로부터 수득한 생성물
US9388513B2 (en) * 2011-07-01 2016-07-12 The University Of Kentucky Research Foundation Crystallographically-oriented carbon nanotubes grown on few-layer graphene films
US9390828B2 (en) * 2011-07-01 2016-07-12 The University Of Kentucky Research Foundation Crystallographically-oriented carbon nanotubes grown on few-layer graphene films
JP5795527B2 (ja) * 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
US9314777B2 (en) * 2012-07-27 2016-04-19 Lawrence Livermore National Security, Llc High surface area graphene-supported metal chalcogenide assembly
US9738526B2 (en) * 2012-09-06 2017-08-22 The Trustees Of The Stevens Institute Of Technology Popcorn-like growth of graphene-carbon nanotube multi-stack hybrid three-dimensional architecture for energy storage devices
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
KR101984696B1 (ko) * 2012-10-23 2019-05-31 삼성전자주식회사 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
KR101817260B1 (ko) * 2013-02-22 2018-01-11 삼성전자주식회사 그래핀-나노소재 복합체, 이를 채용한 전극 및 전기소자, 및 상기 그래핀-나노소재 복합체의 제조방법
US20150016022A1 (en) 2013-07-08 2015-01-15 Samsung Corning Precision Materials Co., Ltd. Multi-layered graphene films, energy storage devices using multi-layered graphene films as electrodes, and methods of manufacturing multi-layered graphene films and energy storage devices
KR101736975B1 (ko) * 2013-07-08 2017-05-18 삼성전자주식회사 다층 그래핀막, 다층 그래핀막을 전극으로 사용하는 에너지 저장 장치 및 다층 그래핀막과 에너지 저장 장치의 제조방법
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9859513B2 (en) 2014-11-25 2018-01-02 University Of Kentucky Research Foundation Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces
KR101997138B1 (ko) 2014-12-05 2019-07-05 한국화학연구원 그래핀의 화학반응 투명성을 이용하는 방법
US9548256B2 (en) 2015-02-23 2017-01-17 Nxp Usa, Inc. Heat spreader and method for forming
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US11940233B2 (en) * 2021-01-21 2024-03-26 Cisco Technology, Inc. Graphene and carbon nanotube based thermal management device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1630134A4 (en) 2003-03-24 2009-08-26 Japan Science & Tech Agency HIGHLY EFFICIENT SYNTHESIS PROCESS FOR CARBON NANOSTRUCTURE, DEVICE AND CARBON NANOSTRUCTURE
US20060051401A1 (en) * 2004-09-07 2006-03-09 Board Of Regents, The University Of Texas System Controlled nanofiber seeding
US7939218B2 (en) * 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
US7449133B2 (en) * 2006-06-13 2008-11-11 Unidym, Inc. Graphene film as transparent and electrically conducting material
WO2008124167A1 (en) 2007-04-10 2008-10-16 The Regents Of The University Of California Charge storage devices containing carbon nanotube films as electrodes and charge collectors
EP2147466B9 (en) * 2007-04-20 2014-07-16 Cambrios Technologies Corporation Composite transparent conductors
US8435676B2 (en) * 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
WO2010036857A1 (en) * 2008-09-27 2010-04-01 The Regents Of The University Of California Nanoscale solar cell configuration
JP2010192780A (ja) * 2009-02-20 2010-09-02 Fujitsu Ltd 熱電変換素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Phys. Chem. C, 2009, 113, 19134-19138.*
NanoLetters, 2008, 8, 3166-3170.

Also Published As

Publication number Publication date
KR20110054317A (ko) 2011-05-25
JP5620752B2 (ja) 2014-11-05
EP2327661A1 (en) 2011-06-01
JP2011105583A (ja) 2011-06-02
US20110114894A1 (en) 2011-05-19
US8480931B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
KR101611422B1 (ko) 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
KR20110057989A (ko) 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
Chen et al. Thermoelectrics of nanowires
Jia et al. Nanowire electronics: from nanoscale to macroscale
Zeng et al. Exploring two-dimensional materials toward the next-generation circuits: from monomer design to assembly control
US8680574B2 (en) Hybrid nanostructure array
CN103477418B (zh) 石墨基板上的纳米线外延
US8536440B2 (en) Semiconductor nanowire thermoelectric materials and devices, and processes for producing same
KR101974581B1 (ko) 3차원 나노플라즈모닉 구조체 및 이의 제조방법
US9093631B2 (en) Plasmonic graphene devices
TWI462354B (zh) 熱電材料及其製造方法以及使用此熱電材料之熱電轉換模組
KR20110043267A (ko) 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
EP3141523A1 (en) Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure
US20130139865A1 (en) Composite structure of graphene and polymer and method of manufacturing the same
Liu et al. Vertically aligned ZnO nanoarray directly orientated on Cu paper by h-BN monolayer for flexible and transparent piezoelectric nanogenerator
Zhang et al. Recent research on one-dimensional silicon-based semiconductor nanomaterials: synthesis, structures, properties and applications
KR101274209B1 (ko) 발광 소자 및 그 제조 방법
KR101532841B1 (ko) 그래핀 구조체 및 이를 이용한 압전 에너지 발전소자와 이의 제조 방법
US8664641B2 (en) Nano device integrated on graphene and monocrystalline graphite
Ishai et al. Tube‐in‐Tube and Wire‐in‐Tube Nano Building Blocks: Towards the Realization of Multifunctional Nanoelectronic Devices
KR101169538B1 (ko) 레이저를 이용한 그래핀 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 소자, 및 그래핀 반도체 소자를 포함하는 그래핀 트랜지스터
KR20130084562A (ko) 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법
Kelly Manufacturability and nanoelectronic performance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 4