JP5620752B2 - グラフェンとナノ構造体との複合構造体及びその製造方法 - Google Patents

グラフェンとナノ構造体との複合構造体及びその製造方法 Download PDF

Info

Publication number
JP5620752B2
JP5620752B2 JP2010190672A JP2010190672A JP5620752B2 JP 5620752 B2 JP5620752 B2 JP 5620752B2 JP 2010190672 A JP2010190672 A JP 2010190672A JP 2010190672 A JP2010190672 A JP 2010190672A JP 5620752 B2 JP5620752 B2 JP 5620752B2
Authority
JP
Japan
Prior art keywords
graphene
nanostructure
composite structure
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010190672A
Other languages
English (en)
Other versions
JP2011105583A (ja
Inventor
秉 龍 崔
秉 龍 崔
恩 慶 李
恩 慶 李
同 穆 黄
同 穆 黄
秉 成 金
秉 成 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011105583A publication Critical patent/JP2011105583A/ja
Application granted granted Critical
Publication of JP5620752B2 publication Critical patent/JP5620752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Description

グラフェンとナノ構造体との複合構造体に係り、具体的に、２次元形状のグラフェンと１次元形状のナノ構造体との複合構造体及びこれを製造する方法に関する。
炭素ナノチューブが１９９０年代以後から注目されていたが、最近には板状構造のグラフェンが多く注目されている。グラフェンは、炭素原子が２次元的に配列された数nm厚さの薄膜物質であって、その内部で電荷がゼロ有効質量粒子として作用するため、非常に高い電気伝導度を持ち、また高い熱伝導度、弾性などを持つ。したがって、グラフェンが研究された以後にグラフェンについての多くの特性研究が進んでおり、また多様な応用分野も研究されている。これらのグラフェンは、高い電気伝導度及び弾性特性により透明かつフレキシブルな素子に好適に適用できる。
本発明は、２次元形状のグラフェンと１次元形状のナノ構造体との複合構造体及びこれを製造する方法を提供する。
本発明の一側面において、少なくとも一つのグラフェンと、前記グラフェンを貫通するように形成された、１次元形状を持つ少なくとも一つのナノ構造体と、を備える複合構造体が提供される。
前記ナノ構造体は、ナノワイヤー、ナノチューブまたはナノロッドを備える。
前記ナノ構造体は、前記グラフェンを貫通しつつその内部に前記グラフェンを含むように形成される。また、前記ナノ構造体は、前記グラフェンを貫通しつつその内部に前記グラフェンを含まないように形成されてもよい。
複数の前記グラフェンが一定の間隔で配され、前記少なくとも一つのナノ構造体が前記グラフェンを貫通するように形成される。
前記ナノ構造体は、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体、IV−V−VI族半導体、酸化物半導体、窒化物半導体及び金属からなる群から選択された一つの物質からなる。
前記ナノ構造体は、半径方向による異種構造または長手方向による異種構造を持つ。この場合、前記ナノ構造体は導電性物質でドーピングされうる。
本発明の他の側面において、基板を用意する工程と、前記基板上に少なくとも一つのグラフェンを用意する工程と、前記基板上で前記グラフェンを貫通するように、１次元形状を持つ少なくとも一つのナノ構造体を成長形成させる工程と、を含む複合構造体の製造方法が提供される。
前記基板を用意した後、前記基板を表面処理する工程をさらに含む。
前記少なくとも一つのグラフェンのうち、最下部に設けられるグラフェンは、前記基板に当接するか、または前記基板と離隔して配される。そして、前記複数のグラフェンが、前記基板上に互いに一定の間隔で離隔して配されるか、または、前記複数のグラフェンが前記互いに接するように配されうる。
前記基板を用意した後、前記基板上に金属触媒層を形成する工程を含む。この場合、前記少なくとも一つのナノ構造体は、前記金属触媒層から成長形成される。
本発明によれば、高い電気伝導度を持つ２次元形状のグラフェンに１次元形状のナノ構造体が貫通する３次元形状の複合構造体を具現でき、かかる複合構造体は、論理素子、メモリ素子、フレキシブル及びストレッチャブル素子などの多様な分野に応用できる。
本発明の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。 図１に図示された複合構造体の断面を図示した図である。 図２に図示された複合構造体の変形例を図示した断面図である。 図１に図示されたナノ構造体の変形例を図示した図である。 図１に図示されたナノ構造体の他の変形例を図示した図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。 本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。図面で同じ参照符号は同じ構成要素を称し、各構成要素のサイズや厚さは説明の明瞭性のために誇張していることがある。
図１は、本発明の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。そして、図２は、図１に図示された複合構造体の断面を図示したものである。
図１及び図２を参照すれば、本実施形態による複合構造体１００は、グラフェン１２０と、前記グラフェン１２０を貫通するように形成されたナノ構造体１１０とを備える。ここで、前記グラフェン１２０は、炭素原子が２次元的に配列された数nm厚さの薄膜物質であって、板状構造を持っている。かかるグラフェン１２０は、その内部で電荷がゼロ有効質量粒子として作用するため、非常に高い電気伝導度を持ち、それ以外にも弾性、高い熱伝導度などを持つ。そして、前記ナノ構造体１１０は前記グラフェン１２０を貫通するように形成されるものであって、１次元形状を持つ。このような１次元形状のナノ構造体１１０は、例えば、ナノワイヤーになりうる。しかし、これに限定されるものではなく、それ以外にも前記ナノ構造体１１０は炭素ナノチューブ（ＣＮＴ、ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）などのナノチューブまたはナノロッドになりうる。これらのナノ構造体１１０は、グラフェン１２０に対して垂直または傾斜して形成されうる。
図２に図示されたように、前記ナノ構造体１１０は、前記グラフェン１２０を貫通しつつその内部にグラフェン１２０を含むように形成されうる。この場合、前記グラフェン１２０を貫通する地点でのナノ構造体１１０の断面にはグラフェン１２０が形成されている。一方、図３に図示されたように、ナノ構造体１１０’がグラフェン１２０’を含まないように形成されてもよい。図３を参照すれば、複合構造体１００’は、グラフェン１２０’と前記グラフェン１２０’を貫通するように形成された１次元形状のナノ構造体１１０’とを備え、前記ナノ構造体１１０’は、前記グラフェン１２０’を貫通しつつその内部にグラフェン１２０’を含まないように形成されうる。
前記１次元形状のナノ構造体１１０は多様な物質からなりうる。例えば、前記ナノ構造体１１０は、Ｃ、Ｓｉ、ＧｅなどのIV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体からなり、それ以外にもＺｎＯなどの酸化物半導体、窒化物半導体または金属からなりうる。しかし、これに限定されるものではなく、それ以外にも多様な物質からなりうる。一方、前記ナノ構造体１１０は、相異なる成分を持つ物質が結合された異種構造、例えば、半径方向による異種構造または長手方向による異種構造を持つことができる。
図４には、半径方向による異種構造を持つナノ構造体１１１が図示されている。図４を参照すれば、前記ナノ構造体１１１は、コア部１１１ａと、前記コア部１１１ａを取り囲むように形成されるシェル部１１１ｂとを備える。ここで、前記コア部１１１ａ及びシェル部１１１ｂは、例えば、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体、酸化物半導体、窒化物半導体または金属からなりうる。しかし、これに限定されるものではなく、それ以外にも多様な物質からなりうる。そして、前記コア部１１１ａ及びシェル部１１１ｂは、例えば、ｐ型またはｎ型物質を含む導電性不純物でドーピングされうる。
図５には、長手方向による異種構造を持つナノ構造体１１２が図示されている。図５を参照すれば、前記ナノ構造体１１２は線形の第１及び第２ナノ構造体１１２ａ、１１２ｂを備える。ここで、前記第１及び第２ナノ構造体１１２ａ、１１２ｂは、前述したように、例えば、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体、酸化物半導体、窒化物半導体または金属からなりうる。そして、第１及び第２ナノ構造体１１２ａ、１１２ｂは、例えば、ｐ型またはｎ型物質を含む導電性不純物でドーピングされうる。
以上のように、本実施形態では２次元形状のグラフェン１２０に１次元形状のナノ構造体１１０が貫通することによって、３次元形状の複合構造体１００を形成する。これらの複合構造体１００では、高い電気伝導性を持つグラフェン１２０を通じて伝えられた電荷が１次元形状のナノ構造体１１０に沿って移動するか、またはナノ構造体１１０を通じて伝えられた電荷がグラフェン１２０を通じて速く移動する。このような本実施形態によるグラフェン１２０とナノ構造体１１０との複合構造体１００は、論理素子、メモリ素子、スーパーキャパシタ、センサー、光素子、エネルギー素子、透明ディスプレイ素子などのように多様な分野に応用できる。また、フレキシブルで強度の高いグラフェン１２０がナノワイヤーなどのナノ構造体１１０と結合することによって製作された複合構造体は、フレキシブルでストレッチャブルな素子を具現するのに非常に有効に適用できる。一方、前記複合構造体１００は、応用分野によって複数のグラフェンと複数のナノ構造体とが結合したアレイ形態に製作されうる。
図６は、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。図６を参照すれば、本実施形態による複合構造体２００は、互いに離隔して配される複数のグラフェン２２０と、前記グラフェン２２０を貫通するように形成されたナノ構造体２１０とを備える。ここで、前記グラフェン２２０間の間隔は、設計条件によって適宜に調節されうる。一方、図６には、３個のグラフェン２２０が例示的に図示されているが、これに限定されずに多様な数のグラフェン２２０が設けられうる。前記ナノ構造体２１０は１次元形状を持ち、例えば、ナノワイヤー、ナノチューブまたはナノロッドを含むことができる。これらのナノ構造体は、前述したように、例えば、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体、酸化物半導体、窒化物半導体または金属からなりうる。そして、前記ナノ構造体２１０は、前記グラフェン２２０を貫通しつつその内部にグラフェン２２０を含むように形成されるか、または前記グラフェン２２０を貫通しつつその内部にグラフェン２２０を含まないように形成されうる。一方、前記ナノ構造体２１０は、同じ物質からなる同種構造だけではなく、相異なる物質が結合された異種構造を持つことができる。例えば、前記ナノ構造体２１０は、半径方向による異種構造または長手方向による異種構造を持つことができる。この場合、前記ナノ構造体２１０は導電性不純物でドーピングされうる。
図７は、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。図７を参照すれば、本実施形態による複合構造体３００は、グラフェン３２０と、前記グラフェン３２０を貫通するように形成された複数のナノ構造体３１０とを備える。ここで、前記ナノ構造体３１０の間隔は、設計条件によって適宜に調節されうる。一方、図７には、３個のナノ構造体３１０が例示的に図示されているが、これに限定されずに多様な数のナノ構造体３１０が設けられうる。前記ナノ構造体３１０それぞれは１次元形状を持ち、例えば、ナノワイヤー、ナノチューブまたはナノロッドを含むことができる。そして、前記ナノ構造体３１０それぞれは、前記グラフェン３２０を貫通しつつその内部にグラフェン３２０を含むように形成されるか、または前記グラフェン３２０を貫通しつつその内部にグラフェン３２０を含まないように形成されうる。一方、前記ナノ構造体２１０は、同じ物質からなる同種構造だけではなく相異なる物質が結合された異種構造を持つことができる。
図８は、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を図示した斜視図である。図８を参照すれば、本実施形態による複合構造体４００は、複数のグラフェン４２０と、前記グラフェン４２０を貫通するように形成された複数のナノ構造体４１０とを備える。ここで、前記グラフェン４２０の間隔及びナノ構造体４１０の間隔は、設計条件によって適宜に調節されうる。そして、前記グラフェン４２０及びナノ構造体４１０の数は多様に変形されうる。前記ナノ構造体４１０それぞれは１次元形状を持ち、例えば、ナノワイヤー、ナノチューブまたはナノロッドを含むことができる。そして、前記ナノ構造体４１０それぞれは、前記グラフェン４２０を貫通しつつその内部にグラフェン４２０を含むように形成されるか、または前記グラフェン４２０を貫通しつつその内部にグラフェン４２０を含まないように形成されうる。
以下では、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体を製造する方法について説明する。
図９ないし図１３は、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。
図９を参照すれば、まず基板５３０を用意する。前記基板５３０としては、例えば、シリコン基板またはガラス基板が使われうるが、これに限定されず、多様な材質の基板が使われうる。次いで、前記基板５３０の上面に金属触媒層５４０を形成する。これらの金属触媒層５４０は、後述する１次元形状のナノ構造体５１０を成長させるためのシード層の役割を行う。したがって、前記金属触媒層５４０をなす物質は、成長させようとするナノ構造体５１０の物質により定められる。一方、前記金属触媒層５４０を形成した後、この金属触媒層５４０をパターニングする工程がさらに含まれうる。このように、金属触媒層５４０をパターニングすれば、成長されるナノ構造体５１０の密度及びサイズなどを調節できる。
図１０を参照すれば、金属触媒層５４０が形成された基板５３０上に複数のグラフェン５２０を一定の間隔で配する。ここで、最下部に位置するグラフェン５２０は金属触媒層５４０に接するように設けられうる。そして、前記基板５３０に離隔して配されるグラフェン５２０は、スペーサ（図示せず）により支持されうる。一方、図１０には、基板５３０上に３個のグラフェン５２０が配される場合が図示されているが、本実施形態はこれに限定されず、基板５３０上に多様な数のグラフェン５２０、具体的に少なくとも一つのグラフェン５２０が配されうる。
図１１を参照すれば、前記金属触媒層５４０から１次元形状のナノ構造体５１０を成長させる。ここで、前記ナノ構造体５１０は、ナノワイヤー、ナノチューブまたはナノロッドなどを含むことができる。これらのナノ構造体５１０の成長は、化学気相蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの乾式法または所定溶液の中でナノ構造体５１０を成長させる湿式法により行われうる。前記ナノ構造体５１０は、Ｃ、Ｓｉ、ＧｅなどのIV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体からなり、それ以外にもＺｎＯなどの酸化物半導体、窒化物半導体または金属からなりうる。しかし、これに限定されるものではなく、それ以外にも多様な物質からなりうる。
前記成長工程を通じて、前記ナノ構造体５１０は前記グラフェン５２０を貫通するように形成される。ここで、前記ナノ構造体５１０それぞれは、前記グラフェン５２０を貫通しつつその内部にグラフェン５２０を含むように形成されうる。一方、前記ナノ構造体６１０それぞれは、前記グラフェン５２０を貫通しつつその内部にグラフェン５２０を含まないように形成されてもよい。前記ナノ構造体５１０がグラフェン５２０を貫通する過程で、前記グラフェン５２０のそれぞれは、前記ナノ構造体５１０の成長方向に沿って一定の距離で移動しうる。
前記ナノ構造体５１０は、同じ物質からなる同種構造だけでなく相異なる物質が結合された異種構造を持つように形成されうる。例えば、前記ナノ構造体５１０は、半径方向による異種構造または長手方向による異種構造を持つように形成されうる。かかる異種構造を持つナノ構造体５１０も、前述したように、例えば、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体、酸化物半導体、窒化物半導体または金属からなりうる。そして、この場合、前記ナノ構造体５１０は導電性不純物でドーピングされうる。
一方、以上では図１０に図示されたように、基板５３０上に配されるグラフェン５２０のうち最下部に位置するグラフェン５２０が触媒金属層５４０に接するように配される場合が説明された。しかし、図１２に図示されたように、前記最下部に位置するグラフェン５２０は、触媒金属層５４０上に設けられた所定高さのスペーサ５４５により支持されることによって、触媒金属層５４０と離隔して配されることも可能である。そして、前記触媒金属層５４０からナノワイヤー、ナノロッドまたはナノチューブなどのナノ構造体を成長させれば、図１１に図示されたように、グラフェン５２０を貫通する１次元形状のナノ構造体５１０が得られる。また、図１３に図示されたように、前記最下部に位置するグラフェン５２０は、基板５３０’の両側に形成された突出部５３０ａにより支持されることによって、触媒金属層５４０と離隔して配されることもできる。ここで、前記基板５３０’には、エッチング工程などを通じて前記突出部５３０ａが形成され、前記突出部５３０ａ間の基板５３０’の上面に触媒金属層５４０が形成されうる。
図１４及び図１５は、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。以下では、前述した実施形態と異なる点を中心に説明する。
図１４を参照すれば、基板６３０を用意した後、前記基板６３０の上面に金属触媒層６４０を形成する。一方、前記金属触媒層６４０を形成した後には前記金属触媒層６４０をパターニングする工程がさらに含まれうる。次いで、前記触媒金属層６４０上に複数のグラフェン６２０を互いに接するように配する。
図１５を参照すれば、前記金属触媒層６４０から１次元形状のナノ構造体６１０を成長させる。ここで、前記ナノ構造体６１０は、ナノワイヤー、ナノチューブまたはナノロッドなどを含むことができる。これらのナノ構造体６１０の成長は、乾式法または湿式法により行われうる。前記ナノ構造体６１０は、例えば、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体、酸化物半導体、窒化物半導体または金属からなりうる。
前記成長工程を通じて前記ナノ構造体６１０は、前記グラフェン６２０を貫通するように形成される。そして、前記ナノ構造体６１０がグラフェン６２０を貫通する過程で、前記グラフェン６２０のそれぞれは前記ナノ構造体６１０の成長方向に沿って一定の距離だけ移動しうる。これにより、ナノ構造体６１０により貫通されたグラフェン６２０は、前記基板６４０の上部で一定の間隔で離隔して配されうる。前記ナノ構造体６１０のそれぞれは、前記グラフェン６２０を貫通しつつその内部にグラフェン６２０を含むように形成されうる。一方、前記ナノ構造体６１０それぞれは、前記グラフェン６２０を貫通しつつその内部にグラフェン６２０を含まないように形成されてもよい。前記ナノ構造体６１０は、同じ物質からなる同種構造だけでなく相異なる物質が結合された異種構造を持つように形成されうる。この場合、前記ナノ構造体６１０は、導電性不純物でドーピングされうる。
図１６ないし図２０は、本発明の他の実施形態によるグラフェンとナノ構造体との複合構造体の製造方法を説明するための図である。以下では、前述した実施形態と異なる点を中心に説明する。
図１６を参照すれば、まず基板７３０を用意する。前記基板７３０としては、例えば、シリコン基板、ゲルマニウム基板、ガラス基板またはプラスチック基板などが使われうる。しかし、これに限定されるものではない。そして、前記基板７３０を表面処理する工程がさらに行われうる。このような表面処理工程により、前記基板７３０の上面には後述するナノ構造体７１０の成長のためのシード層（図示せず）が形成されうる。例えば、前記基板７３０がシリコン基板である場合には、前記基板７３０を表面処理すれば、前記基板７３０の上面には、シリコンナノ構造体形成のためのシード層が形成されうる。そして、前記基板７３０がゲルマニウム基板である場合には、前記基板７３０を表面処理すれば、前記基板７３０の上面にはゲルマニウムナノ構造体形成のためのシード層が形成されうる。一方、前記基板７３０を表面処理しない場合にもナノ構造体の形成ができる。例えば、前記基板７３０がガラス基板、プラスチック基板などである場合には、前記基板７３０の表面処理なしに前記基板７３０上に、例えば、ＺｎＯナノ構造体を成長させることができる。
図１７を参照すれば、前記基板７３０上に複数のグラフェン７２０を一定の間隔で配する。ここで、最下部に位置するグラフェン７２０は、基板７３０に接するように設けられうる。そして、前記基板７３０に離隔して配されるグラフェン７２０はスペーサ（図示せず）により支持できる。一方、図１７には基板７３０上に３個のグラフェン７２０が配される場合が図示されているが、本実施形態はこれに限定されず、基板７３０上に多様な数のグラフェン７２０、具体的に少なくとも一つのグラフェン７２０が配されうる。
図１８を参照すれば、前記基板７３０から１次元形状のナノ構造体７１０を成長させる。ここで、前記ナノ構造体７１０は、ナノワイヤー、ナノチューブまたはナノロッドなどを含むことができる。これらのナノ構造体７１０の成長は、乾式法または湿式法により行われうる。ここで、前記ナノ構造体７１０は、例えば、Ｃ、Ｓｉ、ＧｅなどのIV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体またはIV−V−VI族半導体からなり、それ以外にもＺｎＯなどの酸化物半導体、窒化物半導体または金属からなりうる。しかし、これに限定されるものではなく、それ以外にも多様な物質からなりうる。
前記成長工程を通じて前記ナノ構造体７１０は、前記グラフェン７２０を貫通するように形成される。ここで、前記ナノ構造体７１０のそれぞれは、前記グラフェン７２０を貫通しつつその内部にグラフェン７２０を含むように形成されうる。一方、前記ナノ構造体７１０のそれぞれは、前記グラフェン７２０を貫通しつつその内部にグラフェン７２０を含まないように形成されてもよい。前記ナノ構造体７１０がグラフェン７２０を貫通する過程で、前記グラフェン７２０それぞれは、前記ナノ構造体７１０の成長方向に沿って一定の距離で移動しうる。
前記ナノ構造体７１０は、同じ物質からなる同種構造だけでなく相異なる物質が結合された異種構造を持つように形成されうる。例えば、前記ナノ構造体７１０は、半径方向による異種構造または長手方向による異種構造を持つように形成されうる。そして、この場合、前記ナノ構造体７１０は導電性不純物でドーピングされうる。
一方、以上では図１７に図示されたように、基板７３０上に配されるグラフェン７２０のうち、最下部に位置するグラフェン７２０が基板７３０に接するように配される場合が説明された。しかし、図１９に図示されたように、前記最下部に位置するグラフェン７２０は、基板７２０上に設けられた所定高さのスペーサ７４５により支持されることによって、基板７３０と離隔して配されることも可能である。そして、前記基板７３０からナノワイヤー、ナノロッドまたはナノチューブなどのナノ構造体を成長させれば、図１８に図示されたように、グラフェン７２０を貫通する１次元形状のナノ構造体７１０が得られる。また、図２０に図示されたように、前記最下部に位置するグラフェン７２０は、基板７３０’の両側に形成された突出部７３０ａにより支持されることによって、前記突出部７３０ａ間の基板５４０と離隔して配されることも可能である。ここで、前記基板７３０’には、エッチング工程などを通じて前記突出部７３０ａが形成されうる。
本実施形態では、表面処理された基板７３０上に複数のグラフェン７２０が一定の間隔で離隔して配される場合が説明されたが、図１４に図示されたように、前記複数のグラフェン７２０が表面処理された基板７３０上に互いに接するように配されることも可能である。この場合、前記ナノ構造体７１０が成長しつつグラフェン７２０を貫通すれば、前記グラフェン７２０は、ナノ構造体７１０の成長方向に沿って一定の距離ほど移動できる。これにより、前記ナノ構造体７１０により貫通されたグラフェン７２０は、図１５に図示されたように、基板７３０上部で一定の間隔で離隔して配されうる。一方、以上の実施形態による複合構造体の製造方法で、グラフェン５２０、６２０、７２０の数及びナノ構造体５１０、６１０、７１０の数はいくらでも変形可能である。
以上で本発明の実施形態が説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。
本発明は、グラフェンとナノ構造体との複合構造体関連の技術分野に好適に用いられる。
１００ 複合構造体
１１０ ナノ構造体
１２０ グラフェン

Claims (16)

  1. 少なくとも一つのグラフェンと、
    前記グラフェンを貫通するように形成された、１次元形状を持つ少なくとも一つのナノ構造体と、を備える複合構造体であって、
    前記ナノ構造体は、ナノワイヤー、ナノチューブまたはナノロッドを有し、
    前記ナノ構造体は、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体、IV−V−VI族半導体、酸化物半導体、窒化物半導体及び金属からなる群から選択された一つの物質を含み、
    前記ナノ構造体は、長手方向による異種構造を持ち、導電性不純物でドーピングされていることを特徴とする複合構造体。
  2. 前記ナノ構造体は、前記グラフェンを貫通しつつその内部に前記グラフェンを含むように形成される請求項１に記載の複合構造体。
  3. 前記ナノ構造体は、前記グラフェンを貫通しつつその内部に前記グラフェンを含まないように形成される請求項１に記載の複合構造体。
  4. 複数の前記グラフェンが一定の間隔で配され、前記少なくとも一つのナノ構造体が前記グラフェンを貫通するように形成される請求項１に記載の複合構造体。
  5. 基板を用意する工程と、
    前記基板上に少なくとも一つのグラフェンを用意する工程と、
    前記基板上で前記グラフェンを貫通するように、１次元形状を持つ少なくとも一つのナノ構造体を成長形成させる工程と、を含む複合構造体の製造方法であって、
    前記ナノ構造体は、ナノワイヤー、ナノチューブまたはナノロッドを有し、
    前記ナノ構造体は、IV族半導体、III−V族半導体、II−VI族半導体、IV−VI族半導体、IV−V−VI族半導体、酸化物半導体、窒化物半導体及び金属からなる群から選択された一つの物質を含み、
    前記ナノ構造体は、長手方向による異種構造を持ち、導電性不純物でドーピングされていることを特徴とする製造方法。
  6. 前記ナノ構造体は、前記グラフェンを貫通しつつその内部に前記グラフェンを含むように形成される請求項５に記載の複合構造体の製造方法。
  7. 前記ナノ構造体は、前記グラフェンを貫通しつつその内部に前記グラフェンを含まないように形成される請求項５に記載の複合構造体の製造方法。
  8. 前記基板を用意した後、前記基板を表面処理する工程をさらに含む請求項５に記載の複合構造体の製造方法。
  9. 前記少なくとも一つのグラフェンのうち、最下部に設けられるグラフェンは、前記基板に当接するか、または前記基板と離隔して配される請求項５に記載の複合構造体の製造方法。
  10. 複数の前記グラフェンが、前記基板上に互いに一定の間隔で離隔して配される請求項５に記載の複合構造体の製造方法。
  11. 複数の前記グラフェンが互いに接するように配される請求項５に記載の複合構造体の製造方法。
  12. 前記基板を用意した後、前記基板上に金属触媒層を形成する工程を含む請求項５に記載の複合構造体の製造方法。
  13. 前記少なくとも一つのナノ構造体は、前記金属触媒層から成長形成される請求項１２に記載の複合構造体の製造方法。
  14. 前記少なくとも一つのグラフェンのうち最下部に設けられるグラフェンは、前記金属触媒層に当接するか、または前記金属触媒層と離隔して配される請求項１２に記載の複合構造体の製造方法。
  15. 複数の前記グラフェンが、前記金属触媒層上に互いに一定の間隔で離隔して配される請求項１２に記載の複合構造体の製造方法。
  16. 複数の前記グラフェンが、前記金属触媒層上に互いに接するように配される請求項１２に記載の複合構造体の製造方法。
JP2010190672A 2009-11-17 2010-08-27 グラフェンとナノ構造体との複合構造体及びその製造方法 Expired - Fee Related JP5620752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090110922A KR101611422B1 (ko) 2009-11-17 2009-11-17 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
KR10-2009-0110922 2009-11-17

Publications (2)

Publication Number Publication Date
JP2011105583A JP2011105583A (ja) 2011-06-02
JP5620752B2 true JP5620752B2 (ja) 2014-11-05

Family

ID=43532792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190672A Expired - Fee Related JP5620752B2 (ja) 2009-11-17 2010-08-27 グラフェンとナノ構造体との複合構造体及びその製造方法

Country Status (4)

Country Link
US (1) US8480931B2 (ja)
EP (1) EP2327661A1 (ja)
JP (1) JP5620752B2 (ja)
KR (1) KR101611422B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
EP2603453A4 (en) 2010-08-11 2015-08-26 Univ Pennsylvania LARGE-PLATED GRAPHIC LAYER: ARTICLES, COMPOSITIONS, METHODS AND DEVICES THEREWITH
KR20120063164A (ko) * 2010-12-07 2012-06-15 삼성전자주식회사 그래핀 구조물 및 그 제조방법
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
KR101999866B1 (ko) * 2011-06-23 2019-07-12 몰레큘라 레바 디자인 엘엘씨 나노플레이트-나노튜브 복합체, 그의 생산 방법 및 그로부터 수득한 생성물
US9388513B2 (en) * 2011-07-01 2016-07-12 The University Of Kentucky Research Foundation Crystallographically-oriented carbon nanotubes grown on few-layer graphene films
US9390828B2 (en) * 2011-07-01 2016-07-12 The University Of Kentucky Research Foundation Crystallographically-oriented carbon nanotubes grown on few-layer graphene films
JP5795527B2 (ja) * 2011-12-20 2015-10-14 日本電信電話株式会社 ナノワイヤの作製方法
US9314777B2 (en) * 2012-07-27 2016-04-19 Lawrence Livermore National Security, Llc High surface area graphene-supported metal chalcogenide assembly
US9738526B2 (en) * 2012-09-06 2017-08-22 The Trustees Of The Stevens Institute Of Technology Popcorn-like growth of graphene-carbon nanotube multi-stack hybrid three-dimensional architecture for energy storage devices
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
KR101984696B1 (ko) * 2012-10-23 2019-05-31 삼성전자주식회사 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
KR101817260B1 (ko) * 2013-02-22 2018-01-11 삼성전자주식회사 그래핀-나노소재 복합체, 이를 채용한 전극 및 전기소자, 및 상기 그래핀-나노소재 복합체의 제조방법
US20150016022A1 (en) 2013-07-08 2015-01-15 Samsung Corning Precision Materials Co., Ltd. Multi-layered graphene films, energy storage devices using multi-layered graphene films as electrodes, and methods of manufacturing multi-layered graphene films and energy storage devices
KR101736975B1 (ko) * 2013-07-08 2017-05-18 삼성전자주식회사 다층 그래핀막, 다층 그래핀막을 전극으로 사용하는 에너지 저장 장치 및 다층 그래핀막과 에너지 저장 장치의 제조방법
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9859513B2 (en) 2014-11-25 2018-01-02 University Of Kentucky Research Foundation Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces
KR101997138B1 (ko) 2014-12-05 2019-07-05 한국화학연구원 그래핀의 화학반응 투명성을 이용하는 방법
US9548256B2 (en) 2015-02-23 2017-01-17 Nxp Usa, Inc. Heat spreader and method for forming
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US11940233B2 (en) * 2021-01-21 2024-03-26 Cisco Technology, Inc. Graphene and carbon nanotube based thermal management device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1630134A4 (en) 2003-03-24 2009-08-26 Japan Science & Tech Agency HIGHLY EFFICIENT SYNTHESIS PROCESS FOR CARBON NANOSTRUCTURE, DEVICE AND CARBON NANOSTRUCTURE
US20060051401A1 (en) * 2004-09-07 2006-03-09 Board Of Regents, The University Of Texas System Controlled nanofiber seeding
US7939218B2 (en) * 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
US7449133B2 (en) * 2006-06-13 2008-11-11 Unidym, Inc. Graphene film as transparent and electrically conducting material
WO2008124167A1 (en) 2007-04-10 2008-10-16 The Regents Of The University Of California Charge storage devices containing carbon nanotube films as electrodes and charge collectors
EP2147466B9 (en) * 2007-04-20 2014-07-16 Cambrios Technologies Corporation Composite transparent conductors
US8435676B2 (en) * 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
WO2010036857A1 (en) * 2008-09-27 2010-04-01 The Regents Of The University Of California Nanoscale solar cell configuration
JP2010192780A (ja) * 2009-02-20 2010-09-02 Fujitsu Ltd 熱電変換素子

Also Published As

Publication number Publication date
KR20110054317A (ko) 2011-05-25
KR101611422B1 (ko) 2016-04-12
EP2327661A1 (en) 2011-06-01
JP2011105583A (ja) 2011-06-02
US20110114894A1 (en) 2011-05-19
US8480931B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
JP5620752B2 (ja) グラフェンとナノ構造体との複合構造体及びその製造方法
JP2011110694A (ja) グラフェンとナノ構造体との複合構造体及びその製造方法
Wang et al. Van der Waals heterostructures by design: from 1D and 2D to 3D
US8680574B2 (en) Hybrid nanostructure array
JP6029818B2 (ja) グラフェン構造物及びその製造方法
Zhu et al. Mechanical properties of vapor− liquid− solid synthesized silicon nanowires
US9181092B2 (en) Semiconductor nanowire thermoelectric materials and devices, and processes for producing same
TWI462354B (zh) 熱電材料及其製造方法以及使用此熱電材料之熱電轉換模組
US9178020B2 (en) Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
US10333044B2 (en) Phononic metamaterials adapted for reduced thermal transport
US20130139865A1 (en) Composite structure of graphene and polymer and method of manufacturing the same
Lee et al. Advanced thermopower wave in novel ZnO nanostructures/fuel composite
Lou et al. Three-dimensional architecture enabled by strained two-dimensional material heterojunction
Zhang et al. Recent research on one-dimensional silicon-based semiconductor nanomaterials: synthesis, structures, properties and applications
Xing et al. Preparation, properties and applications of two-dimensional superlattices
KR101532841B1 (ko) 그래핀 구조체 및 이를 이용한 압전 에너지 발전소자와 이의 제조 방법
Lazzeri et al. Carbon-based nanoscience
Chen et al. Polycondensation-type Ge nanofractal assembly
Ishai et al. Tube‐in‐Tube and Wire‐in‐Tube Nano Building Blocks: Towards the Realization of Multifunctional Nanoelectronic Devices
Duhan et al. Advanced Electronics: Looking beyond Silicon
KR101984696B1 (ko) 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
KR100553688B1 (ko) 나노튜브를 사용하는 반도체소자 및 그 제조 방법
Behura Development of Graphene and Silicon Nanowires for Photovoltaic and Field Electron Emission Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140919

R150 Certificate of patent or registration of utility model

Ref document number: 5620752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees