KR101016266B1 - 투명 전자소자용 투명 메모리. - Google Patents

투명 전자소자용 투명 메모리. Download PDF

Info

Publication number
KR101016266B1
KR101016266B1 KR1020090038099A KR20090038099A KR101016266B1 KR 101016266 B1 KR101016266 B1 KR 101016266B1 KR 1020090038099 A KR1020090038099 A KR 1020090038099A KR 20090038099 A KR20090038099 A KR 20090038099A KR 101016266 B1 KR101016266 B1 KR 101016266B1
Authority
KR
South Korea
Prior art keywords
transparent
memory
electrode line
electrode layer
electrode
Prior art date
Application number
KR1020090038099A
Other languages
English (en)
Other versions
KR20100054074A (ko
Inventor
서중원
임굉수
박재우
양지환
강상정
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090038099A priority Critical patent/KR101016266B1/ko
Priority to US13/128,983 priority patent/US8426841B2/en
Priority to PCT/KR2009/004104 priority patent/WO2010055988A1/ko
Priority to CN2009801544363A priority patent/CN102282673A/zh
Publication of KR20100054074A publication Critical patent/KR20100054074A/ko
Application granted granted Critical
Publication of KR101016266B1 publication Critical patent/KR101016266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 투명 전자소자용 투명 메모리에 관한 것으로서, 투명 기판 상에 순차적으로 형성된 하부 투명 전극층, 적어도 하나 이상의 투명 저항 변화 물질층으로 형성된 데이터 스토리지 영역 및 상부 투명 전극층을 포함하며, 상기 투명 저항 변화 물질층은, 상기 하부 투명 전극층과 상부 투명 전극층 사이에 소정의 전압 인가에 따른 저항 변화로 스위칭 특성을 가지고, 광학적 밴드갭(band-gap)이 3 eV 이상이며 가시광선 투과율이 80 %이상인 것을 특징으로 하는 투명 전자소자용 투명 메모리이며, 이와 같은 본 발명에 의해 투명도가 대단히 높고 낮은 스위칭 전압에서도 저항 변화에 따른 스위칭 특성을 가지며 또한 장기간이 경과한 후에도 저항 변화 메모리의 스위칭 특성을 유지할 수 있는 투명한 저항 변화 메모리를 제공할 수 있다.
투명 저항 변화 물질, 투명, 투명 전극, 투명 기판, RRAM, 투명 메모리.

Description

투명 전자소자용 투명 메모리.{TRANSPARENT MEMORY FOR TRANSPARENT ELECTRONICS}
본 발명은 투명 전자소자용 투명 메모리에 관한 것으로, 보다 상세하게는 투명한 기판 상에 투명 전극과 투명한 저항 변화 물질을 적층하여 가시광선 투과율이 높고 스위칭 특성이 우수한 투명한 메모리 소자와 이를 투명 전자소자에 적용하기 위한 투명 메모리에 대한 것이다.
일반적으로 반도체 메모리 소자는 구동 방식에 따라 크게 휘발성 메모리와 비휘발성 메모리로 나뉜다. 대표적인 휘발성 메모리 소자인 DRAM (Dynamic Random Access Memory)은 한 개의 트랜지스터와 한 개의 커패시터로 구성되어 있다. 이와 같은 DRAM은 동작 속도가 매우 빠르며 집적도 또한 매우 높아 대용량 메모리를 구현할 수 있는 장점이 있다. 그러나 커패시터의 전하를 지속적으로 재충전해야 하기 때문에 전력소모가 많고 무엇보다도 DRAM에 공급되는 전원이 차단되면 저장되어 있 던 데이터가 모두 없어지는 휘발성 메모리라는 단점이 있다.
이와는 달리 비휘발성 메모리 소자는 전원이 꺼지더라도 메모리에 저장된 데이터가 오랫동안 보존될 수 있다는 장점을 가지고 있으며 대표적인 비휘발성 메모리 소자에는 플래시 메모리가 있다. 그러나 플래시 메모리는 동작 전압이 높으며 DRAM에 비해 동작 속도가 매우 느리다는 단점이 있다.
이에 따라 휘발성 메모리 소자인 DRAM과 비휘발성 메모리 소자인 플래시 메모리의 단점들을 극복하고 장점들을 극대화시킬 수 있는 새로운 메모리 소자, 예컨대, 물질의 상변화시에 저항 변화를 이용하는 PRAM (Phase change Random Access Memory), 강자성체의 거대 자기 저항 변화를 이용하는 MRAM (Magnetic Random Access Memory), 강유전체의 분극현상을 이용하는 FRAM (Ferroelectric Random Access Memory), 물질의 저항 변화 특성을 이용하는 RRAM (Resistive Random Access Memory 또는 ReRAM) 등이 폭 넓게 연구되고 있다.
이 중에서 RRAM은, 일반적으로, 금속 산화물을 이용하여 금속/금속 산화물/금속(MIM)의 구조를 갖고 있으며, 적당한 전기적 신호를 금속 산화물에 인가하면 금속 산화물의 저항이 큰 상태(High Resistance State, HRS 또는 OFF state)에서 저항이 작은 상태(Low Resistance State, LRS 또는 ON state), 또는 그 반대의 상태로 바뀌게 되어 메모리 소자로서의 특성이 나타나게 된다. ON/OFF 스위칭 메모리 특성을 구현하는 전기적 방식에 따라 전류 제어 부성 미분 저항(Current Controlled Negative Differential Resistance, CCNR) 또는 전압 제어 부성 미분 저항(Voltage Controlled Negative Differential Resistance, VCNR)으로 분류될 수 있으며, VCNR의 경우 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변화하는 특징을 보이는데 이때 나타나는 큰 저항 차이를 이용하여 메모리 특성을 구현할 수 있다.
인가되는 전압에 따라 저항 상태가 바뀌게 되는 금속 산화물의 스위칭 특성에 대하여 많은 연구가 오랫동안 진행되어 왔으며 그 결과 크게 2가지 스위칭 모델이 제시되었다. 첫째는 금속 산화물 내부에 어떤 구조적인 변화가 야기되어 본래의 금속 산화물과 저항 상태가 다른 전도성이 큰 통로(path)가 형성되는데, 이것이 전도성 필라멘트(conducting filament) 모델이다. 이 모델에 따르면 전기적 스트레스 (일반적으로 forming process라고 말함)에 의해 박막 내부로 전극 금속 물질이 확산 또는 주입되거나 박막 내 결함 구조의 재배열에 의해 전도성이 매우 높은 전도성 필라멘트가 형성된다는 것이다. 이 전도성 필라멘트는 국부적 영역에서의 줄 히팅(joule heating)에 의해 전도성 필라멘트의 파괴가 발생하며 박막 내 온도, 박막 외부 온도, 인가된 전기장, 공간 전하(space charge) 현상 등과 같은 요인에 의해 전도성 필라멘트가 재형성되는 현상이 반복적으로 발생함에 따라 스위칭 특성이 나타난다는 것이다. 둘째는 금속 산화물 내부에 존재하는 많은 트랩(trap)들에 의한 스위칭 모델이다. 일반적으로 금속 산화물에는 금속 입자나 산소 입자와 관련된 많은 트랩이 존재하게 되며 이 트랩에 전하가 충전 및 방전(charging or discharging)되면 전극과 박막 계면에서 밴드 벤딩(band bending)이 발생하거나 공간 전하에 의해 내부 전기장의 변화를 일으키게 되어 스위칭 특성이 나타난다고 한다.
이러한 메커니즘들을 통해 RRAM 소자는 기존의 플래시 메모리보다 매우 빠른 동작 속도 (수십 nsec)를 나타내며 DRAM과 같이 낮은 전압 (2~5 V 이하)에서도 동작이 가능하다. 또한 SRAM과 같은 빠른 읽기-쓰기가 가능하고, 메모리 소자가 간단한 구조를 가지기 때문에 공정상 발생할 수 있는 결함을 감소시킬 수 있을 뿐 아니라 동시에 공정비용을 줄일 수 있어 값싼 메모리 소자 제작이 가능하다는 장점이 있다. 더구나 우주복사선이나 전자파 등에 영향을 받지 않아 우주공간에서도 제 기능을 발휘할 수 있으며 1010회 이상의 쓰기와 지우기를 반복하여도 메모리 성능에 저하가 없다. 이러한 장점으로 인해 저장 매체가 필요한 모든 기기에 적용이 가능하며 특히, 내장형 집적회로(embedded IC)와 같이 시스템 온 어 칩(system-on-a chip;SoC)화되어가는 메모리 소자의 용도에 적합한 특성을 가지고 있다.
종래에는 메모리의 기판으로는 단결정 실리콘 기판 및 SOI 기판 등이 이용되며, 이와 같은 기판을 이용하는 메모리의 경우에 투명하지 않기 때문에 투명 디스플레이 등에 적용될 수 있는 투명 전자 소자를 제작할 수 없을 뿐만 아니라, 메모리의 제작 시 기판 크기에 영향을 받기 때문에 대면적 투명디스플레이 등의 투명 전자제품에 전자 소자를 직접 적용이 하는 것이 불가능하다.
본 발명은 저항 변화 메모리에 있어서, 투명도가 대단히 높고 낮은 스위칭 전압에서도 저항 변화에 따른 우수한 스위칭 특성을 가지며 또한 장기간 경과 후에도 안정적인 저항 변화 메모리로서의 스위칭 특성을 유지할 수 있는 투명한 저항 변화 메모리 소자를 제공하고자 한다.
또한 저렴한 비용으로 생산이 가능하며, 투명한 저항 변화 메모리 소자 제작 시 기판 크기에 영향을 받지 않고 투명한 대면적 디스플레이 등에 장착되는 전자소자에 직접 적용이 가능한 메모리 소자를 제공하며, 나아가서 이를 투명 전자소자에 적용하기 위한 메모리를 제공하고자 한다.
나아가서 외력에 의한 휨 등으로 파손되지 않으며, 유연하고 휴대 용이한 투명 전자소자에 적용될 수 있는 투명 메모리를 제공한다.
상기의 목적을 달성하고자 본 발명은, 투명 기판 상에 순차적으로 형성된 하부 투명 전극층, 적어도 하나 이상의 투명 저항 변화 물질층로 형성된 데이터 스토리지 영역 및 상부 투명 전극층을 포함하며, 상기 투명 저항 변화 물질층은, 상기 하부 투명 전극층과 상부 투명 전극층 사이에 소정의 전압 인가에 따른 저항 변화로 스위칭 특성을 가지고, 광학적 밴드갭(band-gap)이 3 eV 이상이며 가시광선 투과율이 80 %이상인 것을 특징으로 하는 투명 전자소자용 투명 메모리이다.
바람직하게는 상기 데이터 스토리지 영역은, 적어도 2개 이상의 투명 저항 변화 물질층이 이종 접합(heterojunction)으로 형성될 수 있다.
여기서 상기 투명 저항 변화 물질층은, 전이 금속 산화물(transition metal oxide)로서, 아연(Zn), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 이트륨(Y), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 나이오븀(Nb), 몰리브덴(Mo) 중 적어도 어느 하나를 포함할 수 있다.
또는 상기 투명 저항 변화 물질층은, 자기 저항을 갖는 금속 산화물로서, 자기 저항을 갖는 금속 물질로 망간(Mn)을 포함할 수 있다.
나아가서 상기 투명 저항 변화 물질층은, 강유전체 물질로서, 스트론튬(Sr), 지르코늄(Zr) 또는 티타늄(Ti)의 화합물 중 적어도 어느 하나를 포함할 수도 있다.
나아가서 상기 데이터 스토리지 영역은, 적어도 2개 이상의 투명 저항 변화 물질층으로 형성되며, 각 투명 저항 변화 물질층은 서로 다른 산소의 조성을 갖는 한 종류의 전이 금속 산화물로 형성될 수 있다.
바람직하게는 상기 하부 투명 전극층 및 상기 상부 투명 전극층 각각은, 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 폴리머 또는 투명 전도성 탄소나노튜브(carbon nano tube, CNT) 중 선택된 어느 하나를 포함할 수 있다.
여기서 상기 투명 전도성 산화물은, 산화아연(ZnO), 산화주석(SnO2), 산화인 듐아연(IZO), 산화인듐주석아연(ITZO) 또는 산화인듐주석(ITO) 중 어느 하나이며, 상기 전도성 폴리머는 PEDOT-PSS 또는 폴리아닐린(PANi)이 이용될 수 있다.
나아가서 상기 투명 기판은 유리(glass), 폴리머(polymer) 또는 플라스틱(plastic) 중 선택된 어느 하나로 형성될 수 있다.
바람직하게는 수직 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 비트 전극라인; 및 수평 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 워드 전극라인이 형성되되, 상기 투명 비트 전극라인과 상기 투명 워드 전극라인이 교차되는 지점 상의 상기 투명 비트 전극라인과 투명 워드 전극라인 사이에 상기 데이터 스토리지 영역이 형성되어, 상기 교차지점 상의 투명 비트 전극라인이 상부 투명 전극층이 되고, 상기 교차지점 상의 투명 워드 전극라인이 하부 투명 전극층이 될 수 있다.
보다 바람직하게는 상기 투명 비트 전극라인과 상기 투명 워드 전극라인이 교번하여 다층 구조로 형성되며, 상기 데이터 스토리지 영역을 중심으로 상부에 위치하는 투명 비트 전극라인 또는 투명 워드 전극라인이 상부 투명 전극층이 되고, 하부에 위치하는 투명 비트 전극라인 또는 투명 워드 전극라인이 하부 투명 전극층이 될 수도 있다.
나아가서 상기 하부 투명 전극층과 상부 투명 전극층 사이에 소정의 전압 인가를 제어하기 위한 투명 박막 스위칭 트랜지스터를 더 포함하여 하나의 메모리 셀을 형성할 수 있다.
여기서 상기 하부 투명 전극층이 상기 투명 박막 스위칭 트랜지스터의 소스 전극과 연결되며, 상기 투명 박막 스위칭 트랜지스터의 게이트 전극 신호에 따라 상기 메모리 셀이 동작될 수 있다.
또한 수직 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 비트 전극라인; 및 수평 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 워드 전극라인이 형성되되, 상기 투명 비트 전극라인과 상기 투명 워드 전극라인이 교차되는 지점 상의 상기 투명 비트 전극라인과 투명 워드 전극라인 사이에 상기 메모리 셀이 형성되어, 상기 메모리 셀의 투명 박막 트랜지스터의 게이트 전극은 상기 교차지점 상의 투명 워드 전극라인에 연결되고, 상기 교차지점의 투명 비트 전극라인이 상부 투명 전극층이 될 수 있다.
바람직하게는 상기 비트 전극라인과 상기 워드 전극라인이 교번하여 다층 구조로 형성되며, 상기 데이터 스토리지 영역을 중심으로 상부에 위치하는 비트 전극라인 또는 워드 전극라인이 상부 투명 전극층이 되고, 하부에 위치하는 비트 전극라인 또는 워드 전극라인은 상기 메모리 셀의 투명 박막 트랜지스터의 게이트 전극에 연결될 수 있다.
이와 같은 본 발명에 의하면, 투명도가 대단히 높고 낮은 스위칭 전압에서도 저항 변화에 따른 스위칭 특성을 가지며 또한 장기간이 경과한 후에도 저항 변화 메모리의 스위칭 특성을 유지할 수 있는 투명한 저항 변화 메모리를 공급할 수 있다.
또한, 본 발명에 따르면, 투명한 저항 변화 메모리 소자 제작 시 저렴한 유리나 폴리머, 플라스틱 등 물질을 기판으로 사용할 수 있기 때문에 공정비용이 절감되는 효과가 있다.
나아가서 본 발명에서는 저항 변화 물질층을 복수층으로 형성함으로써, 메모리의 사이즈는 줄이면서도 메모리 용량을 증대시키고 동작특성은 더 향상시킬 수 있다.
이 같은 투명한 저항 변화 메모리는 투명한 메모리 소자 제작 시 기판 크기에 영향을 받지 않기 때문에 투명한 대면적 전자소자 소자에 직접 적용할 수 있는 효과가 있다.
나아가서 플렉시블한 기판을 사용함으로써 외력에 의한 휨 등에도 파손되지 않고 유연하면서 휴대가 용이한 투명 전자소자의 제작이 가능하게 된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.
도 1 은 본 발명에 따른 투명 전자소자용 투명 메모리에 대한 하나의 실시예를 나타낸다.
본 발명에 의한 메모리는, 투명한 기판(110)위에 순차적으로 적층된 하부 투명 전극층(120), 투명한 저항 변화 물질층으로 형성된 데이터 스토리지 영역(130) 및 상부 투명 전극층(140)을 포함한다.
도 1에 도시된 실시예에서, 투명한 기판(110)으로 유리가 이용되었으며, 이외에도 가시광선 투과율이 80 %이상이며, 빛의 왜곡이나 굴곡 현상이 없는 투명한 절연성 재질로서 폴리머 또는 플라스틱 등을 이용할 수 있다.
투명한 저항 변화 물질층(130)은 산화아연(ZnO)을 이용하였으나, 이외에도 가시광선 투과성을 가지며 투과율이 80 %이상이 되도록 전이 금속 산화물(transition metal oxide), 망간 산화물 또는 강유전체 물질 등을 적층하여 형성할 수 있다.
보다 상세하게는 아연(Zn), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 나이오븀(Nb), 몰리브덴(Mo)등의 전이 금속을 산화시킨 산화아연(ZnO), 산화티타늄(TiO2), 산화하프늄(HfO2), 산화지르코늄(ZrO), 산화알루미늄(Al2O3), 산화탄탈륨(Ta2O5), 산화바나듐(V2O5), 산화크롬(CrO2), 산화망간(MnO2), 산화철(Fe2O3), 산화코발트(Co2O3), 산화니켈(NiO), 산화구리(CuO), 산화나이오븀(Nb2O5), 산화몰리브덴(MoO3)등과 같은 화학양론적(stoichiometric) 조성을 갖는 전이 금속 산화물과 산화아연(ZnOx), 산화티타늄(TiOx), 산화하프늄(HfOx), 산화지르코늄(ZrOx), 산화알루미늄(AlxOy), 산화탄탈륨(TaxOy), 산화바나듐(VxOy), 산화크롬(CrOx), 산화망간(MnOx), 산화철(FexOy), 산화코발트(CoxOy), 산화니켈(NiOx), 산화 구리(CuOx), 산화나이오븀(Nb2Ox), 산화몰리브덴(MoOx)등과 같은 비화확양론적(non-stoichiometric) 전이 금속 산화물, Pr1 - xCaxMnO3(PCMO), La1 - xCaxMnO3(LCMO)등과 같은 망간 산화물(manganite oxide), 그리고 SrTiO3, SrZrO3과 같은 강유전체 물질 등이 사용될 수 있다.
하부 투명 전극층(120) 및 상부 투명 전극층(140)으로는 투명전극으로 많이 사용되는 산화인듐주석(ITO)을 적용하였으나, 이외에도 가시광선 투과율이 80 %이상이며 전기 전도도가 우수한 물질로서 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 폴리머 또는 투명 전도성 탄소나노튜브(carbon nano tube, CNT) 등이 이용될 수도 있다.
여기서 투명 전도성 산화물로는 산화아연(Zinc Oxide, ZnO), 산화주석(Tin Oxide, SnO2), 산화인듐아연(Indium Zinc Oxide, IZO), 산화인듐주석아연(Indium Tin Zinc Oxide, ITZO) 또는 산화인듐주석(Indium Tin Oxide, ITO)과 같은 물질을 이용할 수 있으며, 전도성 폴리머로 poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate)인 PEDOT-PSS, 폴리 아닐린(PANi)등이 사용될 수 있다.
나아가서 본 발명에서는 데이터 스토리지 영역을 2개 이상의 투명 저항 변화 물질층으로 형성할 수도 있으며, 도 2 및 도 3은 본 발명에 따라 복수개의 투명 저항 변화 물질층으로 형성된 데이터 스토리지 영역을 갖는 투명 전자소자용 투명 메모리에 대한 실시예를 도시한다.
도 2의 실시예에서는 서로 다른 종류의 투명 저항 변화 물질층(131, 132)을 이종 접합(heterojuction)하여 데이터 스토리지 영역(130)을 형성하였는데, 서로 다른 종류의 투명 저항 변화 물질층으로 ZnO 층(131)과 TiO2 층(132)을 형성시켰다.
이와 같은 이종 접합으로 복수개의 투명 저항 변화 물질층을 형성하는 경우에 서로의 저항차가 큰 2개의 물질로 투명 저항 변화 물질층을 형성하는 것이 바람직하며, 도 2의 실시예에서는 초기의 TiO2 층(132)의 저항이 ZnO 층(131)보다 훨씬 크다. 이와 같은 경우에 포밍 프로세스(forming process)에 따른 전압 인가 시에 TiO2 층(132)에서 먼저 포밍(forming)이 발생하고 그 이후에 ZnO 층(131)의 저항이 더 크게 되어 투명 저항 변화 물질층(130)의 스위칭 특성이 나타나게 된다. 또한 TiO2 층(132)과 ZnO 층(131)이 직렬 연결되므로 낮은 저항 상태(ON-state)의 저항값을 더욱 증가시킬 수 있게 된다.
따라서 본 발명에 따른 도 2의 실시예와 같은 경우에 낮은 저항 상태(ON-state)의 저항값을 더 증가시킴으로 인해 낮은 리셋 전류에서도 메모리의 구동이 가능하게 되므로, 메모리의 스위칭 동작특성을 더욱 향상시킬 수 있게 된다.
한 걸음 더 나아가서 한 종류의 금속 산화물로 투명 저항 변화 물질층을 복수개로 형성함에 있어서, 각 투명 저항 변화 물질층이 서로 다른 산소의 조성을 갖도록 형성시킬 수 있다.
도 3의 실시예에서는 ZnO로 3개의 투명 저항 변화 물질층을 갖는 데이터 스토리지 영역(130)을 형성하는데, 이때 각각의 투명 저항 변화 물질층의 산소 조성 을 상이하게 하여 형성시켰다.
도 3에 도시된 바와 같이 데이터 스토리지 영역(130)을 ZnO로 각각 산소비율이 20%인 층(133), 5%인 층(134) 및 20%인 층(135)으로 형성시켰으며, 이와 같이 데이터 스토리지 영역(130)을 다층 구조로 형성하는 경우에, 실제적으로 포밍 프로세스 과정에서 저항이 가장 큰 물질인 산소 비율이 5%인 ZnO 층(134)에서만 스위칭 특성이 발생되게 되고, 또한 순차적으로 적층한 다층 구조가 직렬 연결 방식이므로 낮은 저항 상태(ON-state)의 저항값이 커지게 되어 상기 도 2의 실시예에서와 같이 낮은 리셋 전류에서도 메모리 소자의 안정적 구동이 가능하게 된다.
도 4는 도 1의 본 발명에 따른 투명 전자소자용 투명 메모리의 실제 제품에 대한 사진이다.
도 4의 본 발명에 따른 투명 메모리 소자(100)는 하부 투명 전극층(120)인 ITO가 증착되어 있는 상용화된 유리기판(110)을 사용하였는데, 이때 하부 투명 전극층(120)은 143nm의 두께를 갖으며, 면저항(sheet resistance)은 12Ω/□, 비저항(resistivity)은 1.7×10-4Ωcm의 특성을 갖는다.
하부 투명 전극층(120)의 상부에 투명한 저항 변화 물질층(130)으로 섀도우 마스크를 사용하여 ZnO를 증착하였는데, MOCVD를 이용하여 기판온도를 200℃, 아르곤(Ar) 가스를 캐리어(carrier) 가스로 사용하여 DEZ (Diethylzinc)와 H2O (vapor)를 챔버(chamber)내로 주입하면서 공정 압력을 2Torr로 조절하여 6min 동안 증착시켜 그 두께를 100nm로 형성하였다.
이후에 상부 투명 전극층(140)은 섀도우 마스크를 사용하여 스퍼터링(sputtering) 방식으로 ITO를 형성하고 250℃에서 어닐링(annealing)하여 ITO의 두께를 175nm로 형성하였으며, 상부 투명 전극층(140)의 면저항은 25Ω/□, 비저항(resistivity)은 4.4×10-4Ωcm의 특성을 갖는다.
도 4에서 보는 바와 같이 본 발명에 따른 투명 전자소자용 투명 메모리는 그 투명도가 매우 높아 하면에 놓인 글씨가 선명하게 보일정도의 가시광선 투과율이 높으며 투과하는 빛의 변형이나 왜곡이 전혀 없는 투명한 메모리 소자로서 이용될 수 있다.
도 5 내지 도 8은 도 4의 본 발명에 따른 투명 전자소자용 투명 메모리를 SPA(semiconductor parameter analyzer)를 이용하여 분석한 결과들에 대한 그래프를 도시한다.
도 5는 본 발명에 따른 투명 전자소자용 투명 메모리의 투과율에 대한 결과를 나타내는 그래프이며, 도 5에 나타난 바와 같이 파장 길이가 400nm 내지 800nm인 가시광선에 대하여 최대 투과율이 86 %이고 최소 투과율이 76 %이며 평균적으로 81 %의 투과율을 나타내는 결과를 얻었다. 이와 같은 결과에 의할 때 본 발명에 의한 투명 전자소자용 투명 메모리는 매우 높은 투명도를 갖는 메모리로 이용이 가능하다.
도 6은 본 발명에 따른 투명 전자소자용 투명 메모리의 저항 변화에 따른 스 위칭 특성을 나타낸다.
도 6에서 가로축은 인가전압을 나타내며 세로축은 인가전압에 대한 전류 값을 나타낸다. 비휘발성 투명한 저항 변화 메모리로 동작하기 위해서는 전류 응답에 대한 전기적 스트레스(forming process)가 요구되며, 여기서 포밍 전압(forming voltage)은 대략 3.2 V로 나타났다. 초기 포밍 프로세스(forming process)이후에 투명한 저항 변화 메모리에 0부터 점점 전압을 높여 인가하였을 때 투명한 저항 변화 메모리는 낮은 저항 상태(LRS:ON-state)에서 동작하다가 대략 1.8 V가 인가되었을 때 높은 저항 상태(HRS:OFF-state)에 도달하였다. 그리고 다시 투명한 저항 변화 메모리에 0부터 점점 전압을 높여 인가하였을 때 투명한 저항 변화 메모리는 대략 2.6 V가 인가되었을 때 다시 낮은 저항 상태(LRS:ON-state)로 되돌아왔다.
이와 같은 결과에 의할 때 본 발명에 따른 투명한 저항 메모리는 인가되는 전압에 따라 두 개의 다른 스위칭 상태로 바뀔 수 있기 때문에 메모리로서 동작할 수 있음을 알 수 있다.
도 7은 본 발명에 따른 투명 전자소자용 투명 메모리의 시간 변화에 따른 저항 유지 특성을 나타내는 그래프이다.
도 7에 나타난 바와 같이 본 발명에 따른 투명 전자소자용 투명 메모리는 실온에서 저항값의 급격한 변동 없이 105 초 동안 높은 저항 상태(HRS) 및 낮은 저항 상태(LRS)의 저항 특성을 유지함을 알 수 있으며, 또한 보외법(extrapolation)에 근거하여 10년 이상의 기간 동안 저항 변화 메모리로서의 특성을 유지할 수 있음을 알 수 있다.
도 8은 본 발명에 따른 투명 전자소자용 투명 메모리에 대한 스위칭 특성 테스트를 수행한 결과를 나타낸다.
도 8의 그래프에 나타난 바와 같이 높은 저항 상태(HRS) 및 낮은 저항 상태(LRS)의 저항값에 있어서 비록 저항값에 약간의 변동이 발생하였지만 100번의 주기 동안 안정적인 스위칭 특성을 유지하였음을 알 수 있다.
도 9 내지 도 12는 본 발명에 따른 단층의 투명 저항 변화 물질층을 갖는 투명 전자소자용 투명 메모리를 제작하는 공정을 도시하며 이하에서 도 9 내지 도 12를 참조하여 본 발명에 따른 투명 전자소자용 투명 메모리에 대한 제작을 상세히 살펴본다.
도 9을 참조하면, 기판(110) 상에 하부 전극으로 사용할 하부 투명 전극층(120)을 형성하는데, 여기서 투명 기판(110)은 투명 메모리를 구성하는 본체가 된다. 투명 기판(110)은 투명 메모리를 구현하기 위하여 가시광선 투과율이 80 % 이상이고 빛의 왜곡이나 굴곡 현상이 없는 투명한 절연성 재질을 사용하는 것이 바람직하다.
하부 투명 전극층(120)은 투명 메모리의 공통 하부 전극이 된다. 이에 따라 하부 투명 전극층(120)은 투명 기판(110)과 마찬가지로 가시광선 투과율이 80 % 이상이며 전기 전도도가 우수한 물질을 사용하는 것이 바람직하며, 예를 들자면, 산화아연(Zinc Oxide, ZnO), 산화주석(Tin Oxide, SnO2), 산화인듐아연(Indium Zinc Oxide, IZO), 산화인듐주석아연(Indium Tin Zinc Oxide, ITZO) 또는 산화인듐주석(Indium Tin Oxide, ITO)과 같은 투명 전도성 산화막(Transparent Conducting Oxide, TCO), 또는 poly(3,4 - ethylenedioxythiophene)-poly(styrene sulfonate)인 PEDOT-PSS, 폴리 아닐린(PANi)등과 같은 투명한 전도성 폴리머, 그리고 전도성이 우수한 투명 탄소나노튜브(carbon nano tube, CNT) 등이 사용될 수 있다. 도 9의 b)에 도시된 바와 같이 상기의 물질들은 기존의 스퍼터링(sputtering)과 같은 PVD (physical vapor deposition)방법이나 PVD 후 높은 온도의 확산로(furnace)안에서 산소와 반응시키는 산화법(oxidation), 그리고 용액 상태의 시료를 스핀 코팅(spin coating) 방법을 통하여 하부 투명 전극층(120)을 증착할 수 있다.
도 10 및 도 11은 투명 저항 변화 물질층을 형성하는 과정을 나타낸다.
투명 저항 변화 물질층인 데이터 스토리지 영역(130)은 저항 변화 메모리 소자의 핵심 부분으로서 메모리 소자의 스위칭이 발생하는 부분이다. 전압이나 전류를 인가에 따른 특별한 조건하에서 저항 변화 물질은 고저항 상태에서 저저항 상태로 또는 그 반대로 저항 변화가 발생하여 스위칭 특성을 나타내어 저항 변화 메모리에 사용된다. 이 투명 저항 변화 물질층인 데이터 스토리지 영역(130)이 투명 메모리에 적용되기 위해서는 물질의 광학적 밴드갭이 3 eV 이상이며 가시광선의 투과율이 80 % 이상인 특징을 갖추어야 한다.
투명 저항 변화 물질층으로는 대표적으로 아연(Zn), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 나이오븀(Nb), 몰리브덴(Mo)등 의 전이 금속을 산화시킨 산화아연(ZnO), 산화티타늄(TiO2), 산화하프늄(HfO2), 산화지르코늄(ZrO), 산화알루미늄(Al2O3), 산화탄탈륨(Ta2O5), 산화바나듐(V2O5), 산화크롬(CrO 2 ), 산화망간(MnO2), 산화철(Fe2O3), 산화코발트(Co2O3), 산화니켈(NiO), 산화구리(CuO), 산화나이오븀(Nb2O5), 산화몰리브덴(MoO3)등과 같은 화학양론적(stoichiometric) 조성을 갖는 전이 금속 산화물과 산화아연(ZnOx), 산화티타늄(TiOx), 산화하프늄(HfOx), 산화지르코늄(ZrOx), 산화알루미늄(AlxOy), 산화탄탈륨(TaxOy), 산화바나듐(VxOy), 산화크롬(CrOx), 산화망간(MnOx), 산화철(FexOy), 산화코발트(CoxOy), 산화니켈(NiOx), 산화구리(CuOx), 산화나이오븀(Nb2Ox), 산화몰리브덴(MoOx)등과 같은 비화확양론적(non-stoichiometric) 전이 금속 산화물, Pr1-xCaxMnO3(PCMO), La1-xCaxMnO3(LCMO)등과 같은 망간 산화물(manganite oxide), 그리고 SrTiO3, SrZrO3과 같은 강유전체 물질 등이 사용될 수 있다.
상기 물질들 또한 하부 투명 전극층(120)과 마찬가지로 기존의 스퍼터링(sputtering)과 같은 PVD 방법이나 PVD 후 높은 온도의 확산로(furnace)안에서 산소와 반응시키는 산화법(oxidation), 그리고 증기(vapor)형태의 금속 유기화합물(MO source)을 열분해하여 산소와 반응시켜 증착하는 CVD법 등을 통하여 증착할 수 있다. 투명한 저항 변화 메모리 소자를 구동하기 위해서는 각각의 상부와 하부 투명 전극층이 필요하며 이를 위해 하부 투명 전극층(120)이 부분적으로 드러나야 한다.
이와 같은 하부 투명 전극층(120)이 드러나도록 하기 위하여 도 10과 같이 전이 금속 산화물층(130)을 증착할 때 하부 투명 전극층(120) 위에 섀도우 마스크(shadow mask)(10)를 사용하여 섀도우 마스크(10)에 의해 가려지는 부분에는 저항 변화 물질층인 데이터 스토리지 영역(130)이 증착되지 않게 하는 방법이 있으며, 또한 도 11에 도시된 바와 같이 하부 투명 전극층(120) 전면에 저항 변화 물질층(139)을 증착하고 일반적인 리소그래피(lithography) 방법을 사용하여 저항 변화 물질층의 일부를 건식 식각(dry etching) 또는 습식 식각(wet etching) 방법을 이용하여 저항 변화 물질층인 데이터 스토리지 영역(130)을 형성하며 이로써 하부 투명 전극층(120)의 일부가 드러나게 할 수 있다.
도 12는 상부 투명 전극층을 형성하는 공정을 도시한다.
투명한 상부 금속층(140)도 하부 금속층(120)과 마찬가지로 가시광선 투과율이 80 % 이상이며 전기 전도도가 우수한 물질을 사용하는 것이 바람직하다. 또한 사용 가능한 물질로는 하부 금속층(120)과 마찬가지로 산화아연(Zinc Oxide, ZnO), 산화주석(Tin Oxide, SnO2), 산화인듐아연(Indium Zinc Oxide, IZO), 산화인듐주석아연(Indium Tin Zinc Oxide, ITZO) 또는 산화인듐주석(Indium Tin Oxide, ITO)과 같은 투명 전도성 산화막(Transparent Conducting Oxide, TCO), 또는 poly(3,4-ethylenedioxythiophene)-poly(styrene sulfonate)인 PEDOT-PSS, 폴리 아닐린(PANi)등과 같은 투명한 전도성 폴리머, 그리고 전도성이 우수한 투명 탄소나노 튜브(carbon nano tube, CNT) 등이 사용될 수 있으며, 기존의 스퍼터링(sputtering)과 같은 PVD (physical vapor deposition)방법이나 PVD 후 높은 온도의 확산로(furnace)안에서 산소와 반응시키는 산화법(oxidation), 그리고 용액 상태의 시료를 스핀 코팅(spin coating) 방법을 통하여 하부 투명 전극층을 증착할 수 있다.
보다 바람직하게는 도 12에 도시된 바와 같이 투명한 상부 금속층(140)은 도 12의 a와 같이 섀도우 마스크(20)를 사용함으로써 기존의 리소그래피 방법을 사용하지 않고 상부 금속층(140)을 손쉽게 형성할 수 있이며, 도 12의 b)는 이와 같은 공정을 통해 최종적으로 제작된 투명 전자소자용 투명 메모리를 나타낸 것이다.
이상과 같은 본 발명에 따른 투명 전자소자용 투명 메모리의 전기적 특성에 대한 테스트 결과, 투명도가 대단히 높고 낮은 스위칭 전압에서도 저항 변화에 따른 스위칭 특성을 가지며 또한 장기간 경과 후에도 안정적인 저항 변화 메모리로서의 스위칭 특성을 유지할 수 있는 투명한 메모리의 제공이 가능해진다.
본 발명에 따른 투명 전자소자용 투명 메모리는 메모리 어레이를 형성하여 투명 전자소자의 각 셀의 메모리로서 이용할 수 있는데, 도 13은 본 발명에 따른 메모리 어레이를 형성한 하나의 실시예를 도시한다.
도 13에 도시된 바와 같이 수직 방향으로 서로 평행하며 일정 간격씩 이격되어 복수개의 투명 비트 전극라인(BL)을 배치하고, 수평 방향으로 서로 평행하며 일정 간격씩 이격되어 복수개의 투명 워드 전극라인(WL)을 배치하며, 투명 비트 전극 라인(BL)과 투명 워드 전극라인(WL)이 교차되는 지점에 투명 저항 변화 물질층으로 형성되는 데이터 스토리지 영역(130)이 위치되어 하나의 메모리 소자(100)가 형성된다.
이때 투명 비트 전극라인(BL)이 상부 투명 전극층이 되고, 투명 워드 전극라인(WL)이 하부 투명 전극층이 되어 데이터 스토리지 영역(130)에 전압을 인가하여 투명 저항 변화 물질층에 전위차를 발생시켜 저항 변화 물질이 저항 변화 메모리로서 구동되게 된다.
여기서 도 13에 도시된 바와 같이 순차적으로 투명 비트 전극라인(BL), 투명 저항 변화 물질층인 데이터 스토리지 영역(130), 투명 워드 전극라인(WL)을 적층하는 것이 바람직하며, 여기서 투명 비트 전극라인(BL)과 투명 워드 전극라인(WL)은 산화인듐주석(ITO), 산화아연(ZnO), 산화주석(SnO2), 산화인듐아연(IZO), 산화인듐주석아연(ITZO), 탄소나노튜브(CNT), 산화니켈(NiOx) 등 투명 전극 형성 물질로 형성될 수 있다.
이와 같이 복수개의 투명 비트 전극라인(BL)과 복수개의 투명 워드 전극라인(WL)을 구비하고 상기 교차지점 상에 데이터 스토리지 영역(130)을 위치시켜 하나의 데이터 스토리지 영역(130)이 하나의 메모리 소자(100)로서 동작하고 도 13과 같이 복수개의 메모리 소자가 배열되어 매트릭스 형태의 메모리 어레이를 형성할 수 있게 된다.
나아가서 도 13의 실시예에서는 데이터 스토리지 영역(130)의 투명 저항 변 화 물질층이 단층으로 구성되어 있으나, 메모리 소자로서의 동작 특성을 더욱 효과적으로 하기 위하여 데이터 스토리지 영역이 2개 이상의 투명 저항 변화 물질층으로 형성될 수 있으며, 도 14 및 도 15는 본 발명에 따라 데이터 스토리지 영역을 2개의 투명 저항 변화 물질층으로 형성한 실시예를 도시한다.
도 14는 2개의 투명 저항 변화 물질층을 형성한 실시예에 대한 사시도이며, 도 15는 도 14의 실시예에 대한 단면도를 나타낸다. 도 14 및 도 15의 실시예는 상기 도 13의 실시예와 같이 복수개의 투명 비트 전극라인(BL)과 복수개의 투명 워드 전극라인(WL)의 각각의 교차지점 상에 데이터 스토리지 영역(130)을 위치시키는데, 데이터 스토리지 영역(130)이 서로 다른 종류로 형성되는 2개의 저항 변화 물질층(136,137)을 갖으며, 교차지점 상에 위치한 투명 비트 전극라인과 투명 워드 전극라인 및 데이터 스토리지 영역이 하나의 메모리 소자(100)로서 동작하게 되는데, 이때 2개의 저항 변화 물질층(136,137)은 상기 도 2의 실시예에서와 같이 서로 저항값이 차이가 큰 물질로 형성되는 것이 바람직하며, 그 동작관계는 해당 투명 비트 전극라인(BL)이 상부 투명 전극층이 되고, 투명 워드 전극라인(WL)이 하부 투명 전극층이 되어 도 2의 실시예와 유사하게 동작하므로 이에 대한 자세한 설명은 생략하기로 한다.
한 걸음 더 나아가서, 본 발명에서는 보다 작은 사이즈에서 보다 많은 용량을 갖는 메모리를 제공하기 위하여 다층 구조의 메모리를 제시하는데, 도 16 및 도 17은 본 발명에 따른 다층 구조의 투명 메모리에 대한 실시예를 도시한다.
도 16은 다층 구조의 투명 메모리의 실시예에 대한 사시도이고, 도 17은 도 16의 실시예에 대한 단면도를 나타내며, 도 16 및 도 17에 도시된 바와 같이, 투명 비트 전극라인(BLa)과 투명 워드 전극라인(WLa, WLb)을 교번하여 다층 구조로 형성시키며, 투명 비트 전극라인(BLa)과 투명 워드 전극라인(WLa, WLb)의 교차지점 상의 투명 비트 전극라인과 투명 워드 전극라인 사이에 데이터 스토리지 영역(130)이 형성된다.
이와 같이 형성하는 경우에 데이터 스토리지 영역(130)을 중심으로 상부에 위치하는 투명 비트 전극라인 또는 투명 워드 전극라인이 상부 투명 전극층이 되고, 하부에 위치하는 투명 비트 전극라인 또는 투명 워드 전극라인이 하부 투명 전극층이 되는데, 도 16 및 도 17을 참조하여 살펴보면, 하부에 위치한 데이터 스토리지 영역(130)을 중심으로 보면 상부에 위치하는 투명 비트 전극라인(BLa)이 상부 투명 전극층이 되고 하부에 위치하는 투명 워드 전극라인(WLa)가 하부 투명 전극층이 되어 하나의 메모리 소자(102)가 되고, 상부에 위치한 데이터 스토리지 영역(130)을 중심으로 보면 상부에 위치하는 투명 워드 전극라인(WLb)이 상부 투명 전극층이 되고 하부에 위치하는 투명 비트 전극라인(BLa)이 하부 투명 전극층이 되어 하나의 메모리 소자(101)가 된다.
이와 같이 하나의 전극라인으로 상부 전극층 또는 하부 전극층의 동작을 할 수 있게 되어, 메모리의 사이즈는 더욱 줄이면서도 더욱 큰 용량을 제공할 수 있게 된다.
여기서 상기 도 13 내지 도 17에는 도시되어 있지 않지만, 해당 메모리 소자를 동작시키기 위해 해당 워드 전극라인과 비트 전극라인의 전류를 제어하는 드라 이브가 장착될 수 있다.
나아가서 보다 효과적으로 투명 전자소자에서 투명 메모리 소자의 구동을 제어하기 위하여 투명 박막 스위칭 트랜지스터가 구비될 수 있는데, 본 발명에서는 데이터 스토리지 영역에 소정의 전압을 인가시키기 위하여 상부 투명 전극층과 하부 투명 전극층 간의 전압인가를 제어하기 위한 투명 박막 스위칭 트랜지스터를 포함할 수 있으며, 이와 같이 하나의 데이터 스토리지 영역과 하나의 투명 박막 스위칭 트랜지스터가 구비되어 하나의 메모리 셀이 형성될 수 있다.
또한 상기 메모리 셀이 복수개 모여 투명 전자소자의 각 셀의 데이터 스토리지 역할을 수행하는 메모리 모듈이 될 수 있다.
도 18 내지 도 25는 본 발명에 따른 투명 전자소자용 투명 메모리에 투명 박막 스위칭 트랜지스터가 구비된 실시예를 나타낸다.
도 18 및 도 19는 본 발명에 따른 투명한 저항 변화 메모리 소자와 스태거형 (Staggered Type) 투명 박막 스위칭 트랜지스터로 이루어진 메모리 셀을 나타낸다.
도 18의 실시예에서는 투명기판(110) 상에 수평방향으로 순차적으로 하부 투명 전극층(120a), 투명 저항 변화 물질층의 데이터 스토리지 영역(130a) 및 상부 투명 전극층(140a)으로 투명 메모리 소자(100a)를 형성하였으며, 투명 박막 스위칭 트랜지스터(200a)는 탑 게이트 구조(Top gate structure)로 투명기판(110) 상에 소스 전극층(220a)과 드레인 전극층(230a)을 형성하고 반도체 채널(250a)를 형성한 후 게이트 절연막(240a)을 도포하여 그 상부에 게이트 전극층(210a)을 형성하였다.
여기서 투명 메모리 소자(100a)의 하부 투명 전극층(120a)과 투명 박막 스위칭 트랜지스터(200a)의 소스 전극층(220a)은 서로 연결되어 형성되고, 게이트(210a)의 신호에 따라 투명 박막 스위칭 트랜지스터(200a)가 투명 메모리 소자(100a)의 데이터 스토리지 영역(130a)을 구동시키게 된다.
도 19의 실시예에서는 투명기판(110) 상에 수직 방향으로 순차적으로 하부 투명 전극층(120b), 투명 저항 변화 물질층의 데이터 스토리지 영역(130b) 및 상부 투명 전극층(140b)으로 투명 메모리 소자(100b)를 형성하였으며, 투명 박막 스위칭 트랜지스터(200b)는 도 18의 실시예와 동일하게 탑 게이트 구조로 형성하였다.
나아가서 도 20 및 도 21은 본 발명에 따른 투명한 저항 변화 메모리 소자와 뒤집힌 스태거형 (Inverted Staggered Type) 투명 박막 스위칭 트랜지스터로 이루어진 메모리 셀을 나타낸다.
도 20의 실시예에서는 도 18의 실시예에서와 유사하게 투명 메모리 소자(100c)를 수평방향으로 순차적으로 형성하였으며, 투명 박막 스위칭 트랜지스터(200c)는 보틈 게이트 구조(Bottom gate structure)로 투명기판(110) 상에 게이트 전극층(210c)을 형성하고 그 위에 게이트 절연막(240c)을 형성한 후 반도체 채널(250c)을 형성하였으며, 그 위에 소스 전극층(220c)과 드레인 전극층(230c)을 형성하였다.
여기서 소스 전극층(220c)은 투명 메모리 소자(100c)의 하부 투명 전극층(120c)과 연결된다.
도 21의 실시예에서는 투명기판(110) 상에 수직 방향으로 순차적으로 하부 투명 전극층(120d), 투명 저항 변화 물질층의 데이터 스토리지 영역(130d) 및 상부 투명 전극층(140d)으로 투명 메모리 소자(100d)를 형성하였으며, 투명 박막 스위칭 트랜지스터(200d)는 도 20 실시예와 동일하게 보틈 게이트 구조로 형성하였다.
도 22 및 도 23은 코플래너형(Coplanar Type) 투명 박막 스위칭 트랜지스터로 이루어진 메모리 셀을 나타내며, 도 22에서는 수평방향으로 투명 메모리 소자(100e)를 형성하고, 도 23에서는 수직방향으로 투명 메모리 소자(100f)를 형성하였으며, 투명 박막 스위칭 트랜지스터(200e, 200f)는 투명기판(110) 상에 반도체 채널(250e, 250f)를 형성하고 그 위에 게이트 절연막(240e, 240f), 소스 전극층(220e, 220f) 및 드레인 전극층(230e, 230f)를 형성하였고, 게이트 절연막(240e, 240f) 위에 게이트 전극층(210e, 210f)를 형성하였다.
도 22에서는 투명 메모리 소자(100e)의 상부 투명 전극층(140e)과 투명 저항 변화 물질층(130e)에 의해 반도체 채널(250e)이 영향 받지 않도록 상부 투명 전극층(140e)과 투명 저항 변화 물질층(130e)의 하부에 절연층(240)을 형성하였다.
도 24 및 도 25는 뒤집힌 코플래너형(Inverted Coplanar Type) 투명 박막 스위칭 트랜지스터로 이루어진 메모리 셀을 나타내며, 도 24에서는 수평방향으로 투명 메모리 소자(100g)를 형성하고, 도 25에서는 수직방향으로 투명 메모리 소자(100h)를 형성하였으며, 투명 박막 스위칭 트랜지스터(200g, 200h)는 투명기판(110) 상에 게이트 전극층(210g, 210h)을 형성하고 그 위에 게이트 절연막(240g, 240h)을 형성한 후 소스 전극층(220g, 220h) 및 드레인 전극층(230g, 230h)과 반도체 채널(250g, 250h)를 형성하였다.
상기 도 18 내지 도 25의 실시예에서의 투명 박막 스위칭 트랜지스터에 있어서, 절연막(240)과 게이트 절연막(240a~240h)는, 투명한 산화막(SiO2) 계열 물질, 투명한 질화막(Si3N4) 계열 물질 또는 기타 투명한 부도체 물질로 형성될 수 있으며, 게이트 전극층(210a~210h), 소스 전극층(220a~220h) 및 드레인 전극층(230a~230h)은 ITO, ZnO, SnO2, IZO, ITZO, CNT, NiOx 등 투명전극 형성 물질들로 형성될 수 있다. 또한 반도체 채널(250a~250h)은, 산화물 계열 물질로 SnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, LaCuOS, TiO2, ZnO, CdO, SnO2, IGZO(In-Ga-Zn-O), In2O3, MgxZn1-xO, CdxZn1-xO, ZnO:Ni, ZnO:Al, MgxZn1-xO:Ni, CdxZn1-xO:Ni 등이 이용되거나 질화물 계열물질로 GaN, InGaN, AlGaN, InGaAlN, AlxGa1-xN:H 등이 이용될 수도 있으며, 또한 탄화물 계열의 SiC 또는 다이아몬드 등 다양한 반도체 물질로 형성될 수 있다.
한걸음 더 나아가서 투명 기판(110)은 플랙시블(Flexible)한 투명 기판이 적용될 수도 있는데, 플랙시블한 투명 기판으로는 polyester (PET), polyethylenenaphalate (PEN), polyetherimide (PEI), polyetheretherketone (PEEK), polyethersulphone (PES), polyarylate (PAR), ployimide (PI) 또는 polycarbonate (PC) 등의 폴리머 물질이나 투명하고 플랙시블한 플라스틱 물질 등이 이용될 수 있다.
이와 같은 본 발명에 따른 투명 메모리 셀들로 어레이를 형성하여 투명 전자 소자의 각 셀의 메모리로서 이용할 수 있는데, 도 26은 상기 도 18 내지 도 25의 본 발명에 따른 실시예의 메모리 셀을 투명 전자소자에 적용하는 투명 메모리 어레이에 대한 개략적인 회로도를 나타낸다.
도 26에 도시된 바와 같이, 본 발명에 따른 투명 메모리 소자(100)와 투명 박막 스위칭 트랜지스터(200)가 하나씩 구비되어 하나의 투명 메모리 셀을 구성하고, 상기 투명 메모리 셀이 소정의 간격을 두고 복수개가 형성되어 투명 메모리 어레이를 형성한다.
이와 같이 형성된 투명 메모리 어레이를 구동시키기 위하여 도 26에 도시된 바와 같이 수평방향으로 복수개의 투명 워드 전극라인(WL)을 형성하고, 수직방향으로 복수개의 투명 비트 전극라인(BL)을 형성하여, 투명 워드 전극라인(WL)과 투명 비트 전극라인(BL)의 전류흐름으로 동작하는 투명 박막 스위칭 트랜지스터(200)에 의해 각각의 투명 메모리 소자(100)가 구동될 수 있다.
보다 자세히 살펴보자면, 투명 메모리 소자(100)의 상부 투명 전극층(140)은 투명 비트 전극라인(BL)에 연결되고 하부 투명 전극층(120)은 투명 박막 스위칭 트랜지스터(200)의 소스 전극(220)에 연결되며, 투명 박막 스위칭 트랜지스터(200)의 게이트 전극(210)이 투명 워드 전극라인(WL)에 연결된다.
투명 워드 전극라인(WL)과 투명 비트 전극라인(BL)의 전류 흐름에 따라 해당 투명 박막 스위칭 트랜지스터(200)가 연계된 투명 메모리 소자(100)의 메모리 기능을 온/오프(On/Off)하는데, 이는 투명 박막 스위칭 트랜지스터(200)에 의해 투명 메모리 소자(100)의 상부 투명 전극층(140)과 하부 투명 전극층(120) 사이에는 전 압차가 발생되고 이 전압차에 의해 투명 저항 변화 물질층인 데이터 스토리지 영역(130)의 저항이 변화되어 데이터 스토리지 영역(130)이 메모리로서 역할을 수행하게 된다.
이상에서 살펴본 바와 같이 본 발명에 따른 투명 전자소자용 투명 메모리를 투명 전자제품에 적용하는 경우에, 투명한 메모리 소자 제작 시 기판 크기에 영향을 받지 않기 때문에 투명한 대면적 디스플레이 등에 장착되는 전자소자에 직접 적용할 수 있다.
또한 플렉시블한 기판을 사용함으로써 외력에 의한 휨 등에도 파손되지 않고 유연하면서 휴대가 용이한 투명 전자소자의 제작이 가능하게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상이 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 3은 본 발명에 따른 투명 전자소자용 투명 메모리에 대한 하나의 실시예를 나타내고,
도 4는 본 발명에 따른 투명 전자소자용 투명 메모리의 실제 제품에 대한 사진이며,
도 5는 본 발명에 따른 투명 전자소자용 투명 메모리의 투과율에 대한 결과를 나타내는 그래프이며,
도 6은 본 발명에 따른 투명 전자소자용 투명 메모리의 저항 변화에 따른 스위칭 특성을 나타내고,
도 7은 본 발명에 따른 투명 전자소자용 투명 메모리의 시간변화에 따른 저항 유지 특성을 나타내는 그래프이며,
도 8은 본 발명에 따른 투명 전자소자용 투명 메모리에 대한 스위칭 특성 테스트를 수행한 결과를 나타내고,
도 9 내지 도 12는 본 발명에 따른 투명한 저항 변화 메모리 소자의 제작 공정을 나타내며,
도 13 내지 도 17은 본 발명에 따른 투명한 저항 변화 메모리 소자를 이용하여 투명 메모리 어레이가 형성된 실시예를 도시하며,
도 18 내지 도 25는 본 발명에 따른 투명한 저항 변화 메모리 소자와 투명 박막 스위칭 트랜지스터로 구성되는 투명 메모리 셀의 실시예를 도시하며,
도 26은 본 발명에 따른 투명 메모리 셀로 구성되는 투명 메모리 어레이의 개략적인 회로도를 도시한다.
< 도면의 주요 부호에 대한 설명>
100, 100a~100h : 투명 메모리 소자, 110 : 투명 기판,
120, 120a~120h : 하부 투명 전극층,
130, 130a~130h : 데이터 스토리지 영역,
140, 140a~140h : 상부 투명 전극층,
200, 200a~200h : 투명 박막 스위칭 트랜지스터,
WL, WLa, WLb : 투명 워드 전극라인, BL, BLa : 투명 비트 전극라인.

Claims (15)

  1. 투명 기판 상에 순차적으로 형성된 하부 투명 전극층, 적어도 하나 이상의 투명 저항 변화 물질층으로 형성된 데이터 스토리지 영역 및 상부 투명 전극층을 포함하며,
    상기 투명 저항 변화 물질층은, 상기 하부 투명 전극층과 상부 투명 전극층 사이에 소정의 전압 인가에 따른 저항 변화로 스위칭 특성을 가지고, 광학적 밴드갭(band-gap)이 3 eV 이상이며 가시광선 투과율이 80 %이상인 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  2. 제 1 항에 있어서,
    상기 데이터 스토리지 영역은, 적어도 2개 이상의 투명 저항 변화 물질층이 이종 접합(heterojunction)으로 형성된 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  3. 제 1 항에 있어서,
    상기 투명 저항 변화 물질층은,
    전이 금속 산화물(transition metal oxide)로서, 아연(Zn), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 이트륨(Y), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 나이오븀(Nb), 몰리 브덴(Mo) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  4. 제 1 항에 있어서,
    상기 투명 저항 변화 물질층은,
    자기 저항을 갖는 금속 산화물로서, 자기 저항을 갖는 금속 물질로 망간(Mn)을 포함하는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  5. 제 1 항에 있어서,
    상기 투명 저항 변화 물질층은,
    강유전체 물질로서, 스트론튬(Sr), 지르코늄(Zr) 또는 티타늄(Ti)의 화합물 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  6. 제 3 항에 있어서,
    상기 데이터 스토리지 영역은, 적어도 2개 이상의 투명 저항 변화 물질층으로 형성되며,
    각 투명 저항 변화 물질층은 서로 다른 산소의 조성을 갖는 한 종류의 전이 금속 산화물로 형성된 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  7. 제 1 항에 있어서,
    상기 하부 투명 전극층 및 상기 상부 투명 전극층 각각은,
    투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 폴리머 또는 투명 전도성 탄소나노튜브(carbon nano tube, CNT) 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  8. 제 7 항에 있어서,
    상기 투명 전도성 산화물은, 산화아연(ZnO), 산화주석(SnO2), 산화인듐아연(IZO), 산화인듐주석아연(ITZO) 또는 산화인듐주석(ITO) 중 어느 하나이며,
    상기 투명 전도성 폴리머는 PEDOT-PSS 또는 폴리아닐린(PANi)인 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  9. 제 1 항에 있어서,
    상기 투명 기판은 유리(glass), 폴리머(polymer) 또는 플라스틱(plastic) 중 선택된 어느 하나로 형성된 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    수직 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 비트 전극라인; 및
    수평 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 워드 전극라인이 형성되되,
    상기 투명 비트 전극라인과 상기 투명 워드 전극라인이 교차되는 교차지점 상의 상기 투명 비트 전극라인과 투명 워드 전극라인 사이에 상기 데이터 스토리지 영역이 형성되어, 상기 교차지점 상의 투명 비트 전극라인이 상부 투명 전극층이 되고, 상기 교차지점 상의 투명 워드 전극라인이 하부 투명 전극층이 되는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  11. 제 10 항에 있어서,
    상기 투명 비트 전극라인과 상기 투명 워드 전극라인이 교번하여 다층 구조로 형성되며,
    상기 데이터 스토리지 영역을 중심으로 상부에 위치하는 투명 비트 전극라인 또는 투명 워드 전극라인이 상부 투명 전극층이 되고, 하부에 위치하는 투명 비트 전극라인 또는 투명 워드 전극라인이 하부 투명 전극층이 되는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  12. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 하부 투명 전극층과 상부 투명 전극층 사이에 소정의 전압 인가를 제어하기 위한 투명 박막 스위칭 트랜지스터를 더 포함하여 하나의 메모리 셀을 형성하는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  13. 제 12 항에 있어서,
    상기 하부 투명 전극층이 상기 투명 박막 스위칭 트랜지스터의 소스 전극과 연결되며,
    상기 투명 박막 스위칭 트랜지스터의 게이트 전극 신호에 따라 상기 메모리 셀이 동작하는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  14. 제 13 항에 있어서,
    수직 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 비트 전극라인; 및
    수평 방향으로 서로 평행하며 일정간격씩 이격되어 배치된 복수개의 투명 워드 전극라인이 형성되되,
    상기 투명 비트 전극라인과 상기 투명 워드 전극라인이 교차되는 교차지점 상의 상기 투명 비트 전극라인과 투명 워드 전극라인 사이에 상기 메모리 셀이 형성되어, 상기 메모리 셀의 투명 박막 트랜지스터의 게이트 전극은 상기 교차지점 상의 투명 워드 전극라인에 연결되고, 상기 교차지점의 투명 비트 전극라인이 상부 투명 전극층이 되는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
  15. 제 14 항에 있어서,
    상기 비트 전극라인과 상기 워드 전극라인이 교번하여 다층 구조로 형성되 며,
    상기 데이터 스토리지 영역을 중심으로 상부에 위치하는 비트 전극라인 또는 워드 전극라인이 상부 투명 전극층이 되고, 하부에 위치하는 비트 전극라인 또는 워드 전극라인은 상기 메모리 셀의 투명 박막 트랜지스터의 게이트 전극에 연결되는 것을 특징으로 하는 투명 전자소자용 투명 메모리.
KR1020090038099A 2008-11-13 2009-04-30 투명 전자소자용 투명 메모리. KR101016266B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090038099A KR101016266B1 (ko) 2008-11-13 2009-04-30 투명 전자소자용 투명 메모리.
US13/128,983 US8426841B2 (en) 2008-11-13 2009-07-23 Transparent memory for transparent electronic device
PCT/KR2009/004104 WO2010055988A1 (ko) 2008-11-13 2009-07-23 투명 전자소자용 투명 메모리
CN2009801544363A CN102282673A (zh) 2008-11-13 2009-07-23 用于透明电子装置的透明存储器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20080112792 2008-11-13
KR1020080112792 2008-11-13
KR1020090038099A KR101016266B1 (ko) 2008-11-13 2009-04-30 투명 전자소자용 투명 메모리.

Publications (2)

Publication Number Publication Date
KR20100054074A KR20100054074A (ko) 2010-05-24
KR101016266B1 true KR101016266B1 (ko) 2011-02-25

Family

ID=42170107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090038099A KR101016266B1 (ko) 2008-11-13 2009-04-30 투명 전자소자용 투명 메모리.

Country Status (4)

Country Link
US (1) US8426841B2 (ko)
KR (1) KR101016266B1 (ko)
CN (1) CN102282673A (ko)
WO (1) WO2010055988A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558295B2 (en) * 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
US8542518B2 (en) * 2010-03-31 2013-09-24 Hewlett-Packard Development Company, L.P. Photo-responsive memory resistor and method of operation
US20140048799A1 (en) * 2011-02-16 2014-02-20 William Marsh Rice University Invisible/transparent nonvolatile memory
US8884285B2 (en) * 2011-07-13 2014-11-11 Rutgers, The State University Of New Jersey Multifunctional zinc oxide nano-structure-based circuit building blocks for re-configurable electronics and optoelectronics
US9627439B2 (en) 2011-07-13 2017-04-18 Rutgers, The State University Of New Jersey ZnO-based system on glass (SOG) for advanced displays
CN102623635A (zh) * 2012-03-29 2012-08-01 杭州电子科技大学 一种基于二氧化锡的电阻式随机读取存储器及其制备方法
CN102593143A (zh) * 2012-03-31 2012-07-18 浙江大学 一种透明阻变存储器
KR101321353B1 (ko) * 2012-05-14 2013-10-23 고려대학교 산학협력단 투명 전극 형성 방법 및 이를 이용하여 제조된 반도체 장치
CN102738391B (zh) * 2012-06-07 2014-07-16 清华大学 一种可调控介质层磁性的阻变存储器
KR101332686B1 (ko) 2012-07-11 2013-11-25 고려대학교 산학협력단 투명 전극을 구비하는 발광소자 및 그 제조 방법
KR101492240B1 (ko) * 2012-12-26 2015-02-16 한국기계연구원 투명전도성기판
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
CN103345935A (zh) * 2013-06-03 2013-10-09 清华大学 具有异质结结构的阻变存储器及其读取方法
KR101508574B1 (ko) * 2013-07-03 2015-04-07 고려대학교 산학협력단 투명전극을 포함하는 반도체 소자 및 그 제조방법
CN103500796B (zh) * 2013-10-14 2015-05-20 北京大学 一种基于氧化物的透明rram及其制备方法
CN103500797B (zh) * 2013-10-17 2016-09-07 北京科技大学 阻变存储器单元及其制造方法
US9029192B1 (en) * 2013-12-20 2015-05-12 Intermolecular, Inc. Metal organic chemical vapor deposition of resistive switching layers for ReRAM cells
TWI548127B (zh) * 2014-09-19 2016-09-01 華邦電子股份有限公司 電阻式隨機存取記憶體
CN105448948B (zh) * 2014-09-30 2019-01-11 华邦电子股份有限公司 电阻式随机存取存储器
US9482920B2 (en) * 2014-10-02 2016-11-01 Intermolecular, Inc. Transparent resistive random access memory cells
KR20160073851A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2016122524A1 (en) * 2015-01-29 2016-08-04 Hewlett Packard Enterprise Development Lp Transparent memristive device
CN104701454A (zh) * 2015-02-06 2015-06-10 北京大学 一种三维交叉阵列透明阻变存储器及其制备方法
US9525008B2 (en) * 2015-03-31 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM devices
KR101635975B1 (ko) * 2015-06-23 2016-07-04 고려대학교 산학협력단 투명 전극 및 투명 전극 형성 방법
US9601545B1 (en) * 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
DE102016115403A1 (de) * 2016-08-19 2018-02-22 Hamilton Bonaduz Ag Autonome Vorrichtung zum Erfassen von Eigenschaften eines Messmediums und Verfahren dafür
CN106783531A (zh) * 2016-11-23 2017-05-31 电子科技大学 一种HfO2基铁电材料的使用方法
US10297751B2 (en) * 2017-01-26 2019-05-21 Hrl Laboratories, Llc Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer
US10541274B2 (en) 2017-01-26 2020-01-21 Hrl Laboratories, Llc Scalable, stackable, and BEOL-process compatible integrated neuron circuit
US11861488B1 (en) 2017-06-09 2024-01-02 Hrl Laboratories, Llc Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators
KR102108202B1 (ko) * 2018-08-21 2020-05-08 인천대학교 산학협력단 투명 뉴로모픽 센서
CN110504357B (zh) * 2019-08-26 2023-10-17 济南大学 一种基于氧化锌量子点的多值阻变存储器及其制备方法和应用
KR102177459B1 (ko) * 2019-11-04 2020-11-11 연세대학교 산학협력단 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법
KR102506692B1 (ko) * 2021-03-25 2023-03-03 성균관대학교산학협력단 전자소자 및 이의 제조방법
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
KR102592961B1 (ko) * 2023-03-17 2023-10-23 한국표준과학연구원 수직 구조 메모리 소자 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105297A (ko) * 2004-04-28 2005-11-04 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868172A (en) * 1973-06-18 1975-02-25 Ibm Multi-layer ferroelectric apparatus
US6876003B1 (en) * 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
KR101275800B1 (ko) 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100790882B1 (ko) 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
CN101478031A (zh) * 2009-01-19 2009-07-08 中国科学院物理研究所 透明的电阻型非易失性存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050105297A (ko) * 2004-04-28 2005-11-04 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터

Also Published As

Publication number Publication date
US20120132882A1 (en) 2012-05-31
WO2010055988A1 (ko) 2010-05-20
US8426841B2 (en) 2013-04-23
CN102282673A (zh) 2011-12-14
KR20100054074A (ko) 2010-05-24

Similar Documents

Publication Publication Date Title
KR101016266B1 (ko) 투명 전자소자용 투명 메모리.
Wen et al. Ferroelectric tunnel junctions: modulations on the potential barrier
US7759771B2 (en) Resistance random access memory and method of manufacturing the same
EP1858074B1 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
US7943926B2 (en) Nonvolatile memory device and nonvolatile memory array including the same
US10636552B2 (en) Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
EP3213349B1 (en) Memory apparatus and method of production thereof
US9337425B2 (en) Method of manufacturing resistance change layer using irradiation of electron beam and resistive random access memory device using the same
US20100065803A1 (en) Memory device and manufacturing method thereof
US8207519B2 (en) Ionic-modulated dopant profile control in nanoscale switching devices
Tang et al. Write-once-read-many-times memory device based on Pt/BiFeO3/LaNiO3 heterostructures
KR101136886B1 (ko) 비휘발성 저항 변화 메모리 소자의 제조방법
KR101268696B1 (ko) 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법
KR20110010019A (ko) 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법
KR101497758B1 (ko) 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
KR20120012915A (ko) 강유전체 메모리 소자 및 이의 동작방법
US20120018698A1 (en) Low-power nanoscale switching device with an amorphous switching material
Kiazadeh et al. Flexible and transparent ReRAM devices for system on panel (SOP) application
KR101460165B1 (ko) 비휘발성 메모리 소자
Park et al. Ferroelectric tunnel junctions: promise, achievements and challenges
KR101485507B1 (ko) 비휘발성 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 10