KR101268696B1 - 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 - Google Patents
투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR101268696B1 KR101268696B1 KR1020120035775A KR20120035775A KR101268696B1 KR 101268696 B1 KR101268696 B1 KR 101268696B1 KR 1020120035775 A KR1020120035775 A KR 1020120035775A KR 20120035775 A KR20120035775 A KR 20120035775A KR 101268696 B1 KR101268696 B1 KR 101268696B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent
- memory device
- insulating layer
- substrate
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title description 23
- 239000002105 nanoparticle Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229920005570 flexible polymer Polymers 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229920000307 polymer substrate Polymers 0.000 description 4
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 4
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 4
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Abstract
본 발명은 (a)투명 기판 또는 플렉서블 기판 상에 투명 게이트 전극을 형성하는 단계; (b)내부에 투명 나노입자로 이루어진 투명 부유 게이트의 전면(全面)을 둘러싸는 투명 게이트 절연층을 상기 투명 게이트 전극 상에 형성하는 단계; (c)상기 투명 게이트 절연층 상에 투명 산화물 채널층을 형성하는 단계; 및 (d)상기 투명 산화물 채널층과 전기적으로 연결시키고, 상기 투명 부유 게이트와 비접촉되도록 투명 소스 전극 및 투명 드레인 전극을 형성하는 단계;를 더 포함하는 비휘발성 메모리 소자 제조 방법을 제공한다.
Description
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 투명 기판이나 플렉시블 기판 상에 투명 게이트 전극층, 투명 절연막층, 투명 나노 부유 게이트층, 투명 채널층 등을 형성하여 제조된 비휘발성 메모리 소자가 투명한(transparent) 특징을 갖는 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법에 관한 것이다.
비휘발성 메모리 소자(non-volatile memory device)는 전원이 공급되지 않아도 저장된 정보를 계속 유지하는 기억 소자로서, 게이트 절연막(gate insulator) 내의 부유 게이트(floating gate)에 전하(charge)를 저장하여 정보를 저장하는 소자이다.
비휘발성 메모리 소자의 제작을 위하여 현재 가장 널리 이용되고 있는 방법은 실리콘 기반의 불투명한 기판을 이용하여 소자를 제작하는 방법으로, 실리콘 기반의 불투명한 기판 상에 각종 전극 등을 형성하고 있다.
그러나, 실리콘 기반의 불투명 기판은 유리 기판이나 플렉시블(flexible)한 고분자 기판에 비하여 상대적으로 고가이며, 투명한 비휘발성 메모리 소자의 제작 기술에는 적용될 수 없는 문제점이 있다.
이에 따라, 투명하거나 혹은 플렉시블한 비휘발성 메모리 소자의 제작을 위한 기판으로서, 상대적으로 저가이면서도 투명한 특성을 갖는 유리 기판이나 플렉시블한 고분자 기판의 적용이 요구된다.
본 발명의 목적은 투명 기판이나 플렉시블한 고분자 기판을 이용하고, 게이트 전극층, 게이트 절연막층, 부유 게이트층, 채널층 등을 투명한 물질들을 이용하여 형성함으로써, 제조된 비휘발성 메모리 소자가 투명하거나 플렉시블한 특성을 갖는 비휘발성 메모리 소자 제조 방법을 제공하는 것이다.
또한, 본 발명은 종래에 비하여 상대적으로 저온 및 간단한 공정으로 메모리 소자를 제조할 수 있는 비휘발성 메모리 소자 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명은 (a)투명 기판 또는 플렉서블 기판 상에 투명 게이트 전극을 형성하는 단계; (b)내부에 투명 나노입자로 이루어진 투명 부유 게이트의 전면(全面)을 둘러싸는 투명 게이트 절연층을 상기 투명 게이트 전극 상에 형성하는 단계; (c)상기 투명 게이트 절연층 상에 투명 산화물 채널층을 형성하는 단계; 및 (d)상기 투명 산화물 채널층과 전기적으로 연결시키고, 상기 투명 부유 게이트와 비접촉되도록 투명 소스 전극 및 투명 드레인 전극을 형성하는 단계;를 더 포함하는 비휘발성 메모리 소자 제조 방법을 제공한다.
본 발명에 따른 투명 혹은 플렉시블한 비휘발성 메모리 소자 제조 방법은 종래의 실리콘 기반의 불투명한 기판을 이용하는 방법에 비하여 상대적으로 저가의 공정비용이 소요되고, 또한 유리 기판이나 고분자 기판을 이용하고, 각종 전극 등을 주로 스핀 코팅 방식 혹은 스퍼터링 방식에 의해 형성함으로써 저온 및 간단한 공정을 통하여 투명 비휘발성 메모리 소자를 제조할 수 있는 장점이 있다.
또한, 본 발명에 따른 제조 방법으로 제조된 투명 혹은 플렉시블 비휘발성 메모리 소자는 전체적으로 투명하고 플렉시블하여, 디자인 측면이 우수하며, 투명 컴퓨터 또는 투명 디스플레이 등에 적용될 수 있다.
도 1은 본 발명의 일실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 개략적으로 나타내는 순서도이다.
도 2는 도 1에 도시된 방법에 의해 제조된 투명 혹은 플렉시블 비휘발성 메모리 소자의 예를 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 다른 일실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 개략적으로 나타내는 순서도이다.
도 4a 내지 도 4f는 도 3에 도시된 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 구현하기 위한 각 단계의 예를 개략적으로 나타내는 단면도이다.
도 5는 도 4에 도시된 방법에 의해 제조된 투명 혹은 플렉시블 비휘발성 메모리 소자의 단위 셀을 개략적으로 나타내는 사시도이다.
도 6은 제1 투명 절연층과 제2 투명 절연층 사이에 투명 부유 게이트가 형성되어 있는 것을 나타내는 이미지이다.
도 7은 나노입자로 이루어진 투명 부유 게이트의 이미지이다.
도 2는 도 1에 도시된 방법에 의해 제조된 투명 혹은 플렉시블 비휘발성 메모리 소자의 예를 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 다른 일실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 개략적으로 나타내는 순서도이다.
도 4a 내지 도 4f는 도 3에 도시된 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 구현하기 위한 각 단계의 예를 개략적으로 나타내는 단면도이다.
도 5는 도 4에 도시된 방법에 의해 제조된 투명 혹은 플렉시블 비휘발성 메모리 소자의 단위 셀을 개략적으로 나타내는 사시도이다.
도 6은 제1 투명 절연층과 제2 투명 절연층 사이에 투명 부유 게이트가 형성되어 있는 것을 나타내는 이미지이다.
도 7은 나노입자로 이루어진 투명 부유 게이트의 이미지이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 투명 비휘발성 메모리 소자 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 개략적으로 나타내는 순서도이다.
도 2는 도 1에 도시된 방법에 의해 제조된 투명 혹은 플렉시블한 비휘발성 메모리 소자의 예를 개략적으로 나타내는 단면도이다. 이하, 도 1에 도시된 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 설명함에 있어 도 2를 참조하기로 한다.
도 1을 참조하면, 본 실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법은 투명 게이트 전극 형성 단계(S110), 투명 게이트 절연층 형성 단계(S120) 및 투명 산화물 채널층 형성 단계(S130)를 포함한다.
투명 게이트 전극 형성 단계(S110)에서는 유리 기판이나 플렉시블(flexible)한 고분자 기판과 같은 투명 기판(210) 상에 스퍼터링(sputtering) 등의 방법을 이용하여 투명 게이트 전극(220)을 형성한다.
투명 게이트 전극(220)은 투명하면서도 전기전도도가 양호한 ITO(Indium Tin Oxide), ATO(Antimon Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 형성될 수 있으며, 도전성을 향상시키는 등의 경우에 따라서는 투명 기판(210) 상에 미리 금속 박막을 형성한 후에 투명 게이트 전극(220)을 형성할 수 있다.
도 2에서는 하나의 단위 비휘발성 메모리 셀을 예로 들었으나, 실제는 복수개의 투명 게이트 전극(220)들이 투명 기판 또는 플렉서블 기판(210) 상에 일정한 간격으로 이격되어 형성되며, 형성된 투명 게이트 전극(220)들은 투명 비휘발성 메모리 소자에서 워드라인(word line)으로 이용될 수 있다.
투명 게이트 절연층 형성 단계(S120)에서는 투명 게이트 전극(220) 상에 투명 게이트 절연층(230)을 형성한다. 이때, 투명 게이트 절연층(230) 내부에는 전하를 저장하기 위한 투명 부유 게이트(235)가 형성되어 있으며, 투명 부유 게이트(235)는 1~20nm의 사이즈를 갖는 투명 나노입자로 이루어진다.
투명 부유 게이트(235)는 스핀코팅 방식 혹은 스퍼터링 방식을 통하여 직접 나노입자를 형성하는 방식으로 투명 부유 게이트 층을 형성시킨다. 나노입자의 크기는 1~20 nm 의 사이즈를 갖는 나노입자이며, 투명 게이트 절연층(230)을 일부 형성한 후, 그 위에 스핀코팅, 스퍼터링 등의 방법으로 증착함으로써 형성될 수 있다.
투명 산화물 채널층 형성 단계(S130)에서는 투명 비휘발성 메모리 소자의 동작시 전하(charge)의 도전 통로를 제공하기 위한 투명 산화물 채널층(240)을 투명 게이트 절연층(230) 상에 형성한다. 투명 산화물 채널층(240)은 ZnO, IGZO, IZO와 같은 투명한 반도체 산화물로 형성될 수 있다. 형성된 투명 산화물 채널층(240)은 바이어스 라인(bias line)들로 이용될 수 있다.
한편, 상기 투명 산화물 채널층(240)과 전기적으로 연결되도록 투명 소스 전극(250a) 및 투명 드레인 전극(250b)을 더 형성할 수 있다. 투명 소스 전극(250a)과 투명 드레인 전극(250b)은 투명 게이트 전극(220)이 신장하는 방향과 직교하는 방향을 따라서 형성될 수 있다. 투명 소스 전극(250a)은 공통 라인(common line)으로 이용할 수 있으며, 투명 드레인 전극(250b)은 비트 라인(bit line)으로 이용할 수 있다.
이때, 투명 소스 전극(250a)과 투명 드레인 전극(250b)은 투명 기판 또는 플렉서블 기판(210), 상기 투명 게이트 절연층(230) 및 상기 투명 산화물 채널층(240) 상에 계단형태로 형성될 수 있다.
도 3은 본 발명의 다른 일실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 개략적으로 나타내는 순서도이다.
도 4a 내지 도 4f는 도 3에 도시된 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 구현하기 위한 각 단계의 예를 개략적으로 나타내는 단면도이다. 이하, 도 2에 도시된 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법을 설명함에 있어 도 4a 내지 도 4f를 참조하기로 한다.
도 3을 참조하면, 본 실시예에 따른 투명 혹은 플렉시블 비휘발성 메모리 소자 제조 방법은 제1 투명 전극층 형성 단계(S310), 제1 투명 절연층 형성 단계(S320), 투명 부유 게이트 형성 단계(S330), 제2 투명 절연층 형성 단계(S340), 투명 채널층 형성 단계(S350) 및 제2 투명 전극층 형성 단계(S360)를 포함한다.
제1 투명
전극층
(게이트 전극)
제1 투명 전극층 형성 단계(S310)에서는 투명 기판 또는 플렉서블 기판(410) 상에 제1 투명 전극층(420)을 형성한다.(도 4a)
*이때, 투명 기판 또는 플렉서블 기판(410)은 투명한 유리 기판 또는 고분자 기판일 수 있으며, 이들 기판은 종래의 비휘발성 메모리 소자의 기판으로 이용되는 실리콘 기반의 기판보다 상대적으로 저가이며, 저온 공정에 적합한 장점이 있으며, 고분자 기판의 경우 플렉시블(flexible)한 재질로서 다양한 응용이 가능하다.
제1 투명 전극층(420)은 게이트 전극(Gate Electrode)으로 활용할 수 있다. 제1 투명 전극층(420)은 투명하면서도 전기전도도가 양호한 ITO(Indium Tin Oxide), ATO(Antimon Tin Oxide) 또는 IZO(Indium Zinc Oxide)과 같은 물질을 스퍼터링 등의 방법으로 투명 기판(410) 상에 증착함으로써 형성될 수 있다. 제1 투명 전극층(420)은 투명 비휘발성 메모리 소자에서 워드라인(word line)으로 이용할 수 있다.
한편, 도전성의 보완 등 필요에 따라서는 투명 기판 또는 플렉서블 기판(410) 상에 금속 박막을 미리 형성한 후에 제1 투명 전극층(420)을 형성할 수 있다.
제1 투명 절연층(블로킹
절연층
)
제1 투명 절연층 형성 단계(S320)에서는 제1 투명 전극층(420) 상에 제1 투명 절연층(430)을 형성한다.(도 4b)
제1 투명 절연층(430)은 도 4b에 도시된 바와 같이, 제1 투명 전극층(420)의 상부 및 측면을 덮도록 형성될 수 있다.
이러한 제1 투명 절연층(430)은 투명하면서도 전기적으로 부도체인 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), Al2O3, parylene-x, PVP(Polyvinyl pyrrolidone) 등을 물리적 또는 화학적 증착 방법을 이용하여 형성할 수 있다.
투명 부유 게이트
투명 부유 게이트 형성 단계(S330)에서는 제1 투명 절연층(430) 상에 투명 부유 게이트(440)를 형성한다.(도 4c)
투명 부유 게이트(440)는 투명 비휘발성 메모리 소자의 동작시 전하를 저장 또는 방출함으로써 정보를 저장하는 역할을 한다.
이러한 투명 부유 게이트(440)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), SnO2 , ZnO, Al, Pt, Au, Ti, W, Si, Ge 등을 스퍼터링 혹은 스핀코팅 방식을 통하여 직접 금속 나노입자를 형성하는 방식으로 제조한 1~20nm의 사이즈를 갖는 나노입자를 스퍼터링 혹은 스핀코팅 등의 증착 방법으로 증착함으로써 제1 투명 절연층(430) 상에 형성될 수 있다. 투명 부유 게이트 층을 나노입자로 형성시킬 경우, 터널링 옥사이드 층의 두께를 얇게 하여도 누설전류로 인한 전하저장시간은 단축되지 않기 때문에, 구동전압을 낮출 수 있으며, 소비전력도 줄일 수 있다.
제2 투명 절연층(
터널링
절연층
)
제2 투명 절연층 형성 단계(S340)에서는 상기 투명 부유 게이트 상에 제2 투명 절연층(450)을 형성한다.(도 4d)
제2 투명 절연층(450)은 제1 투명 절연층(430)과 마찬가지로 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), Al2O3, parylene-x, PVP(Polyvinyl pyrrolidone) 등으로 형성될 수 있다.
한편, 투명 부유 게이트(440)를 기준으로, 투명 부유 게이트(440)의 하부에 형성되는 제1 투명 절연층(430)은 투명 비휘발성 메모리 소자 동작시 블록킹 절연층(blocking insulator)으로 이용할 수 있고, 투명 부유 게이트(440)의 상부에 형성되는 제2 투명 절연층(450)은 터널링 절연층(tunneling insulator)으로 이용할 수 있다.
투명
채널층
투명 채널층 형성 단계(S350)에서는 제2 투명 절연층(450) 상에 투명 채널층(460)을 형성한다.(도 4e)
투명 채널층(460)은 투명 비휘발성 메모리 소자의 동작시 전하의 도전 통로를 제공하며, 바이어스 라인(bias line)으로 이용될 수 있다.
투명 채널층(460)은 투명 반도체 산화물로 형성될 수 있는데, 대표적인 예로 ZnO, IZGO, IZO 등을 들 수 있으며, 이들이 단독으로 또는 2이상이 혼합되어 형성될 수 있다. 또한, 상기 ZnO, IZGO, IZO 등에 알루미늄 (Al), 갈륨 (Ga), 주석 (Sn)과 인듐 (In) 원소가 도핑되어 있을 수 있다.
제2 투명
전극층
형성(소스 &
드레인
전극)
제2 투명 전극층 형성 단계(S360)에서는 투명 채널층(460)과 전기적으로 연결되도록 제2 투명 전극층(470a,470b)을 형성한다.(도 4f)
제2 투명 전극층(470a,470b)은 소스 전극(source electrode)과 드레인 전극이 될 수 있으며, 이 중에서 소스 전극의 경우 투명 비휘발성 메모리 소자에서 공통 라인(common line)으로 이용되며, 드레인 전극의 경우 비트 라인(bit line)으로 이용된다.
제2 투명 전극층은 ITO(Indium Tin Oxide), ATO (Antimon Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 형성될 수 있으며, 여기에 알루미늄(Al)층과 같은 금속 전극층이 더 포함되어 있을 수 있다.
이러한 제2 투명 전극층(470a,470b)은 각각 제1 투명 전극층(420)과 전기적으로 연결되지 않으며, 또한 제1 투명 전극층(420)과 직교하는 방향으로 형성되어 있을 수 있다.
한편, 전술한 제2 투명 절연층(450)이 투명 부유 게이트(440)의 상부 및 측면을 덮도록 형성되어 있는 경우, 제2 투명 전극층(470a,470b)은 도 4f에 도시된 바와 같이, 투명 기판 또는 플렉서블 기판(410), 제1 투명 절연층(430), 제2 투명 절연층(450) 및 투명 채널층(460) 상에 계단 형태로 형성될 수 있다.
도 5는 도 4에 도시된 방법에 의해 제조된 투명 비휘발성 메모리 소자의 단위 셀을 개략적으로 나타내는 사시도이다.
도 5를 참조하면, 투명 기판 또는 플렉서블 기판(410) 상에 제1 투명 전극층(420)이 종방향으로 신장하는 형태로 형성되고, 제1 투명 전극층(420) 상에 그 위에 제1 투명 절연층(430) 및 제2 투명 절연층(450)이 형성되며, 제2 투명 절연층(450) 상에 투명 채널층(460)이 형성되며, 제2 투명 전극층(470a,470b)이 횡방향으로 신장하는 형태로, 또한 투명 기판 또는 플렉서블 기판(410)으로부터 투명 채널층(460)까지 계단 형태로 각각 형성되어 있다.
도 5에서는 나타나지 않지만, 제1 투명 절연층(430)과 제2 투명 절연층(450) 사이에는 전하를 저장하기 위한 투명 부유 게이트가 형성된다.
도 6은 제1 투명 절연층과 제2 투명 절연층 사이에 투명 부유 게이트가 형성되어 있는 것을 나타내는 이미지이고, 도 7은 나노입자로 이루어진 투명 부유 게이트의 이미지이다.
도 6 및 도 7을 참조하면, 제1 투명 절연층(430) 상에 수 나노미터 두께의 투명 부유 게이트(440)가 나노입자들에 의해 형성되어 있는 것을 볼 수 있으며, 투명 부유 게이트(440) 상에는 제2 투명 절연층(440)이 형성되어 있다.
상술한 바와 같이, 본 발명에 따른 비휘발성 메모리 소자 제조 방법은 저가의 유리 기판 또는 고분자 기판을 이용함으로써, 소자 제조 비용을 절감할 수 있으며, 투명 기판 또는 플렉서블 기판 위에 주로 스퍼터링을 이용하여 각종 전극 등을 형성할 수 있어 저온 및 간단한 공정으로 투명 비휘발성 메모리 소자를 제조할 수 있는 효과가 있다.
이를 통해 제조된 투명 혹은 플렉시블 비휘발성 메모리 소자는 전체적으로 투명한 시각적 효과를 통하여, 미래에 주목받을 것으로 예상되는 투명 컴퓨터나 투명 디스플레이 등에 적용될 수 있을 것이다.
이상에서는 본 발명의 일 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Claims (1)
- (a)투명 기판 또는 플렉서블 기판 상에 투명 게이트 전극을 형성하는 단계;
(b)내부에 투명 나노입자로 이루어지고, 상기 투명 게이트 전극과 균일한 간격을 형성하여 위치되고, 상기 투명 게이트 전극의 상면과 마주보는 면이 서로 동일한 면적을 갖는 투명 부유 게이트의 전면(全面)을 밀착하여 둘러싸는 투명 게이트 절연층을 상기 투명 게이트 전극 상에 형성하는 단계;
(c)상기 투명 게이트 절연층 상에 투명 산화물 채널층을 형성하는 단계; 및
(d)상기 투명 산화물 채널층과 전기적으로 연결시키고, 상기 투명 부유 게이트와 비접촉되도록 투명 소스 전극 및 투명 드레인 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120035775A KR101268696B1 (ko) | 2012-04-06 | 2012-04-06 | 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120035775A KR101268696B1 (ko) | 2012-04-06 | 2012-04-06 | 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090067518A Division KR20110010019A (ko) | 2009-07-23 | 2009-07-23 | 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120050946A KR20120050946A (ko) | 2012-05-21 |
| KR101268696B1 true KR101268696B1 (ko) | 2013-05-29 |
Family
ID=46268227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120035775A KR101268696B1 (ko) | 2012-04-06 | 2012-04-06 | 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101268696B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160021367A (ko) | 2014-08-14 | 2016-02-25 | 한국세라믹기술원 | 플라즈마 유도에 의한 유연 기판 전기전도성막 식각 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140071813A (ko) | 2012-12-04 | 2014-06-12 | 삼성전자주식회사 | 파이버 상에 형성된 저항성 메모리 소자 및 그 제종 방법 |
| KR102177459B1 (ko) * | 2019-11-04 | 2020-11-11 | 연세대학교 산학협력단 | 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803167B1 (ko) * | 2006-10-10 | 2008-02-14 | 고려대학교 산학협력단 | 나노 입자를 이용한 나노 부유 게이트 메모리 소자 및 그제조 방법 |
| JP2008547195A (ja) * | 2005-06-16 | 2008-12-25 | イーストマン コダック カンパニー | 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ |
-
2012
- 2012-04-06 KR KR1020120035775A patent/KR101268696B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008547195A (ja) * | 2005-06-16 | 2008-12-25 | イーストマン コダック カンパニー | 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ |
| KR100803167B1 (ko) * | 2006-10-10 | 2008-02-14 | 고려대학교 산학협력단 | 나노 입자를 이용한 나노 부유 게이트 메모리 소자 및 그제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160021367A (ko) | 2014-08-14 | 2016-02-25 | 한국세라믹기술원 | 플라즈마 유도에 의한 유연 기판 전기전도성막 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120050946A (ko) | 2012-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103140920B (zh) | 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置 | |
| US9099561B2 (en) | Transistors and electronic devices including the transistors | |
| US20090278120A1 (en) | Thin Film Transistor | |
| JP5417275B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
| TWI535034B (zh) | 畫素結構及其製作方法 | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| US9123817B2 (en) | Transistors and electronic devices including the same | |
| KR101570285B1 (ko) | 표시 장치, 박막 트랜지스터, 표시 장치의 제조 방법 및 박막 트랜지스터의 제조 방법 | |
| US20120007158A1 (en) | Non-volatile memory transistor having double gate structure | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| JP5496745B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
| KR20100054074A (ko) | 투명 전자소자용 투명 메모리. | |
| US8324628B2 (en) | Channel layer for a thin film transistor, thin film transistor including the same, and methods of manufacturing the same | |
| KR20080052107A (ko) | 산화물 반도체층을 구비한 박막 트랜지스터 | |
| JP2007115808A (ja) | トランジスタ | |
| US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
| US8785243B2 (en) | Method for manufacturing a thin film transistor array panel | |
| US9786791B2 (en) | Thin film transistor, array substrate and method of manufacturing the same | |
| JP2010123913A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US9153651B2 (en) | Thin film transistor and method for manufacturing the same | |
| KR101268696B1 (ko) | 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 | |
| KR20110010019A (ko) | 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법 | |
| KR20090029136A (ko) | 전체적으로 투명한 메모리 소자 | |
| KR101051662B1 (ko) | 휨 특성이 뛰어난 투명 전도막, 및 그것을 이용한 투명 전극 및 유기 전자 소자 | |
| KR101832521B1 (ko) | 투명전극 및 이를 포함하는 전자 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160225 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 6 |