KR20090029136A - 전체적으로 투명한 메모리 소자 - Google Patents
전체적으로 투명한 메모리 소자 Download PDFInfo
- Publication number
- KR20090029136A KR20090029136A KR1020070094426A KR20070094426A KR20090029136A KR 20090029136 A KR20090029136 A KR 20090029136A KR 1020070094426 A KR1020070094426 A KR 1020070094426A KR 20070094426 A KR20070094426 A KR 20070094426A KR 20090029136 A KR20090029136 A KR 20090029136A
- Authority
- KR
- South Korea
- Prior art keywords
- transparent
- memory device
- oxide
- insulating layer
- charge storage
- Prior art date
Links
- 238000003860 storage Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000005641 tunneling Effects 0.000 claims description 24
- 230000000903 blocking effect Effects 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 10
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 claims description 9
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910004129 HfSiO Inorganic materials 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 239000002707 nanocrystalline material Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 abstract description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 119
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical class [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical class [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 235000014692 zinc oxide Nutrition 0.000 description 1
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical class [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Abstract
투명 기판과; 투명 기판 상에 투명한 전하 저장층을 구비하는 투명한 게이트 구조체와; 투명 기판과 상기 게이트 구조체 사이나 게이트 구조체 위에 형성된 투명 산화물 채널;을 포함하는 것을 특징으로 하는 메모리 소자가 개시되어 있다.
Description
본 발명은 메모리 소자에 관한 것으로, 보다 상세하게는 전체적으로 투명한 메모리 소자에 관한 것이다.
투명 전자소자란 실리콘, 갈륨비소와 같은 불투명 반도체 화합물로 이루어진 일반적인 전자소자와는 달리 투명한 산화물 반도체막을 기반으로 구성되어 광학적으로 투명한 전자소자를 통칭한다.
이러한 투명 전자소자는 정보 인식, 정보 처리, 정보 표시의 기능을 투명한 전자기기로 구현함으로써 기존 전자기기의 공간적/시각적 제약을 해소할 수 있다.
투명 전자소자는 투명 센서, 투명 보안전자기기 등 정보인식용 부품과 투명 디지털/아날로그 IC 등의 정보처리용 부품, 스마트 창, 투명 정보표시기의 정보표시용 부품 등 투명한 특성이 요구되는 다양한 투명전자부품으로 응용 가능한 미래형 IT 소자이다. 전자회로의 주요한 소자를 투명하게 만드는 것이 실현되면, 이러한 소자를 포함하는 전자회로 전체가 투명화 될 가능성이 크며, 컴퓨터는 전자회로가 집적되어 기능하는 것이기 때문에 장래에 눈에 보이지 않는 컴퓨터가 탄생하게 될 것이다.
또한, 기존의 디스플레이에 디자인의 다양성, 투명한 기능을 부가하여 고부가가치의 투명디스플레이 또는 이러한 투명 디스플레이를 가지는 투명 전자기기의 구현이 가능할 것이다.
본 발명이 이루고자 하는 기술적 과제는 미래에 개발될 투명전자기기에 정보 저장용 메모리로서 적용가능한 전체적으로 투명한 메모리 소자를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 전체적으로 투명한 메모리 소자는, 투명 기판과; 상기 투명 기판 상에 투명한 전하 저장층을 구비하는 투명한 게이트 구조체와; 상기 투명 기판과 상기 게이트 구조체 사이나 상기 게이트 구조체 위에 형성된 투명 산화물 채널;을 포함하는 것을 특징으로 한다.
상기 투명 산화물 채널과 전기적으로 연결되도록 투명 도전성 산화물로 형성된 소스/드레인 전극;을 더 구비할 수 있다.
여기서, 상기 소스/드레인 전극은 ITO, IZO 및 SnO2 중 어느 하나를 포함할 수 있다.
상기 전하 저장층은 투명 도전성 산화물, 투명 반도체 산화물, 투명 절연체 중 어느 하나를 포함하도록 형성될 수 있다.
상기 전하 저장층은, ITO, IZO, SnO2, ZnO, GiZO, Cu2O, SiNx, Si3N4, HfO2, HfSiO, Al2O3, TiO2, Ta2O5, ZrO2, Si3N4 및 투명 나노결정 물질 중 적어도 어느 하나를 포함하도록 형성될 수 있다.
본 발명에 따른 메모리 소자는, 투명 도전성 산화물로 된 게이트 전극;을 더 포함할 수 있다.
상기 투명 산화물 채널은, ZnO, SnO2, TiNO, ITO, IZO, Cu2O, NiO, TiO2, (Al, Ga, In)-도핑된 ZnO, (N, P, As)-도핑된 ZnO 및 GIZO 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 게이트 구조체는, 상기 채널과 상기 전하 저장층 사이에 터널링 절연층; 상기 전하 저장층과 상기 게이트 전극 사이에 블록킹 절연층;을 포함하며, 상기 터널링 절연층 및 상기 블록킹 절연층은 투명하게 형성될 수 있다.
상기 터널링 절연층 또는 블록킹 절연층은, 실리콘 산화물, 실리콘 산화물보다 유전율이 높은 산화물, 질화물 또는 이들의 조합으로 이루어질 수 있다.
상기 실리콘 산화물보다 유전율이 높은 산화물은, SiNx, HfO2, HfSiO, Al2O3, TiO2, Ta2O5 및 ZrO2 중에서 선택된 어느 하나일 수 있다.
상기 게이트 구조체는, 실리콘 산화물/실리콘 질화물/실리콘 산화물의 이중층 구조로 이루어질 수 있다.
본 발명에 따른 메모리 소자는, 상기 채널 상에 상기 게이트 구조체가 위치되고, 그 위에 상기 게이트 전극이 위치되는 탑-게이트형일 수 있다.
본 발명에 따른 메모리 소자는, 상기 기판 상에 상기 게이트 전극이 위치되며, 그 위에 상기 게이트 구조체가 위치되며, 그 위에 상기 채널이 위치되는 바텀-게이트형일 수 있다.
본 발명의 메모리 소자에 따르면, 투명 기판에 투명한 전하 저장층을 구비하는 투명한 게이트 구조체와, 투명 기판과 게이트 구조체 사이나 게이트 구조체 위에 형성된 투명 산화물 채널;을 포함하며, 투명 산화물 채널과 전기적으로 연결되도록 투명 도전성 산화물로 소스/드레인 전극을 형성하고, 투명 도전성 게이트 전극을 형성하므로, 전체적으로 투명한 메모리 소자를 실현할 수 있다.
이하에서는, 도면들을 참조로 본 발명의 바람직한 실시예에 따른 전체적으로 투명한 메모리 소자 및 그 제조방법을 상세히 설명한다. 이하의 실시예들은 본 발명의 구체적인 예를 보인 것으로, 본 발명이 이에 한정되는 것은 아니며, 다양한 형태로 변형될 수 있다. 이하의 도면에서 층들은 명확성을 위해 과장되게 도시하였다.
본 발명에 따른 전체적으로 투명한 메모리 소자는 플래시 메모리 소자와 같은 비휘발성 메모리 소자로서, 투명 기판과 이 투명 기판 상에 투명한 산화물을 포함하는 전하 저장층를 구비하는 투명한 게이트 구조체와, 투명 기판과 게이트 구조체 사이나 게이트 구조체 위에 형성된 투명한 투명 산화물 채널을 포함한다. 투명 산화물 채널이 게이트 구조체 위에 형성되는 경우, 본 발명에 따른 전체적으로 투명한 메모리 소자는 바텀 게이트(bottom gate)형이 되며, 게이트 구조체는 기판 상에 제어 게이트, 블록킹 절연층, 전하 저장층, 터널링 절연층 순서로 형성된다. 투명한 산화물 채널이 투명 기판과 게이트 구조체 사이에 형성되는 경우 본 발명에 따른 전체적으로 투명한 메모리 소자는 탑 게이트(top gate)형이 되며, 게이트 구 조체는 기판에 형성된 채널 상에 터널링 절연층, 전하 저장층, 블록킹 절연층, 제어 게이트 순서로 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전체적으로 투명한 메모리 소자(100)를 보여주는 개략적인 사시도이다. 도 2는 도 1의 메모리 소자(100)의 II-II'선 단면도이고, 도 3은 도 1의 메모리 소자(100)의 III-III'선 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 메모리 소자(100)는 바텀 게이트 형으로, 투명 기판(105)과, 이 투명 기판(105) 상에 형성된 게이트 구조체와, 투명 기판(105)과 게이트 구조체 사이에 형성되는 바텀 게이트 전극(110)과, 게이트 구조체 위에 형성된 투명한 투명 산화물 채널(135)을 포함한다. 각 메모리 셀을 이루는 게이트 구조체는, 터널링 절연층(130), 전하 저장층(125) 및 블록킹 절연층(122)을 포함한다.
복수의 바텀 게이트 전극들(110)이 기판(105) 상에 제공될 수 있다. 상기 기판(105)은 광학적으로 투명한 재질로서 예를 들어, 유리 기판 또는 투명한 플라스틱 기판 등을 사용할 수 있다. 이 기판(105) 상에 투명한 절연물질 예를 들어 실리콘 산화물(SiO2)층(미도시) 등이 더 형성될 수 있다. 하부 절연층(115)은 바텀 게이트 전극들(110) 사이를 매립할 수 있다.
상기 바텀 게이트 전극들(110)은 제어 게이트를 구성하는 것으로, 투명 도전성 산화물 예컨대, ITO, IZO 및 SnO2 중 어느 하나로 형성될 수 있다. 상기 하부 절연층(115)은 투명한 절연 물질 예컨대, SiO2 등으로 형성될 수 있다.
바텀 게이트 전극들(110)은 기판(105) 위에 서로 이격되도록 형성될 수 있다. 바텀 게이트 전극들(110)은 워드 라인들로 이용될 수 있고, 메모리 소자(100)의 구조에 따라서 적절하게 배치될 수 있다. 따라서, 바텀 게이트 전극들(110)이 신장하는 방향을 워드 라인 방향으로 부를 수 있다.
예를 들어, 메모리 소자(100)가 엔롬(NROM) 구조 또는 앤드(AND) 구조를 갖는 경우, 바텀 게이트 전극들(110)은 기판(105) 위에 라인-타입으로 배치될 수 있다. 이 경우, 바텀 게이트 전극들(110) 각각과 커플링 된 메모리 셀들은 워드 라인을 공유할 수 있다. 나아가, 메모리 소자(100)가 하나의 메모리 셀로 구성된 경우, 하나의 바텀 게이트 전극(110)이 기판(105) 위에 제공될 수도 있다. 따라서, 바텀 게이트 전극들(110)의 수는 예시적으로 제시된 것으로, 메모리 소자(100)의 메모리 용량에 따라서 적절하게 선택될 수 있다.
복수의 전하 저장층들(125)은 바텀 게이트 전극들(110) 상에 제공될 수 있다. 전하 저장층들(125)은 전하를 저장하여 데이터 프로그램에 이용될 수 있다.
본 발명에 따른 전체적으로 투명한 메모리 소자는 플래시 메모리 소자일 수 있다. 이 경우, 전하 저장층들(125)은 플로팅 게이트 또는 전하 트랩층이 될 수 있다. 전하 저장층(125)이 플로팅 게이트인 경우, 본 발명에 따른 전체적으로 투명한 메모리 소자는 전체적으로 투명한 플로팅 게이트형 플래시 메모리 소자가 된다. 전하 저장층(125)이 전하 트랩층인 경우, 본 발명에 따른 전체적으로 투명한 메모리 소자는 전체적으로 투명한 전하 트랩형 플래시 메모리 소자가 된다.
상기 전하 저장층들(125)은 투명 도전성 산화물, 투명 반도체 산화물, 투명 절연체 중 어느 하나, 또는 투명한 나노 결정 물질을 포함하도록 형성될 수 있다. 이때, 투명 도전성 산화물(transparent conducting oxide: TCO)은, 예를 들어, ITO, IZO 및 SnO2 중 어느 하나일 수 있다. 투명 반도체 산화물은, 예를 들어, ZnO, GiZO, Cu2O 중 하나일 수 있다. 투명 절연체는, 고유전체 물질(high-k 물질)로서, SiNx, Si3N4, HfO2, HfSiO, Al2O3, TiO2, Ta2O5 및 ZrO2 중 어느 하나일 수 있다.
또한, 상기 터널링 절연층(130), 전하 저장층(125) 및 블록킹 절연층(122)은 산화물/질화물/산화물의 이중층 구조 즉, 이중층-ONO 구조로 이루어질 수 있다.
전하 저장층들(125)의 수는 메모리 소자(100)의 메모리 용량에 따라서 선택될 수 있다. 예를 들어, 메모리 소자(100)가 단위셀을 나타내는 경우, 하나의 전하 저장층(125)이 하나의 바텀 게이트 전극(100) 상에 제공될 수 있다. 다른 예로, 메모리 소자(100)가 어레이 구조를 갖는 경우, 전하 저장층들(125)은 바텀 게이트 전극들(110) 위에 어레이 형태로 정렬될 수 있다.
이때, 전하 저장층(125)에 대응하는 바텀 게이트 전극(110)의 영역이 제어 게이트에 해당한다.
복수의 투명 산화물 채널들(135)은 전하 저장층들(125) 각각 상에 배치될 수 있다. 투명 산화물 채널들(135)은 메모리 소자(100)가 동작될 때 전하의 도전 통로를 제공할 수 있다. 투명 산화물 채널들(135)은 바텀 게이트 전극들(110)을 가로질러 배치될 수 있다. 투명 산화물 채널들(135)의 수는 메모리 소자(100)의 메모리 용량에 따라서 적절하게 선택될 수 있다. 예를 들어, 투명 산화물 채널들(135)은 하나로 제공되거나 또는 복수개가 어레이 형태로 제공될 수 있다.
예를 들어, 투명 산화물 채널들(135)은 투명한 반도체 산화물을 포함할 수 있다. 이러한 반도체 산화물은 아연 산화물(예컨대, ZnO), 주석 산화물(예컨대, SnO2), 티타늄-질화 산하물(예컨대, TiNO), 인듐-주석 산화물(예컨대, ITO), 인듐-아연 산화물(예컨대, IZO), 구리 산화물(예컨대, Cu2O), 니켈 산화물(예컨대, NiO), 티타늄 산화물(예컨대, TiO2), (알루미늄, 갈륨, 인듐)-도핑된 아연 산화물(ZnO), (질소, 인, 비소)-도핑된 아연 산화물(ZnO) 및 비정질-GIZO(예컨대, Ga2O3-In2O3-ZnO) 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
투명 산화물 채널들(135), 전하 저장층들(125) 및 바텀 게이트 전극들(110)은 서로 층간 절연층(120)에 의해서 절연될 수 있다. 예를 들어, 블록킹 절연층(122)이 바텀 게이트 전극들(110) 및 전하 저장층들(125) 사이에 개재되고, 터널링 절연층(130)이 전하 저장층들(125) 및 투명 산화물 채널들(135) 사이에 개재될 수 있다. 블록킹 절연층(122) 및 터널링 절연층(130)은 서로 구분되지 않고 하나의 층간 절연층(120)을 이루거나 또는 서로 다른 물질로 형성되어 분리될 수도 있다.
터널링 절연층(130)은 전하 저장층(125) 및 투명 산화물 채널(135) 사이에 전하의 터널링을 허용하도록 적절한 물질 및 적절한 두께로 선택될 수 있다. 블록킹 절연층(122)은 전하 저장층(125)에 저장된 전하가 바텀 게이트 전극(110)으로 역터널링되지 않도록 적절한 물질 및 적절한 두께로 선택될 수 있다. 예를 들어, 터널링 절연층(130) 및 블록킹 절연층(122)은 투명한 산화물, 질화물, 또는 고유전 율 절연물질 중에서 선택된 하나의 층 또는 복수의 층으로 선택될 수 있다.
한편, 상기 터널 절연막(130)이나 블록킹 절연층(122)은 실리콘 산화물, 실리콘 산화물보다 유전율이 높은 산화물, 질화물 또는 이들의 조합으로 이루어진 단일층 또는 복수의 층으로 이루어질 수 있다. 상기 실리콘 산화물보다 유전율이 높은 산화물은, 하프늄 산화물(예컨대, HfO2), 하프늄-실리콘 산화물(예컨대, HfSiO), 알루미늄 산화물(Al2O3), 티타늄 산화물(예컨대, TiO2), 탄탈륨 산화물(예컨대, Ta2O5 및 지르코늄 산화물(예컨대, ZrO2) 중에서 선택된 어느 하나일 수 있다. 질화물은 실리콘 질화물일 수 있다.
한편, 투명 산화물 채널들(135) 및 게이트 구조체와 전기적으로 연결되도록 투명 도전성 산화물로 형성된 소스/드레인 전극(140)(145)을 더 형성할 수 있다. 소스/드레인 전극(140)(145)은 투명 산화물 채널들(135)의 양측에 전기적으로 연결되도록 층간 절연층(120) 상에 형성될 수 있다. 이 소스/드레인 전극(140)(145)은 투명 산화물 채널들(135)의 측면을 덮고 그 상부로 더 연장될 수 있다. 소스/드레인 전극(140)(145)은 바텀 게이트 전극들(110)을 가로질러 연장될 수 있다.
소스/드레인 전극(140)(145)은 투명 도전성 산화물(TCO) 예컨대, IZO(indium zinc oxide), ITO(indium tin oxide) 및 SnO2 중에서 선택된 어느 하나로 형성될 수 있다. 투명 산화물 채널들(135) 사이에 배치된 소스/드레인 전극(140)은 그 양쪽의 투명 산화물 채널들(135)에 공유로 연결될 수 있다. 소스/드레인 전극(140)(145)은 메모리 소자(100)에 인가되는 파워의 방향에 따라서 서로 뒤바뀌어 불릴 수도 있 다. 일 메모리 셀에 대하여, 소스/드레인 전극(140)(145) 중 하나는 소스 전극으로 사용되며, 나머지 하나는 드레인 전극으로 사용된다.
메모리 소자(100)에서, 투명 산화물 채널들(135)은 바텀 게이트 전극들(110) 위에 배치된다. 이러한 구조는 반도체 기판 상에 제어 게이트로서 사용되는 탑 게이트 전극이 배치되는 탑 게이트형 플래시 메모리 소자의 배치와는 반대된다. 이러한 의미에서, 본 발명의 일 실시예에 따른 메모리 소자(100)는 역전 구조(inverted structure)를 갖는다고 할 수 있다. 이러한 역전 구조에서, 투명 산화물 채널들(135)은 벌크 반도체 기판을 이용하지 않고 박막 구조로 제공될 수 있다. 따라서, 메모리 소자(100)는 3차원 형태의 적층 구조에 적합할 수 있다.
도 4를 참조하면, 도 2의 메모리 소자(100)의 변형된 예에 해당하는 메모리 소자(100a)가 도시된다.
도 4를 참조하면, 소스/드레인 전극(140a)(145a)은 투명 산화물 채널들(135) 상에 이격 배치될 수 있다. 분리 절연층(132)은 투명 산화물 채널들(135) 사이에 개재될 수 있다. 소스/드레인 전극(140a)(145a)은 투명 산화물 채널들(135)의 양측 가장자리로부터 분리 절연층(132) 상으로 각각 연장될 수 있다. 이러한 구조는 분리 절연층(132)을 평탄화시켜 소스/드레인 전극(140a)(145a)의 구조를 단순화할 수 있는 이점이 있다.
도 5는 도 1의 메모리 소자(100)의 등가 회로도이다.
도 1 내지 도 5를 같이 참조하면, 바텀 게이트 전극들(110)은 워드 라인들(WL1, WL2)에 대응할 수 있다. 소오스 전극(140)은 공통 라인(CL)에 대응하고, 드레인 전극들(145)은 비트 라인들(BL1, BL2)에 대응할 수 있다. 바텀 게이트 전극들(110), 전하 저장층들(125) 및 투명 산화물 채널들(135)의 적층 구조는 메모리 셀들(MC)에 대응할 수 있다. 투명 산화물 채널들(135)은 바이어스 라인들(G1, G2)의 일부로 이용될 수 있다. 비트 라인들(BL1, BL2) 및 워드 라인들(WL1, WL2)의 수는 예시적으로 도시되었고, 본 발명의 범위를 제한하지 않는다.
메모리 소자(100)는 바이어스 라인들(G1, G2)을 이용하여 버추얼 그라운드(virtual ground) 소자로 동작할 수 있다. 즉, 바이어스 라인들(G1, G2)은 메모리 소자(100)의 프로그램 및 소거 동작 시 투명 산화물 채널들(135)을 접지시키기 위해서 이용될 수 있다. 따라서, 메모리 소자(100)는 노어(NOR) 구조뿐만 아니라, FN 터널링을 이용하여 동작하는 앤드(AND), 낸드(NAND) 또는 엔롬(NROM) 구조에 이용될 수 있다. 따라서, 메모리 소자(100)의 프로그램 및 소거 효율이 높아질 수 있다.
메모리 셀들(MC)의 프로그램, 읽기 및 소거 동작은 통상적인 플래시 메모리 소자의 메모리 셀들의 동작과 같을 수 있다. 예를 들어, 프로그램 동작은 채널-핫 전자 주입 또는 FN 터널링을 이용할 수 있고, 소거 동작은 FN 터널링을 이용할 수 있다.
따라서, 메모리 소자(100)는 3차원 적층 구조에 용이하면서도, 투명 산화물 채널들(135)을 바이어스 라인들(G1, G2)로 이용할 수 있다. 이에 따라, 메모리 소자(100)의 집적도가 크게 높아질 수 있다.
도 6 내지 도 11은 본 발명의 일 실시예에 따른 메모리 소자(100)의 제조 방 법을 보여주는 단면도들이다.
도 6 및 도 7을 참조하면, 투명 기판(105)를 준비하고, 이 투명 기판(105) 상에 하나 이상의 바텀 게이트 전극들(110)을 형성한다. 바텀 게이트 전극들(110)은 투명 도전성 산화물을 증착한 후 패터닝하여 형성할 수 있다.
도 8을 참조하면, 바텀 게이트 전극들(110) 사이를 매립하는 하부 절연층(115)을 형성할 수 있다. 예를 들어, 하부 절연층(115)은 바텀 게이트 전극들(110) 상에 절연층을 형성한 후, 이를 평탄화하여 형성할 수 있다. 예를 들어, 평탄화는 화학적기계적연마(chemical mechanical polishing; CMP) 또는 에치백(etch-back)을 이용할 수 있다.
도 9를 참조하면, 바텀 게이트 전극들(110) 상에 하나 이상의 전하 저장층들(125) 및 층간 절연층(120)을 형성할 수 있다. 예를 들어, 바텀 게이트 전극들(110) 상에 블록킹 절연층(122)/전하 저장층들(125)/터널링 절연층(130)의 적층 구조를 형성할 수 있다. 전하 저장층들(125)은 블록킹 절연층(122) 상에 하나의 층(복수층 구조인 경우 복수의 층)으로 형성된 후 복수개로 패터닝될 수 있다.
터널링 절연층(130) 및 블록킹 절연층(122)은 서로 구분되지 않고 층간 절연층(120)으로 불리거나 또는 서로 구분되어 불릴 수도 있다. 나아가, 터널링 절연층(130) 및 블록킹 절연층(122)이 전하 저장층들(125)과 같이 패터닝되어 복수개로 분리될 수도 있다.
도 10을 참조하면, 층간 절연층(120) 상에 하나 이상의 투명 산화물 채널들(135)을 형성할 수 있다. 예를 들어, 투명 산화물 채널들(135)은 투명 반도체 물 질을 층으로 증착한 후 패터닝하여 형성할 수 있다. 투명 산화물 채널들(135)은 바텀 게이트 전극들(110)을 가로지도록 형성될 수 있다.
도 11을 참조하면, 투명 산화물 채널(135)의 양측에 소스/드레인 전극(140)(145)을 형성할 수 있다. 소스/드레인 전극들(140)(145)은 투명 산화물 채널들(135)의 양 측면들에 각각 전기적으로 연결되거나 또는 투명 산화물 채널들(135)의 양측 가장자리들에 각각 전기적으로 연결될 수 있다.
예를 들어, 소스/드레인 전극들(140)(145)은 투명 전도성 산화물을 투명 산화물 채널들(135) 위에 증착한 후 패터닝하여 형성할 수 있다.
전술한 제조 방법에 따르면, SOI 기판 또는 본딩 기술을 이용하지 않고, 박막 기술을 이용하여 3차원 구조의 메모리 소자(100)를 경제적으로 제조할 수 있다.
한편, 전술한 메모리 소자(100)의 제조 방법은 도 4의 메모리 소자(100a)의 제조 방법에도 적용될 수 있다. 예를 들어, 도 11에서, 투명 산화물 채널들(135) 사이를 매립하는 분리 절연층(132)을 형성하고, 이어서 분리 절연층(132) 상에 소스/드레인 전극들(140)(145)을 형성할 수 있다. 분리 절연층(132)은 적절한 절연층을 증착한 후 평탄화하여 형성할 수 있다.
한편, 도 12는 본 발명의 다른 실시예에 따른 전체적으로 투명한 메모리 소자(200)를 보여주는 개략적인 단면도이다. 본 발명의 다른 실시예에 따른 메모리 소자(200)는 도 1 내지 도 5를 참조로 설명한 본 발명의 일 실시예에 따른 메모리 소자(100)와 비교할 때, 탑 게이트 형인 점에 차이가 있다. 도 12에서는 도 1 내지 도 4에서와 실질적으로 동일 기능을 하는 부재는 동일 참조부호로 나타내고, 그 설 명을 간략히 한다.
도 12를 참조하면, 메모리 소자(200)에서는 투명 기판(105) 상에 투명 산화물 채널(135)이 형성되며, 그 위에 게이트 구조체가 형성된다. 소스/드레인 전극(141)(145)은 기판(105) 상에 투명 산화물 채널(135)과 전기적으로 연결되게 형성된다. 게이트 구조체는 투명 산화물 채널(135) 상에 형성되는데, 이때, 게이트 구조체는 채널(135) 상에 터널링 절연층(130), 전하 저장층(125), 블록킹 절연층(122) 순서로 적층되고, 그 위에 탑 게이트 전극(210)이 형성된다.
도 12에서와 같이, 탑 게이트 전극(210) 형성 전에 투명 절연층(215)으로 게이트 구조체 사이를 매립하여 평탄화시킬 수 있다.
다른 방안으로, 터널링 절연층(130) 및 블록킹 절연층(122)을 도 2에서와 같은 전하 저장층(125)이 내포된 층간 절연층(120) 구조로 형성할 수도 있다. 이 경우, 상기 투명 절연층(215)은 불필요할 수 있다.
상기 탑 게이트 전극(210)은 본 발명의 일 실시예에서의 바텀 게이트 전극(110)과 동일 재질로 형성될 수 있다.
도 12에서와 같은 본 발명의 다른 실시예에 따른 메모리 소자(200)의 제조 방법에 대해서는, 전술한 본 발명의 일 실시예에 따른 메모리 소자(100)의 제조 방법 및 도 12를 참조로 한 설명으로부터 충분히 유추할 수 있으므로, 여기서는 그 자세한 설명을 생략한다.
이상에서와 같은 본 발명의 실시예들에 따르면, 전체적으로 투명한 메모리 소자 보다 바람직하게는, 전체적으로 투명한 비휘발성 메모리 소자를 실현할 수 있 다.
유리 기판에 본 발명의 일 실시예에 따른 전체적으로 투명한 메모리 소자(100)를 다음과 같이 시험적으로 제조할 수 있다.
기판으로는 왜곡 온도가 600℃ 이상인 고온 유리를 사용하고, 몰리층을 정렬 키로 형성하고, 바텀 게이트 전극으로 IZO 층을 실온(Room temperature :RT)에서 스퍼터링에 의해 100nm 두께로 형성하고, 그 위에 첫 번째 절연층(블록킹 절연층)으로 25nm/15nm의 실리콘 산화물/실리콘 질화물(SiO2/SiNx) 이중층을 약 300℃에서 PECVD 방법을 적용하여 형성할 수 있다. 그 위에 전하 저장층으로 실온에서 스퍼터링에 의해 20nm의 GIZO 또는 IZO 층을 형성할 수 있다. 그리고, 전하 저장층을 패터닝하고 에칭하여 도 9에서와 같은 전하 저장층 배치를 형성할 수 있다. 두 번째 절연층(터널링 절연층)으로 10nm/10nm의 실리콘 산화물/실리콘 질화물(SiO2/SiNx) 이중층을 약 300℃에서 PECVD 방법을 적용하여 형성할 수 있다. 다음으로, 실온에서 채널으로 80nm 두께의 비정질-GIZO를 스퍼터링에 의해 형성하고, 이 채널을 패터닝하고 습식식각하여 도 10에서와 같은 채널을 형성할 수 있다. 그런 다음 소스/드레인 전극층으로 실온에서 스퍼터링에 의해 100nm 두께의 IZO 층을 형성하고, 소스/드레인 전극층 패터닝 및 건식 또는 습식 식각에 의해 소스/드레인 전극을 형성할 수 있다. 추가적으로 예컨대, 400℃ 이하의 온도에서 포스트 어닐링(post annealing) 공정을 선택적으로 진행할 수 있다.
도 13은 본 발명에 따른 전체적으로 투명한 메모리 소자를 구성하는 박막의 광학적 특성을 보인 것으로, 자외선-가시광 분광기(UV-Visible spectrometer)를 이용한 IZO/SiO2 이중층 박막과, IZO/GIZO 이중층 박막의 투과, 반사율 특성을 보여준다.
도 13에서 알 수 있는 바와 같이, 본 발명에 따른 전체적으로 투명한 메모리 소자를 구성하는데 사용하는 IZO/SiO2 이중층 박막과, IZO/GIZO 이중층 박막은 가시광 영역에서 충분한 투과율을 가짐을 알 수 있다.
도 14 내지 도 17은 본 발명의 일 실험예에 따른 메모리 소자의 전압-전류 특성을 나타내는 그래프들이고, 도 18은 본 발명의 일 실험예에 따른 메모리 소자의 프로그램/소거 특성을 보여주는 그래프이다.
도 14 내지 도 18의 데이터를 얻는데 사용된 일 실험예는 폭 50μm, 길이 4μm로 형성하면서, 어닐링을 하지 않았으며, 게이트 구조체를 SiO2 25nm/SiNx 10nm, IZO 20nm, SiO2 10nm/SiNx 10nm로 형성하였다.
도 14에서는 게이트 전압(Vgs)에 따른 드레인 전류(ID)가 도시된다. 게이트 전압(Vgs)은 바텀 게이트 전극(110)에 인가되고, 드레인 전류(ID)는 드레인 전극(145)에서 측정된다. 드레인 전압(Vds)은 0.1V, 및 1.1V로 인가되었다. 드레인 전압(Vds)이 0.1V 인가될 때, 게이트 전압(Vgs)이 약 -3.25 V보다 커지면 드레인 전류(ID)가 급격하게 증가하였다. 드레인 전압(Vds)이 1.1V 인가될 때, 게이트 전압(Vgs)이 약 -4 V보다 커지면 드레인 전류(ID)가 급격하게 증가하였다. 게이트 전 압이 일정 크기 이상이 될 때, 드레인 전류(ID)가 급격히 증가하는 특성은 통상적인 트랜지스터의 특성과 유사하다.
도 15를 참조하면, 드레인 전압(Vds)에 따른 드레인 전류(ID)가 도시된다. 게이트 전압(Vgs)은 -1.0V, 0.0V, 1.0V, 2.0V, 3.0V, 4.0V로 인가되었다. 게이트 전압(Vgs) 및 드레인 전압(Vds)에 따른 드레인 전류(ID)는 통상적인 트랜지스터의 특성과 유사하다.
도 14 및 도 15로부터 본 발명에 따른 전체적으로 투명한 메모리 소자가 통상적인 트랜지스터 특성을 가지므로, 전체적으로 투명한 메모리 소자를 실현하는 것이 가능하다는 것을 확인할 수 있다.
도 16은 프로그램 전압이 인가되는 시간을 달리 할 때, 게이트 전압(Vgs)에 따른 드레인 전류(ID)가 도시된다. 게이트 전압(Vgs)은 바텀 게이트 전극(110)에 인가되고, 드레인 전류(ID)는 드레인 전극(145)에서 측정된다. 드레인 전압(Vds)은 0.1V로 인가되었다.
도 16을 살펴보면, 프로그램 전압 인가 시간을 달리하면, 게이트 전압에 따른 드레인 전류(ID) 그래프가 이동된다. 이로부터 본 발명에 따른 전체적으로 투명한 메모리 소자가 프로그램 특성을 가진다는 것을 확인할 수 있다.
도 17은 소거 전압이 인가되는 시간을 달리 할 때, 게이트 전압(Vgs)에 따른 드레인 전류(ID)가 도시된다. 게이트 전압(Vgs)은 바텀 게이트 전극(110)에 인가되 고, 드레인 전류(ID)는 드레인 전극(145)에서 측정된다. 드레인 전압(Vds)은 0.1V로 인가되었다.
도 17을 살펴보면, 소거 전압 인가 시간을 달리하면, 게이트 전압에 따른 드레인 전류(ID) 그래프가 이동된다. 이로부터 본 발명에 따른 전체적으로 투명한 메모리 소자가 소거 특성을 가진다는 것을 확인할 수 있다.
즉, 도 16 및 도 17로부터 본 발명에 따른 전체적으로 투명한 메모리 소자가 메모리 소자로서 작동될 수 있음을 알 수 있다.
도 18에는 드레인 전압(Vds)이 0.1V인 경우, 프로그램/소거 시간에 따른 문턱 전압의 변화가 도시된다. 프로그램 전압은 24V이고, 소거 전압은 -20V로 유지되었다. 프로그램 유지 시간이 지남에 따라서 문턱전압이 점차 상승하는 것을 알 수 있다. 예를 들어, 프로그램 유지 시간이 약 1ms인 경우 문턱전압은 약 1.3V 만큼 상승하였다. 따라서, 본 발명에 따른 전체적으로 투명한 메모리 소자를 이용하여 프로그램 동작이 가능하다는 것을 알 수 있다.
소거 유지 시간이 지남에 따라서, 문턱전압은 약 1ms까지는 천천히 감소하다가 그 이후에는 급격하게 감소하였다. 소거 유지 시간이 약 10ms인 경우, 문턱전압은 약 -1.7V 감소하였다. 따라서, 본 발명에 다른 전체적으로 투명한 메모리 소자를 이용하여 소거 동작이 가능하다는 것을 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 전체적으로 투명한 메모리 소자를 보여주는 개략적인 사시도이다.
도 2는 도 1의 메모리 소자의 II-II'선 단면도이다.
도 3은 도 1의 메모리 소자의 III-III'선 단면도이다.
도 4는 도 2의 메모리 소자의 변형된 예를 보인 단면도이다.
도 5는 도 1의 메모리 소자의 등가 회로도이다.
도 6 내지 도 11은 본 발명의 일 실시예에 따른 메모리 소자의 제조 방법을 보여주는 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 전체적으로 투명한 메모리 소자를 보여주는 개략적인 단면도이다.
도 13은 본 발명에 따른 전체적으로 투명한 메모리 소자를 구성하는 박막의 광학적 특성을 보여준다.
도 14 내지 도 17은 본 발명의 일 실험예에 따른 메모리 소자의 전압-전류 특성을 나타내는 그래프들이다.
도 18은 본 발명의 일 실험예에 따른 메모리 소자의 프로그램/소거 특성을 보여주는 그래프이다.
Claims (13)
- 투명 기판과;상기 투명 기판 상에 투명한 전하 저장층을 구비하는 투명한 게이트 구조체와;상기 투명 기판과 상기 게이트 구조체 사이나 상기 게이트 구조체 위에 형성된 투명 산화물 채널;을 포함하는 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 투명 산화물 채널과 전기적으로 연결되도록 투명 도전성 산화물로 형성된 소스/드레인 전극;을 더 구비하는 것을 특징으로 하는 메모리 소자.
- 제2항에 있어서, 상기 소스/드레인 전극은 ITO, IZO 및 SnO2 중 어느 하나를 포함하는 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 전하 저장층은 투명 도전성 산화물, 투명 반도체 산화물, 투명 절연체 중 어느 하나를 포함하도록 형성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 전하 저장층은, ITO, IZO, SnO2, ZnO, GiZO, Cu2O, SiNx, Si3N4, HfO2, HfSiO, Al2O3, TiO2, Ta2O5, ZrO2, Si3N4 및 투명 나노결정 물질 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 메모리 소자.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 투명 도전성 산화물로 된 게이트 전극;을 더 포함하는 것을 특징으로 하는 메모리 소자.
- 제6항에 있어서, 상기 투명 산화물 채널은, ZnO, SnO2, TiNO, ITO, IZO, Cu2O, NiO, TiO2, (Al, Ga, In)-도핑된 ZnO, (N, P, As)-도핑된 ZnO 및 GIZO 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 메모리 소자.
- 제6항에 있어서, 상기 게이트 구조체는,상기 채널과 상기 전하 저장층 사이에 터널링 절연층;상기 전하 저장층과 상기 게이트 전극 사이에 블록킹 절연층;을 포함하며, 상기 터널링 절연층 및 상기 블록킹 절연층은 투명하게 형성된 것을 특징으로 하는 메모리 소자.
- 제8항에 있어서, 상기 터널링 절연층 또는 블록킹 절연층은,실리콘 산화물, 실리콘 산화물보다 유전율이 높은 산화물, 질화물 또는 이들 의 조합으로 이루어진 것을 특징으로 하는 메모리 소자.
- 제9항에 있어서, 상기 실리콘 산화물보다 유전율이 높은 산화물은, SiNx, HfO2, HfSiO, Al2O3, TiO2, Ta2O5 및 ZrO2 중에서 선택된 어느 하나인 것을 특징으로 하는 메모리 소자.
- 제6항에 있어서, 상기 게이트 구조체는, 실리콘 산화물/실리콘 질화물/실리콘 산화물의 이중층 구조로 이루어진 것을 특징으로 하는 메모리 소자.
- 제6항에 있어서, 상기 채널 상에 상기 게이트 구조체가 위치되고, 그 위에 상기 게이트 전극이 위치되는 탑-게이트형인 것을 특징으로 하는 메모리 소자.
- 제6항에 있어서, 상기 기판 상에 상기 게이트 전극이 위치되며, 그 위에 상기 게이트 구조체가 위치되며, 그 위에 상기 채널이 위치되는 바텀-게이트형인 것을 특징으로 하는 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070094426A KR20090029136A (ko) | 2007-09-17 | 2007-09-17 | 전체적으로 투명한 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070094426A KR20090029136A (ko) | 2007-09-17 | 2007-09-17 | 전체적으로 투명한 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090029136A true KR20090029136A (ko) | 2009-03-20 |
Family
ID=40696005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070094426A KR20090029136A (ko) | 2007-09-17 | 2007-09-17 | 전체적으로 투명한 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090029136A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110039854A (ko) * | 2009-10-12 | 2011-04-20 | 한국전자통신연구원 | 채널 외 전하 주입 방식 비휘발성 플래시 메모리 박막 트랜지스터 |
| KR101328509B1 (ko) * | 2012-06-25 | 2013-11-13 | 인텔렉추얼디스커버리 주식회사 | 투명 유연 비휘발성 메모리 셀 |
| WO2014003388A1 (ko) * | 2012-06-25 | 2014-01-03 | 인텔렉추얼 디스커버리(주) | 투명 유연 메모리 |
| KR101498492B1 (ko) * | 2014-03-24 | 2015-03-11 | 경희대학교 산학협력단 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN112164656A (zh) * | 2020-09-24 | 2021-01-01 | 山东华芯半导体有限公司 | 一种通过利用ito作为源漏极来改进闪存单元性能的方法 |
-
2007
- 2007-09-17 KR KR1020070094426A patent/KR20090029136A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110039854A (ko) * | 2009-10-12 | 2011-04-20 | 한국전자통신연구원 | 채널 외 전하 주입 방식 비휘발성 플래시 메모리 박막 트랜지스터 |
| KR101328509B1 (ko) * | 2012-06-25 | 2013-11-13 | 인텔렉추얼디스커버리 주식회사 | 투명 유연 비휘발성 메모리 셀 |
| WO2014003388A1 (ko) * | 2012-06-25 | 2014-01-03 | 인텔렉추얼 디스커버리(주) | 투명 유연 메모리 |
| KR101498492B1 (ko) * | 2014-03-24 | 2015-03-11 | 경희대학교 산학협력단 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN112164656A (zh) * | 2020-09-24 | 2021-01-01 | 山东华芯半导体有限公司 | 一种通过利用ito作为源漏极来改进闪存单元性能的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101283539B1 (ko) | 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법 | |
| JP3683895B2 (ja) | 半導体記憶装置並びに携帯電子機器 | |
| US9336858B2 (en) | Semiconductor memory device and driving method thereof | |
| TWI415250B (zh) | 具有非晶態金屬氧化物半導體通道之剛性半導體記憶體 | |
| KR101889285B1 (ko) | 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법 | |
| US20070047319A1 (en) | Scalable flash/NV structures and devices with extended endurance | |
| TW201142850A (en) | Semiconductor device | |
| WO2000070675A1 (fr) | Dispositif memoire a semi-conducteurs | |
| KR20090029136A (ko) | 전체적으로 투명한 메모리 소자 | |
| US8759915B2 (en) | Semiconductor field-effect transistor, memory cell and memory device | |
| JP4670187B2 (ja) | 不揮発性半導体メモリ装置 | |
| US20100103744A1 (en) | Non-volatile memory device and method of driving the same | |
| CN101807596A (zh) | 一种自对准半导体存储器结构及其制造方法 | |
| WO2014003388A1 (ko) | 투명 유연 메모리 | |
| JP3251699B2 (ja) | 不揮発性記憶装置 | |
| KR100732802B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| US11605647B2 (en) | Ferroelectric-type semiconductor memory device with hole transfer-type layer | |
| JPH0878544A (ja) | 不揮発性半導体記憶装置 | |
| JPH1187539A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWM525526U (zh) | 記憶體單元及記憶體單元陣列 | |
| US7893504B2 (en) | Non-volatile semiconductor memory device with contact plug electrically conductive in response to light | |
| CN115968199A (zh) | 存储器装置、存储器电路及存储器电路的制造方法 | |
| CN101800236A (zh) | 一种半导体存储器结构及其制造方法 | |
| KR20160110794A (ko) | 산화물 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |