KR100732802B1 - 불휘발성 강유전체 메모리 장치 - Google Patents
불휘발성 강유전체 메모리 장치 Download PDFInfo
- Publication number
- KR100732802B1 KR100732802B1 KR1020060084143A KR20060084143A KR100732802B1 KR 100732802 B1 KR100732802 B1 KR 100732802B1 KR 1020060084143 A KR1020060084143 A KR 1020060084143A KR 20060084143 A KR20060084143 A KR 20060084143A KR 100732802 B1 KR100732802 B1 KR 100732802B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- layer
- word line
- oxide semiconductor
- memory device
- Prior art date
Links
- 108091006146 Channels Proteins 0.000 claims abstract description 126
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 3
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로서, 강유전체의 분극 상태에 따라 메모리 셀의 채널 저항이 달라지는 특성을 이용하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술을 개시한다. 이러한 본 발명은, 버텀 워드라인의 상부에 절연층을 형성하고, 절연층의 상부에 P형 드레인영역, P형 채널영역 및 P형 소스영역으로 이루어진 옥사이드 반도체 채널층을 형성하며, 옥사이드 반도체 채널층의 상부에 강유전체층을 형성하며, 강유전체층의 상부에 워드라인을 형성하여, 강유전체층의 극성에 따라 채널영역에 유도되는 저항 상태를 제어하여 메모리 셀의 리드/라이트 동작을 제어하게 된다.
Description
도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도.
도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도.
도 3a 내지 도 3c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면.
도 4a 내지 도 4c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면.
도 5는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 레이아웃 단면도.
도 6a 및 도 6b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도.
도 7a 및 도 7b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 다른 실시예에 따른 셀 단면도.
본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로, 나노 스케일(Nano scale) 메모리 장치에서 강유전체의 분극 상태에 따라 메모리 셀의 채널 저항이 달 라지는 특성을 이용하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다. 여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도이다.
종래의 1-T(One-Transistor) FET(Field Effect Transistor)형 셀은 P형영역 기판(1) 상에 N형 드레인영역(2)과 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 강유전체층(Ferroelectric layer;4)이 형성되고, 강유전체층(4)의 상 부에 워드라인(5)이 형성된다.
이러한 구성을 갖는 종래의 불휘발성 강유전체 메모리 장치는 강유전체층(4)의 분극(Polarization) 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(4)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 턴온된다.
하지만, 이러한 종래의 불휘발성 강유전체 메모리 장치는, 셀 사이즈가 작아질 경우 데이타 유지 특성이 저하되어 정상적인 셀의 동작이 어렵게 된다. 즉, 셀의 리드 동작시 인접한 셀에 전압이 가해지게 되어 데이타가 파괴됨으로써 셀 간에 인터페이스 노이즈가 발생하게 된다. 또한, 셀의 라이트 동작시 비선택된 셀에 라이트 전압이 인가되어 비선택된 셀들의 데이타가 파괴됨으로써 랜덤한 엑세스(Random Access) 동작이 어렵게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 워드라인과 버텀 워드라인 사이에 P형 드레인영역, P형 채널영역 및 P형 소스영역으로 이루어진 공핍 타입(Depletion Type)의 옥사이드 반도체 채널층을 형성하여 메모리 셀의 리드/라이트 동작을 제어함으로써 셀의 신뢰성을 향상시킴과 동시에 셀의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 옥사이드 반도체 채널층을 옥사이드 반도체(Oxide Semiconductor) 물질로 형성하여 옥사이드 반도체 채널층을 용이하게 형성하고 제조 공정을 단순화시킬 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 강유전체층과 가장 물질 특성이 비슷한 옥사이드 반도체를 채널로 형성하여 강유전체층과 채널 영역 간의 물리적 화학적 안정성을 높임으로써 신뢰성을 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치는,버텀 워드라인; 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 P형 채널영역과, 채널영역의 양측에 연결된 P형 드레인 영역 및 P형 소스 영역을 구비하고, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층; 옥사이드 반도체 채널층의 채널영역 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 구비하되, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 한다.
그리고, 본 발명은 복수개의 버텀 워드라인; 복수개의 버텀 워드라인의 상부에 각각 형성된 복수개의 절연층; 복수개의 절연층의 상부에 배치된 복수개의 P형 채널 영역과, 복수개의 P형 채널 영역과 교번적으로 직렬 연결된 복수개의 P형 드레인 및 소스영역을 구비하고, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층; 옥사이드 반도체 채널층의 복수개의 P형 채널 영역 상부에 각각 형성된 복수개의 강유전체층; 및 복수개의 강유전체층 상부에 각각 형성된 복수개의 워드라인을 구비하는 단위 셀 어레이를 구비하고, 단위 셀 어레이는 복수개의 강유전체층의 극성 상태에 따라 복수개의 P형 채널영역에 서로 다른 채널 저항을 유도하여 복수개의 데이타를 리드/라이트 제어함을 특징으로 한다.
또한, 본 발명은 버텀 워드라인; 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하고, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층; 옥사이드 반도체 채널층의 채널영역 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 구비하되, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단위 셀 단면도이다.
도 2a는 워드라인과 평행인 방향에서 본 단위 셀의 단면도이다.
먼저, 최하부층에 형성된 버텀(Bottom) 워드라인(10)과 최상부층에 형성된 워드라인(17)은 평행하게 배치된다. 여기서, 버텀 워드라인(10)과 워드라인(17)은 동일한 로오 어드레스 디코더(미도시)에 의해 선택적으로 구동된다. 그리고, 버텀 워드라인(10)의 상부에는 절연층(Oxide layer;11)이 형성되고, 절연층(11)의 상부에는 P형 채널영역(12)으로 이루어진 옥사이드 반도체 채널층(Oxide Semiconductor Channel layer;15)이 형성된다.
또한, 옥사이드 반도체 채널층(15)의 상부에는 강유전체층(Ferroelectric layer;16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다.
도 2b는 워드라인과 수직인 방향에서 본 단위 셀의 단면도이다.
먼저, 버텀 워드라인(10)의 상부에 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에는 옥사이드 반도체 채널층(15)이 형성된다. 여기서, 옥사이드 반도체 채널층(15)의 드레인영역(13)과 소스영역(14)은 P형으로 이루어지고, 채널 영역(12)은 P형으로 이루어져 플로팅 상태가 된다.
여기서, P형 채널영역(12)과 P형 드레인영역(13) 및 P형 소스영역(14)은 강유전체층(16)과 가장 물질 특성이 유사한 P형 옥사이드(Oxide) 반도체 물질로 형성된다. P형 옥사이드 반도체는 CuAlO2, NiO, FeO, MnO, In2O3, CoO, Cu2O, MnFe2O4, NiFe2O4 등의 물질이 사용될 수 있다.
또한, 옥사이드 반도체 채널층(15)의 P형 채널영역(12) 상부에는 강유전체층(16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다.
여기서, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층(15)은 화학기상증착(CVD;Chemical Vapor Deposition), 스퍼터링(Sputtering), ALD(Atomic Layer Deposition), 물리기상증착(PVD;Physical Vapor Deposition) 중 어느 하나의 방식을 통해 용이하게 형성할 수 있다.
이러한 구성을 갖는 본 발명은 강유전체층(16)의 분극(Polarization) 상태에 따라 옥사이드 반도체 채널층(15)의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(16)의 극성이 채널영역(12)에 양(+)의 전하 를 유도할 경우 메모리 셀은 저저항 상태가 되어 채널이 턴온된다. 반대로, 강유전체층(16)의 극성이 채널영역(12)에 음(-)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 채널이 오프된다.
상술된 바와 같이, 옥사이드 반도체 채널층(15)의 채널영역과 소스/드레인 영역이 동일한 도전형으로 형성되어, 다수 캐리어를 없애는 과정을 통해 채널을 형성하는 것을 "공핍 타입(Depletion Type)"의 셀 이라 정의한다.
도 3a 및 도 3c는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면이다.
먼저, 도 3a를 보면, 데이타 "1"의 라이트 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND>을 인가하고 워드라인(17)에 음의 전압인 <-V>를 인가한다. 이때, 드레인영역(13)과 소스영역(14)은 그라운드 전압 <GND> 상태가 되도록 한다.
이러한 경우 강유전체층(16)과 절연층(11) 사이의 캐패시터의 전압 분배에 의해, 옥사이드 반도체 채널층(15)의 P형 채널 영역(12)과 강유전체층(16) 사이에 전압이 인가된다. 따라서, 강유전체층(16)의 극성에 따라 채널 영역(12)에 양의 전하가 유도되어 메모리 셀은 저저항 상태가 된다. 이에 따라, 라이트 동작 모드시 메모리 모든 셀에 데이타 "1"을 라이트할 수 있게 된다.
반면에, 도 3b 및 도 3c를 보면, 데이타 "1"의 리드 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND> 또는 양의 값을 갖는 리드전압 <+Vrd>을 인가한다. 그리고, 워드라인(17)에 그라운드 전압 <GND>을 인가한다. 이때, 버텀 워드라인(10)으로부터 인가되는 리드전압 <+Vrd>에 의해 채널영역(12)의 하부에 공핍 층(12a)이 형성된다.
또한, 채널영역(12)의 상부에 양의 전하가 유도되어 공핍층이 생기지 않게 된다. 이에 따라, 채널영역(12)이 턴온되어 소스영역(14)에서 드레인영역(13)으로 전류가 흐르게 된다. 따라서, 리드 동작 모드시 메모리 셀에 저장된 데이타 "1"을 리드할 수 있게 된다. 이때, 드레인영역(13)과 소스영역(14)에 약간의 전압차를 주어도 채널 영역(12)이 턴온된 상태이므로 많은 전류가 흐르게 된다.
도 4a 및 도 4b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면이다.
먼저, 도 4a를 보면, 데이타 "0"의 라이트 동작 모드시 버텀 워드라인(10)에 음의 값을 갖는 전압 <-V>을 인가하고 워드라인(17)에 그라운드 전압 <GND>을 인가한다. 그리고, 드레인영역(13)과 소스영역(14)에 음의 값을 갖는 전압 <-V>을 인가한다.
이때, 워드라인(17)으로부터 인가되는 양의 전압 <+V>과 채널영역(12)에 형성된 음의 전압 <-V> 사이에 높은 전압이 형성된다. 따라서, 강유전체층(16)의 극성에 따라 채널 영역(12)에 음의 전하가 유도되어 메모리 셀은 고저항 상태가 된다. 이에 따라, 라이트 동작 모드시 메모리 셀에 데이타 "0"을 라이트할 수 있게 된다.
반면에, 도 4b 및 도 4c를 보면, 데이타 "0"의 리드 동작 모드시 버텀 워드라인(10)에 그라운드 전압 <GND> 또는 양의 값을 갖는 리드전압 <+Vrd>을 인가한다. 그리고, 워드라인(17)에 그라운드 전압 <GND>을 인가한다.
이때, 버텀 워드라인(10)으로부터 인가되는 리드전압 <+Vrd>에 의해 채널영역(12)의 하부에 공핍층(12a)이 형성된다. 그리고, 채널영역(12)의 상부에 음의 전하가 유도되어 공핍층(12b)이 형성된다. 이에 따라, 채널영역(12)에 형성된 공핍층(12a,12b)에 의해 채널영역(12)의 채널이 오프되어 소스영역(14)에서 드레인영역(13)으로 전류 경로가 차단된다.
이때, 드레인영역(13)과 소스영역(14) 사이에 약간의 전압차를 주어도 채널 영역(12)이 오프된 상태이므로 적은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이타 "0"을 리드할 수 있게 된다.
따라서, 리드 동작 모드시 워드라인(17)과 버텀 워드라인(10)을 그라운드로 제어하여 강유전체층(16)에 전압 스트레스가 가해지지 않기 때문에 셀의 데이타 유지 특성이 향상될 수 있게 된다.
도 5는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 레이아웃 단면도이다.
본 발명은 워드라인 WL과 버텀 워드라인 BWL이 서로 동일한 방향으로 평행하게 배치되며 컬럼 방향으로 복수개 구비된다. 그리고, 복수개의 비트라인 BL은 워드라인 WL과 수직한 방향으로 복수개 구비된다. 또한, 복수개의 워드라인 WL, 복수개의 버텀 워드라인 BWL과, 복수개의 비트라인 BL이 교차되는 영역에 복수개의 단위 셀 C가 위치한다.
도 6a 및 도 6b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 어레이 단면도이다.
도 6a는 도 5의 레이아웃 단면도에서 워드라인 WL과 평행인 (A) 방향에서의 셀 어레이 단면 구조를 나타낸다.
본 발명의 셀 어레이는 버텀 워드라인(10)의 상부에 복수개의 절연층(11)이 형성되고, 복수개의 절연층(11)의 상부에 복수개의 P형 채널 영역(12)이 형성된다. 그리고, 복수개의 채널 영역(12) 상부에 복수개의 강유전체층(13)이 형성되고, 복수개의 강유전체층(13)의 상부에 버텀 워드라인(10)과 평행하게 워드라인(14)이 형성된다. 따라서, 하나의 워드라인 WL_1과 하나의 버텀 워드라인 BWL_1 사이에 복수개의 셀들이 연결된다.
또한, 도 6b는 도 5의 레이아웃 단면도에서 워드라인 WL과 수직인 (B) 방향에서 셀 어레이 단면 구조를 나타낸다.
본 발명의 셀 어레이는 각각의 버텀 워드라인 BWL_1,BWL_2,BWL_3의 상부에 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에 P형 드레인영역(13)과 P형 채널영역(12) 및 P형 소스영역(14)이 직렬 연결된 옥사이드 반도체 채널층(15)이 형성된다.
여기서, P형 드레인영역(13)은 인접한 셀에서 소스 영역으로 사용될 수 있으며, P형 소스영역(14)은 인접한 셀에서 드레인 영역으로 사용될 수 있다. 즉, P형영역은 인접한 셀에서 드레인영역과 소스영역으로 공통으로 사용된다.
또한, 옥사이드 반도체 채널층(15)의 각각의 채널 영역(12) 상부에 강유전체층(16)이 형성되고, 강유전체층(16)의 상부에 워드라인 WL_1,WL_2,WL_3이 형성된다.
본 발명에서는 옥사이드 반도체 채널층(15)이 P형 드레인영역(13), P형 채널영역(12) 및 P형 소스영역(14)으로 이루어진 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되지 않고 옥사이드 반도체 채널층(15)이 N형 드레인 영역, N형 채널영역 및 N형 소스영역으로 이루어질 수도 있다.
도 7a 및 도 7b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 다른 실시예에 따른 단위 셀 단면도이다.
도 7a는 워드라인과 평행인 방향에서 본 단위 셀의 단면도이다.
먼저, 최하부층에 형성된 버텀(Bottom) 워드라인(10)과 최상부층에 형성된 워드라인(17)은 평행하게 배치된다. 여기서, 버텀 워드라인(10)과 워드라인(17)은 동일한 로오 어드레스 디코더(미도시)에 의해 선택적으로 구동된다. 그리고, 버텀 워드라인(10)의 상부에는 절연층(Oxide layer;11)이 형성되고, 절연층(11)의 상부에는 N형 채널영역(12)으로 이루어진 옥사이드 반도체 채널층(Floating Channel layer;15)이 형성된다.
또한, 옥사이드 반도체 채널층(15)의 상부에는 강유전체층(Ferroelectric layer;16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다.
도 2b는 워드라인과 수직인 방향에서 본 단위 셀의 단면도이다.
먼저, 버텀 워드라인(10)의 상부에 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에는 옥사이드 반도체 채널층(15)이 형성된다. 여기서, 옥사이드 반도체 채널층(15)의 드레인영역(13)과 소스영역(14)은 N형으로 이루어지고, 채널 영역(12)은 N형으로 이루어져 플로팅 상태가 된다.
여기서, N형 드레인영역(13)과 N형 소스영역(14)은 강유전체층(16)과 가장 물질 특성이 유사한 N형 옥사이드(Oxide) 반도체 물질로 형성된다. N형 옥사이드 반도체는 TiO2, SnO2, ZnO, CdO, MnO, FeO 등의 물질이 사용될 수 있다.
또한, 옥사이드 반도체 채널층(15)의 N형 채널영역(12) 상부에는 강유전체층(16)이 형성되고, 강유전체층(16)의 상부에는 워드라인(17)이 형성된다.
이러한 구성을 갖는 본 발명은 강유전체층(16)의 분극(Polarization) 상태에 따라 옥사이드 반도체 채널층(15)의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(16)의 극성이 채널영역(12)에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 채널이 오프된다. 반대로, 강유전체층(16)의 극성이 채널영역(12)에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 채널이 턴온된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 본 발명은 NDRO(Non Destructive Read Out) 방식을 사용하여 리드 동작시 셀의 데이타가 파괴되지 않는다. 이에 따라, 본 발명은 나노 스케일(Nano scale) 강유전체 셀의 저전압 동작시 셀의 신뢰성이 향상되고 리드 동작 속도를 향상시킬 수 있게 된다.
둘째, 본 발명은 복수개의 강유전체 단위 셀 어레이를 적층하여 셀의 집적 용량을 향상시킴으로써 셀의 전체적인 사이즈를 줄일 수 있도록 한다.
셋째, 본 발명은 옥사이드 반도체 채널층의 채널영역, 소스 영역 및 드레인 영역을 모두 옥사이드 반도체 물질로 형성하여 옥사이드 반도체 채널층을 용이하게 형성할 수 있도록 한다.
넷째, 본 발명은 옥사이드 반도체 채널층을 옥사이드 반도체 물질로 형성하여 제조 공정을 단순화시킬 수 있으며 동일한 옥사이드 계열의 반도체와의 접촉이 용이하도록 하여 물질 확산을 방지하기 위한 별도의 버퍼층을 형성할 필요가 없다.
다섯째, 본 발명은 강유전체층과 가장 물질 특성이 비슷한 옥사이드 반도체를 채널로 형성하여 강유전체층과 채널 영역 간의 물리적 화학적 안정성을 높임으로써 신뢰성을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (16)
- 버텀 워드라인;상기 버텀 워드라인의 상부에 형성된 절연층;상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 P형 채널영역과, 상기 채널영역의 양측에 연결된 P형 드레인 영역 및 P형 소스 영역을 구비하고, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층;상기 옥사이드 반도체 채널층의 상기 채널영역 상부에 형성된 강유전체층; 및상기 강유전체층의 상부에 형성된 워드라인을 구비하되,상기 강유전체층의 극성 상태에 따라 상기 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 옥사이드 반도체 채널층은 CuAlO2, NiO, FeO, MnO, In2O3, CoO Cu2O, MnFe2O4, NiFe2O4 중 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 옥사이드 반도체 채널층은 상기 강유전체층의 극성이 상기 채널영역에 양의 전하를 유도할 경우 저저항 상태가 되어 채널이 턴온되고, 상기 강유전체층의 극성이 상기 채널영역에 음의 전하를 유도할 경우 고저항 상태 가 되어 채널이 오프됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 버텀 워드라인에 그라운드 전압을 인가하고, 상기 워드라인에 음의 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 채널영역에 양의 전하가 유도되어 하이 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드 전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 옥사이드 반도체 채널층의 채널이 턴온된 상태에서 하이 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 버텀 워드라인에 음의 전압을 인가하고 상기 워드라인에 그라운드 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 음의 전압을 인가한 상태에서, 상기 채녈영역에 음의 전하가 유도되어 로우 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 1항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 옥사이드 반도체 채널층의 채널이 턴오프된 상태에서 로우 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 복수개의 버텀 워드라인;상기 복수개의 버텀 워드라인의 상부에 각각 형성된 복수개의 절연층;상기 복수개의 절연층의 상부에 배치된 복수개의 P형 채널 영역과, 상기 복수개의 P형 채널 영역과 교번적으로 직렬 연결된 복수개의 P형 드레인 및 소스영역을 구비하고, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층;상기 옥사이드 반도체 채널층의 상기 복수개의 P형 채널 영역 상부에 각각 형성된 복수개의 강유전체층; 및상기 복수개의 강유전체층 상부에 각각 형성된 복수개의 워드라인을 구비하는 단위 셀 어레이를 구비하고,상기 단위 셀 어레이는 상기 복수개의 강유전체층의 극성 상태에 따라 상기 복수개의 P형 채널영역에 서로 다른 채널 저항을 유도하여 복수개의 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 8항에 있어서, 상기 옥사이드 반도체 채널층은 CuAlO2, NiO, FeO, MnO, In2O3, CoO Cu2O, MnFe2O4, NiFe2O4 중 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 8항에 있어서, 상기 옥사이드 반도체 채널층은 상기 강유전체층의 극성이 상기 채널영역에 양의 전하를 유도할 경우 저저항 상태가 되어 채널이 턴온되고, 상기 강유전체층의 극성이 상기 채널영역에 음의 전하를 유도할 경우 고저항 상태가 되어 채널이 오프됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 8항에 있어서, 상기 버텀 워드라인에 그라운드 전압을 인가하고, 상기 워드라인에 음의 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 채널영역에 양의 전하가 유도되어 하이 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 8항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드 전압을 인가하고, 상기 워드라인에 그라운드 전압을 인가하여 상기 옥사이드 반도체 채널층의 채널이 턴온된 상태에서 하이 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 8항에 있어서, 상기 버텀 워드라인에 음의 전압을 인가하고 상기 워드라인에 그라운드 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 음의 전압을 인가한 상태에서, 상기 채녈영역에 음의 전하가 유도되어 로우 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 8항에 있어서, 상기 버텀 워드라인에 양의 값을 갖는 리드전압을 인가하 고, 상기 워드라인에 그라운드 전압을 인가하여 상기 옥사이드 반도체 채널층의 채널이 턴오프된 상태에서 로우 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 버텀 워드라인;상기 버텀 워드라인의 상부에 형성된 절연층;상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 상기 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비하고, 옥사이드 반도체 물질로 형성된 옥사이드 반도체 채널층;상기 옥사이드 반도체 채널층의 상기 채널영역 상부에 형성된 강유전체층; 및상기 강유전체층의 상부에 형성된 워드라인을 구비하되,상기 강유전체층의 극성 상태에 따라 상기 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
- 제 15항에 있어서, 상기 옥사이드 반도체 채널층은 TiO2, SnO2, ZnO, CdO, MnO, FeO 중 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060084143A KR100732802B1 (ko) | 2006-09-01 | 2006-09-01 | 불휘발성 강유전체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060084143A KR100732802B1 (ko) | 2006-09-01 | 2006-09-01 | 불휘발성 강유전체 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100732802B1 true KR100732802B1 (ko) | 2007-06-27 |
Family
ID=38373553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060084143A KR100732802B1 (ko) | 2006-09-01 | 2006-09-01 | 불휘발성 강유전체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100732802B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101087800B1 (ko) | 2010-08-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 형성 방법 |
KR101087837B1 (ko) | 2010-08-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 형성 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056653A (ja) * | 1991-06-28 | 1993-01-14 | Casio Comput Co Ltd | メモリ−素子 |
JPH08335645A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 半導体装置とその制御方法 |
JP2006060209A (ja) | 2004-08-20 | 2006-03-02 | Sharp Corp | 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ |
KR20060076003A (ko) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
-
2006
- 2006-09-01 KR KR1020060084143A patent/KR100732802B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056653A (ja) * | 1991-06-28 | 1993-01-14 | Casio Comput Co Ltd | メモリ−素子 |
JPH08335645A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 半導体装置とその制御方法 |
JP2006060209A (ja) | 2004-08-20 | 2006-03-02 | Sharp Corp | 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ |
KR20060076003A (ko) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101087800B1 (ko) | 2010-08-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 형성 방법 |
KR101087837B1 (ko) | 2010-08-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 형성 방법 |
US8467223B2 (en) | 2010-08-05 | 2013-06-18 | Hynix Semiconductor Inc. | Non-volatile memory device and sensing method for forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11205467B2 (en) | Ferroelectric memory and logic cell and operation method | |
US8148759B2 (en) | Single transistor memory with immunity to write disturb | |
US20160118404A1 (en) | Three-dimensional non-volatile ferroelectric random access memory | |
US8507968B2 (en) | Memristive transistor memory | |
JP5015430B2 (ja) | 不揮発性強誘電体メモリ装置 | |
JP4769012B2 (ja) | 不揮発性強誘電体メモリ装置 | |
US20210272983A1 (en) | Three-dimensional ferroelectric memory | |
JP2007184085A (ja) | 非揮発性半導体メモリ装置 | |
KR100669558B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100732802B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100802248B1 (ko) | 비휘발성 반도체 메모리 장치 | |
KR100756787B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100682180B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100682211B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100669554B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100720223B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100636926B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR101087800B1 (ko) | 비휘발성 메모리 장치 및 형성 방법 | |
JP2009283877A (ja) | 半導体記憶装置 | |
US20070086230A1 (en) | Nonvolatile latch circuit and system on chip with the same | |
KR100720224B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100673116B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100682212B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100636925B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
KR100696773B1 (ko) | 불휘발성 강유전체 메모리 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |