KR100669554B1 - 불휘발성 강유전체 메모리 장치 - Google Patents

불휘발성 강유전체 메모리 장치 Download PDF

Info

Publication number
KR100669554B1
KR100669554B1 KR1020050096569A KR20050096569A KR100669554B1 KR 100669554 B1 KR100669554 B1 KR 100669554B1 KR 1020050096569 A KR1020050096569 A KR 1020050096569A KR 20050096569 A KR20050096569 A KR 20050096569A KR 100669554 B1 KR100669554 B1 KR 100669554B1
Authority
KR
South Korea
Prior art keywords
layer
channel
memory device
word line
ferroelectric memory
Prior art date
Application number
KR1020050096569A
Other languages
English (en)
Inventor
강희복
안진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050096569A priority Critical patent/KR100669554B1/ko
Priority to US11/482,069 priority patent/US20070086230A1/en
Application granted granted Critical
Publication of KR100669554B1 publication Critical patent/KR100669554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout

Abstract

본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로서, 강유전체의 분극 상태에 따라 메모리 셀의 채널 저항이 달라지는 특성을 이용하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술을 개시한다. 이러한 본 발명은, 버텀 워드라인의 상부에 절연층을 형성하고, 절연층의 상부에 N형 드레인영역, P형 채널영역 및 N형 소스영역으로 이루어진 플로팅 채널층을 형성하며, 플로팅 채널층의 상부에 터널 옥사이드층을 형성하고, 터널 옥사이드층의 상부에 강유전체층을 형성하며, 강유전체층의 상부에 워드라인을 형성하여, 강유전체층의 극성에 따라 채널영역에 유도되는 저항 상태를 제어하여 메모리 셀의 리드/라이트 동작을 제어하게 된다.

Description

불휘발성 강유전체 메모리 장치{Non-volatile ferroelectric memory device}
도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도.
도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도.
도 3a 및 도 3b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면.
도 4a 및 도 4b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면.
도 5는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 레이아웃 단면도.
도 6a 및 도 6b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도.
도 7은 다층 구조를 갖는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도.
도 8a 및 도 8b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 다른 실시예.
도 9a 및 도 9b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 또 다른 실시예.
도 10a 및 도 10b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 또 다 른 실시예.
본 발명은 불휘발성 강유전체 메모리 장치에 관한 것으로, 나노 스케일(Nano scale) 메모리 장치에서 강유전체의 분극 상태에 따라 메모리 셀의 채널 저항이 달라지는 특성을 이용하여 불휘발성 메모리 셀의 리드/라이트 동작을 제어하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상 태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다. 여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도이다.
종래의 1-T(One-Transistor) FET(Field Effect Transistor)형 셀은 P형영역 기판(1) 상에 N형 드레인영역(2)과 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 절연층(Insulation Oxide;4)이 형성되고, 절연층(4)의 상부에 강유전체층(Ferroelectric layer;5)이 형성되며, 강유전체층(5)의 상부에 워드라인(6)이 형성된다.
이러한 구성을 갖는 종래의 불휘발성 강유전체 메모리 장치는 강유전체층(5)의 분극(Polarization) 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(5)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 턴온된다.
하지만, 이러한 종래의 불휘발성 강유전체 메모리 장치는, 셀 사이즈가 작아질 경우 데이타 유지 특성이 저하되어 정상적인 셀의 동작이 어렵게 된다. 즉, 셀의 리드 동작시 인접한 셀에 전압이 가해지게 되어 데이타가 파괴됨으로써 셀 간에 인터페이스 노이즈가 발생하게 된다. 또한, 셀의 라이트 동작시 비선택된 셀에 라이트 전압이 인가되어 비선택된 셀들의 데이타가 파괴됨으로써 랜덤한 엑세스(Random Access) 동작이 어렵게 되는 문제점이 있다.
또한, 도 1에서와 같은 종래의 MFIS(Metal Ferroelectric Insulator Silicon), MFMIS(Metal Ferroelectric Metal Insulator Silicon)의 경우 감극(Depolarization) 전하에 의해 데이타 보존(Retention) 특성이 현격히 열화하게 되는 문제점이 있다.
즉, 강유전체층(5)과 실리콘 채널영역 사이에 절연옥사이드가 존재하게 될 경우 강유전체층(5)과 절연층(4) 사이에 감극(Depolarization) 전하가 축적되어 MFIS의 보존 특성에 열화를 초래하게 된다. 마찬가지로, 강유전체층(5)과 채널영역 사이에 메탈 절연층이 존재할 경우 강유전체층(5)과 메탈 사이에 감극 전하가 축적되어 MFMIS의 보존 특성이 열화된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 다음과 같은 목적을 갖는다.
첫째, 워드라인과 버텀 워드라인 사이에 N형 드레인영역, P형 채널영역 및 N형 소스영역으로 이루어진 플로팅 채널층을 형성하여 메모리 셀의 리드/라이트 동작을 제어함으로써 셀의 신뢰성을 향상시킴과 동시에 셀의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 강유전체층과 채널영역 사이에 터널 옥사이드층을 형성함으로써 강유 전체층의 불순물이 채널 영역으로 확산되는 것을 방지하고 강유전체층의 보존 특성을 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 불휘발성 강유전체 메모리 장치는, 버텀 워드라인; 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 플로팅 상태를 유지하는 플로팅 채널층; 플로팅 채널층의 상부에 형성된 터널 옥사이드층; 터널 옥사이드층의 상부에 형성되어 데이타가 저장되는 강유전체층; 및 강유전체층의 상부에 버텀 워드라인과 평행하게 형성된 워드라인을 구비하고, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 한다.
그리고, 본 발명은 복수개의 버텀 워드라인; 복수개의 버텀 워드라인의 상부에 형성된 절연층; 절연층의 상부에 형성되어 복수개의 P형 채널 영역과, 복수개의 P형 채널 영역과 교번적으로 직렬 연결된 복수개의 N형 드레인 및 소스영역을 구비하는 플로팅 채널층; 플로팅 채널층의 상부에 형성된 터널 옥사이드층; 터널 옥사이드층의 상부에 형성된 강유전체층; 및 강유전체층 상부에 복수개의 버텀 워드라인과 각각 평행하게 형성된 복수개의 워드라인을 구비하는 단위 셀 어레이를 구비하고, 단위 셀 어레이는 강유전체층의 극성 상태에 따라 복수개의 P형 채널영역에 서로 다른 채널 저항을 유도하여 복수개의 데이타를 리드/라이트 제어함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2a 및 도 2b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단위 셀 단면도이다.
도 2a는 워드라인과 평행인 방향에서 본 단위 셀의 단면도이다.
먼저, 최하부층에 형성된 버텀(Bottom) 워드라인(10)과 최상부층에 형성된 워드라인(18)은 평행하게 배치된다. 여기서, 버텀 워드라인(10)과 워드라인(18)은 동일한 로오 어드레스 디코더(미도시)에 의해 선택적으로 구동된다. 그리고, 버텀 워드라인(10)의 상부에는 절연층(Oxide layer;11)이 형성되고, 절연층(11)의 상부에는 P형 채널영역(12)으로 이루어진 플로팅 채널층(Floating Channel layer;15)이 형성된다.
또한, 플로팅 채널층(15)의 상부에는 터널 옥사이드층(Tunnel Oxide Layer;16)이 형성된다. 그리고, 터널 옥사이드층(16)의 상부에는 강유전체층(Ferroelectric layer;17)이 형성되고, 강유전체층(17)의 상부에는 워드라인(18)이 형성된다. 여기서, 버텀 워드라인(10), 절연층(11), 플로팅 채널층(15), 터널 옥사이드층(16), 강유전체층(17) 및 워드라인(18)은 모두 동일한 길이로 형성된다.
도 2b는 워드라인과 수직인 방향에서 본 단위 셀의 단면도이다.
먼저, 버텀 워드라인(10)의 상부에 연장된 길이를 갖는 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에는 플로팅 채널층(Floating Channel layer;15)이 형성된다. 여기서, 플로팅 채널층(15)의 드레인영역(13)과 소스영역(14)은 N형으로 이루어지고, 채널 영역(12)은 P형으로 이루어져 플로팅 상태가 된다. 플로팅 채널층(15)의 반도체는 탄소 나노 튜브(Carbon Nano Tube), 실리콘, Ge(게르마늄) 또는 유기체(Organic) 등의 재료가 이용될 수 있다.
또한, 플로팅 채널층(15)의 N형 드레인 영역(13), P형 채널영역(12) 및 N형 소스영역(14)의 상부에는 터널 옥사이드층(16)이 형성된다. 그리고, 터널 옥사이드층(16)의 상부에는 강유전체층(17)이 형성되고, 강유전체층(17)의 상부에는 워드라인(18)이 형성된다. 여기서, 절연층(11), 플로팅 채널층(15), 터널 옥사이드층(16) 및 강유전체층(17)은 모두 동일한 길이로 형성된다.
이러한 구성을 갖는 본 발명은 강유전체층(17)의 분극(Polarization) 상태에 따라 플로팅 채널층(15)의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다. 즉, 강유전체층(17)의 극성이 채널영역(12)에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 채널이 오프된다. 반대로, 강유전체층(17)의 극성이 채널영역(12)에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 채널이 턴온된다.
도 3a 및 도 3b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 하이 데이타 라이트/리드 동작을 설명하기 위한 도면이다.
먼저, 도 3a를 보면, 데이타 "1"의 라이트 동작 모드시 버텀 워드라인(10)에 양의 전압인 <+V>를 인가하고 워드라인(18)에 음의 전압인 <-V>를 인가한다. 이때, 드레인영역(13)과 소스영역(14)은 그라운드 전압 <GND> 상태가 되도록 한다.
이러한 경우 강유전체층(17)과 절연층(11) 사이의 캐패시터의 전압 분배에 의해, 강유전체층(17)과 플로팅 채널층(15)의 P형 채널 영역(12) 사이에 전압이 인 가된다.
따라서, 강유전체층(17)의 극성에 따라 채널 영역(12)에 양의 전하가 유도되어 메모리 셀은 고저항 상태가 된다. 이때, 채널영역(12)에 양의 전하가 유도되고, 드레인영역(13)과 소스영역(14)은 그라운드 상태이기 때문에 채널영역(12)은 오프 상태를 유지한다. 이에 따라, 라이트 동작 모드시 메모리 모든 셀에 데이타 "1"을 라이트할 수 있게 된다.
반면에, 도 3b를 보면, 데이타 "1"의 리드 동작 모드시 버텀 워드라인(10)과 워드라인(18)에 그라운드 전압 <GND>을 인가한다. 여기서, 채널영역(12)에 양의 전하가 유도되고, 드레인영역(13)과 소스영역(14)은 그라운드 상태이기 때문에 채널영역(12)은 오프 상태를 유지한다.
이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이타 "1"을 리드할 수 있게 된다. 이때, 드레인영역(13)과 소스영역(14)에 약간의 전압차를 주어도 채널 영역(12)이 오프된 상태이므로 적은 전류가 흐르게 된다.
도 4a 및 도 4b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 로우 데이타 라이트/리드 동작을 설명하기 위한 도면이다.
먼저, 도 4a를 보면, 데이타 "0"의 라이트 동작 모드시 버텀 워드라인(10)과 워드라인(18)에 양의 전압인 <+V>를 인가한다. 이때, 드레인영역(13)과 소스영역(14)은 그라운드 전압 <GND> 상태가 되도록 한다.
이러한 경우 채널영역(12)에 음의 전하가 유도되고, 드레인영역(13)과 소스영역(14)은 그라운드 상태이기 때문에 채널영역(12)은 턴온 상태를 유지한다. 이 에 따라, 채널 영역(12)이 턴온 상태가 되어 그라운드 전압이 흐르게 된다.
그리고, 채널영역(12)에 형성된 그라운드 전압과 워드라인(18)으로부터 인가되는 양의 전압 <+V> 사이에 높은 전압이 형성된다. 따라서, 강유전체층(16)의 극성에 따라 채널 영역(12)에 음의 전하가 유도되어 메모리 셀은 저저항 상태가 된다. 이에 따라, 라이트 동작 모드시 메모리 셀에 데이타 "0"을 라이트할 수 있게 된다.
한편, 데이타 "1"이 저장된 상태에서 드레인영역(13)과 소스영역(14)에 양의 전압 <+V>을 인가한다. 그리고, 버텀 워드라인(10)과 워드라인(18)에 양의 전압 <+V>을 인가할 경우 채널영역(12)이 오프 상태가 된다. 이에 따라, 채널영역(12)에 그라운드 전압이 흐르지 못하게 된다.
이러한 경우 플로팅 상태에 있는 채널영역(12)의 양의 전압과 워드라인(18)의 양의 전압 <+V> 사이에 전압차가 발생하지 않게 된다. 이에 따라, 강유전체층(17)의 극성 변화가 발생하지 않고 이전 극성 상태를 유지할 수 있게 된다. 따라서, 데이타 "1"의 라이트 동작 수행 이후에 선택된 셀에 데이타 "0"을 라이트할 수 있게 된다.
반면에, 도 4b를 보면, 데이타 "0"의 리드 동작 모드시 버텀 워드라인(10)과 워드라인(18)에 그라운드 전압 <GND>을 인가한다. 이때, 드레인영역(13)과 소스영역(14) 사이에 약간의 전압차를 주어도 채널 영역(12)이 턴온된 상태이므로 많은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이타 "0"을 리드할 수 있게 된다.
따라서, 리드 동작 모드시 워드라인(18)과 버텀 워드라인(10)을 그라운드로 제어하여 강유전체층(17)에 전압 스트레스가 가해지지 않기 때문에 셀의 데이타 유지 특성이 향상될 수 있게 된다.
특히, 나노 스케일(Nano scale) 레벨의 강유전체 메모리 셀은 저전압 스트레스에서 데이타 보존 특성이 취약하기 때문에 종래의 방법과 같이 리드 동작시 워드라인에 임의의 전압을 가하는 것이 어렵게 된다. 따라서, 본 발명은 상술된 동작에 의해 이러한 종래의 문제점을 해결함으로써 나노 스케일 강유전체층을 포함하는 셀에서 저전압 동작 특성을 향상시킬 수 있도록 한다.
도 5는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 레이아웃 단면도이다.
본 발명은 워드라인 WL과 버텀 워드라인 BWL이 서로 동일한 방향으로 평행하게 배치되며 컬럼 방향으로 복수개 구비된다. 그리고, 복수개의 비트라인 BL은 워드라인 WL과 수직한 방향으로 복수개 구비된다. 또한, 복수개의 워드라인 WL, 복수개의 버텀 워드라인 BWL과, 복수개의 비트라인 BL이 교차되는 영역에 복수개의 단위 셀 C가 위치한다.
도 6a 및 도 6b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 셀 어레이 단면도이다.
도 6a는 도 5의 레이아웃 단면도에서 워드라인 WL과 평행인 (A) 방향에서의 셀 어레이 단면 구조를 나타낸다.
본 발명의 셀 어레이는 버텀 워드라인(10)의 상부에 절연층(11)이 형성되고, 절연층(11)의 상부에 복수개의 P형 채널 영역(12)을 포함하는 플로팅 채널층(15)이 형성된다. 그리고, 플로팅 채널층(15)의 상부에 터널 옥사이드층(16)이 형성되고, 터널 옥사이드층(16)의 상부에 강유전체층(17)이 형성된다. 또한, 강유전체층(17)의 상부에 버텀 워드라인(10)과 평행하게 워드라인(18)이 형성된다. 따라서, 하나의 워드라인 WL_1과 하나의 버텀 워드라인 BWL_1 사이에 복수개의 셀들이 연결된다.
또한, 도 6b는 도 5의 레이아웃 단면도에서 워드라인 WL과 수직인 (B) 방향에서 셀 어레이 단면 구조를 나타낸다.
본 발명의 셀 어레이는 각각의 버텀 워드라인 BWL_1,BWL_2,BWL_3의 상부에 연장된 길이를 갖는 절연층(11)이 형성된다. 그리고, 절연층(11)의 상부에 N형 드레인영역(13)과 P형 채널영역(12) 및 N형 소스영역(14)이 직렬 연결된 플로팅 채널층(15)이 형성된다.
여기서, N형 드레인영역(13)은 인접한 셀에서 소스 영역으로 사용될 수 있으며, N형 소스영역(14)은 인접한 셀에서 드레인 영역으로 사용될 수 있다. 즉, N형영역은 인접한 셀에서 드레인영역과 소스영역으로 공통으로 사용된다.
또한, 플로팅 채널층(15)의 상부에 터널 옥사이드층(16)이 형성되고, 터널 옥사이드층(16)의 상부에 강유전체층(17)이 형성되며, 강유전체층(17)의 P형 채널영역(12)의 상부에 워드라인 WL_1,WL_2,WL_3이 형성된다.
도 7은 다층 구조를 갖는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 단면도이다.
도 7에 도시된 다층 구조를 갖는 본 발명은 도 6b와 같은 구성을 갖는 본 발명의 단위 셀 어레이가 다층 구조로 적층된다. 그리고, 각각의 단위 셀 어레이는 절연층(20)을 통해 서로 분리된다.
도 8a 및 도 8b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 다른 실시예이다.
먼저, 도 8a의 단면도는 플로팅 채널층(15)의 채널영역이 N형 채널영역(12)으로 형성된 것이 도 2a의 구성과 상이하고, 나머지 구성은 도 2a의 구조와 동일하다. 그리고, 도8b의 단면도는 플로팅 채널층(15)이 P형 드레인 영역(13), N형 채널영역(12) 및 P형 소스영역(14)으로 이루어진 것이 도 2b의 구성과 상이하고, 그 이외의 나머지 구성은 도 2b의 구조와 동일하다.
도 9a 및 도 9b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 또 다른 실시예이다. 도 9a 및 도 9b의 실시예는 도 2a 및 도 2b의 구성에 비해 터널 옥사이드층(16,19)이 2개 이상의 다층으로 이루어진 것이 상이하다. 이러한 구성을 갖는 도 9a 및 도 9b의 실시예는 서로 다른 성질을 갖는 터널 옥사이드층(16,19)이 다층으로 형성됨으로써 채널영역(12)의 인터페이스 영역과 강유전체층(17)의 인터페이스 영역에서 소자 간의 연결 특성을 향상시킬 수 있도록 한다.
또한, 도 10a 및 도 10b는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 또 다른 실시예이다. 도 10a 및 도 10b의 실시예는 도 8a 및 도 8b의 구성에 비해 터널 옥사이드층(16,19)이 2개 이상의 다층으로 이루어진 것이 상이하다.
한편, 본 발명에서는 플로팅 채널층(15)이 N형 드레인영역(13), P형 채널영 역(12) 및 N형 소스영역(14)으로 이루어진 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되지 않고 플로팅 채널층(15)이 P형 드레인 영역, P형 채널영역 및 P형 소스영역으로 이루어질 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, NDRO(Non Destructive Read Out) 방식을 사용하여 리드 동작시 셀의 데이타가 파괴되지 않는다. 이에 따라, 본 발명은 나노 스케일(Nano scale) 강유전체 셀의 저전압 동작시 셀의 신뢰성이 향상되고 리드 동작 속도를 향상시킬 수 있게 된다.
둘째, 복수개의 강유전체 단위 셀 어레이를 적층하여 셀의 집적 용량을 향상시킴으로써 셀의 전체적인 사이즈를 줄일 수 있도록 한다.
셋째, 플로팅 채널층과 강유전체층 사이에 얇은 터널 옥사이드층을 형성하여 공정적으로 강유전체층의 불순물이 채널영역으로 확산되는 것을 방지한다. 이에 따라, 프로그램시에 발생하는 강유전체층과 옥사이드층 사이의 감극(Depolarization) 전하가 터널 옥사이드층을 통해 전부 방출됨으로써 강유전체층의 보존(Retention) 특성을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (19)

  1. 버텀 워드라인;
    상기 버텀 워드라인의 상부에 형성된 절연층;
    상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 플로팅 채널층;
    상기 플로팅 채널층의 상부에 형성된 터널 옥사이드층;
    상기 터널 옥사이드층의 상부에 형성되어 데이타가 저장되는 강유전체층; 및
    상기 강유전체층의 상부에 상기 버텀 워드라인과 평행하게 형성된 워드라인을 구비하고,
    상기 강유전체층의 극성 상태에 따라 상기 채널영역에 서로 다른 채널 저항을 유도하여 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  2. 제 1항에 있어서, 상기 플로팅 채널층은 탄소 나노 튜브, 실리콘, 게르마늄, 유기 반도체 중 적어도 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  3. 제 1항에 있어서, 상기 플로팅 채널층은 상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 P형 채널영역과, 상기 채널영역의 양측에 연결된 N형 드레인 영역 및 N형 소스 영역을 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  4. 제 1항에 있어서, 상기 플로팅 채널층은 상기 절연층의 상부에 형성되어 플로팅 상태를 유지하는 N형 채널영역과, 상기 채널영역의 양측에 연결된 P형 드레인 영역 및 P형 소스 영역을 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  5. 제 1항에 있어서, 상기 터널 옥사이드층과 상기 강유전체층 사이에 다층으로 형성된 복수개의 터널 옥사이드층을 더 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  6. 제 1항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 양의 전하를 유도할 경우 고저항 상태가 되어 채널이 오프됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  7. 제 6항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 극성이 상기 채널영역에 음의 전하를 유도할 경우 저저항 상태가 되어 채널이 턴온됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  8. 제 3항 또는 제 4항에 있어서, 상기 버텀 워드라인에 양의 전압을 인가하고, 상기 워드라인에 음의 전압을 인가하며, 상기 드레인 영역과 상기 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 채널영역에 양의 전하가 유도되어 하이 데이 타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  9. 제 3항 또는 제 4항에 있어서, 상기 버텀 워드라인과 상기 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 오프된 상태에서 하이 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  10. 제 3항 또는 제 4항에 있어서, 상기 버텀 워드라인과 상기 워드라인에 양의 전압을 인가하고, 상기 드레인 영역과 상기 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 채녈영역에 음의 전하가 유도되어 로우 데이타를 라이트 함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  11. 제 1항에 있어서, 상기 버텀 워드라인과 상기 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 턴온된 상태에서 로우 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  12. 제 1항에 있어서, 상기 워드라인과 수직인 방향에서 상기 절연층, 상기 플로팅 채널층, 상기 터널 옥사이드층 및 상기 강유전체층은 동일한 길이를 가지도록 형성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  13. 복수개의 버텀 워드라인;
    상기 복수개의 버텀 워드라인의 상부에 형성된 절연층;
    상기 절연층의 상부에 형성되어 복수개의 P형 채널 영역과, 상기 복수개의 P형 채널 영역과 교번적으로 직렬 연결된 복수개의 N형 드레인 및 소스영역을 구비하는 플로팅 채널층;
    상기 플로팅 채널층의 상부에 형성된 터널 옥사이드층;
    상기 터널 옥사이드층의 상부에 형성된 강유전체층; 및
    상기 강유전체층 상부에 상기 복수개의 버텀 워드라인과 각각 평행하게 형성된 복수개의 워드라인을 구비하는 단위 셀 어레이를 구비하고,
    상기 단위 셀 어레이는 상기 강유전체층의 극성 상태에 따라 상기 복수개의 P형 채널영역에 서로 다른 채널 저항을 유도하여 복수개의 데이타를 리드/라이트 제어함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  14. 제 13항에 있어서, 상기 단위 셀 어레이는 복수개의 층으로 적층되어 다층 구조를 이루며, 각각의 상기 단위 셀 어레이는 셀 절연층에 의해 서로 분리됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  15. 제 13항에 있어서, 상기 플로팅 채널층은 탄소 나노 튜브, 실리콘, 게르마늄 중 적어도 어느 하나로 이루어짐을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  16. 제 13항에 있어서,
    상기 복수개의 버텀 워드라인에 양의 전압을 인가하고, 상기 복수개의 워드라인에 음의 전압을 인가하며, 상기 복수개의 N형 드레인 및 소스영역에 그라운드 전압을 인가한 상태에서, 상기 복수개의 P형 채널영역에 양의 전하가 유도되어 하이 데이타를 라이트 하고,
    상기 복수개의 버텀 워드라인과 상기 복수개의 워드라인에 양의 전압을 인가하고, 상기 복수개의 N형 드레인 및 소스 영역에 그라운드 전압을 인가한 상태에서, 상기 복수개의 P형 채녈영역에 음의 전하가 유도되어 로우 데이타를 라이트함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  17. 제 13항에 있어서,
    상기 복수개의 버텀 워드라인과 상기 복수개의 워드라인에 그라운드 전압을 인가하여 상기 플로팅 채널층의 채널이 오프된 상태에서 하이 데이타를 리드하고, 상기 플로팅 채널층의 채널이 턴온된 상태에서 로우 데이타를 리드함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  18. 제 13항에 있어서, 상기 터널 옥사이드층과 상기 강유전체층 사이에 다층으로 형성된 복수개의 터널 옥사이드층을 더 구비함을 특징으로 하는 불휘발성 강유전체 메모리 장치.
  19. 제 13항에 있어서, 상기 워드라인과 수직인 방향에서 상기 절연층, 상기 플 로팅 채널층, 상기 터널 옥사이드층 및 상기 강유전체층은 동일한 길이를 가지도록 형성됨을 특징으로 하는 불휘발성 강유전체 메모리 장치.
KR1020050096569A 2005-10-13 2005-10-13 불휘발성 강유전체 메모리 장치 KR100669554B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050096569A KR100669554B1 (ko) 2005-10-13 2005-10-13 불휘발성 강유전체 메모리 장치
US11/482,069 US20070086230A1 (en) 2005-10-13 2006-07-07 Nonvolatile latch circuit and system on chip with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096569A KR100669554B1 (ko) 2005-10-13 2005-10-13 불휘발성 강유전체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100669554B1 true KR100669554B1 (ko) 2007-01-16

Family

ID=38013866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096569A KR100669554B1 (ko) 2005-10-13 2005-10-13 불휘발성 강유전체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100669554B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043385B1 (ko) 2009-12-23 2011-06-21 주식회사 하이닉스반도체 반도체 메모리 장치
CN110277409A (zh) * 2018-03-16 2019-09-24 爱思开海力士有限公司 铁电存储器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043385B1 (ko) 2009-12-23 2011-06-21 주식회사 하이닉스반도체 반도체 메모리 장치
CN110277409A (zh) * 2018-03-16 2019-09-24 爱思开海力士有限公司 铁电存储器件
CN110277409B (zh) * 2018-03-16 2024-01-09 爱思开海力士有限公司 铁电存储器件

Similar Documents

Publication Publication Date Title
JP5015430B2 (ja) 不揮発性強誘電体メモリ装置
US8089108B2 (en) Double-gated transistor memory
JP4769012B2 (ja) 不揮発性強誘電体メモリ装置
JP5037115B2 (ja) 非揮発性半導体メモリ装置
JP2007184085A (ja) 非揮発性半導体メモリ装置
US7697336B2 (en) Non-volatile memory device and method of operating the same
KR100669558B1 (ko) 불휘발성 강유전체 메모리 장치
KR100802248B1 (ko) 비휘발성 반도체 메모리 장치
KR100669554B1 (ko) 불휘발성 강유전체 메모리 장치
KR100682211B1 (ko) 불휘발성 강유전체 메모리 장치
KR100720223B1 (ko) 불휘발성 강유전체 메모리 장치
KR100682180B1 (ko) 불휘발성 강유전체 메모리 장치
KR100636926B1 (ko) 불휘발성 강유전체 메모리 장치
KR100732802B1 (ko) 불휘발성 강유전체 메모리 장치
KR100673116B1 (ko) 불휘발성 강유전체 메모리 장치
KR100720224B1 (ko) 불휘발성 강유전체 메모리 장치
KR100756787B1 (ko) 불휘발성 강유전체 메모리 장치
KR100696766B1 (ko) 차지 트랩 인슐레이터 메모리 장치
US20070086230A1 (en) Nonvolatile latch circuit and system on chip with the same
KR100682212B1 (ko) 불휘발성 강유전체 메모리 장치
KR100605782B1 (ko) 플로우트 게이트 메모리 장치
KR100636925B1 (ko) 불휘발성 강유전체 메모리 장치
KR100696773B1 (ko) 불휘발성 강유전체 메모리 제조 방법
KR100682204B1 (ko) 불휘발성 강유전체 메모리 장치
KR100696767B1 (ko) 차지 트랩 인슐레이터 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee