KR100696766B1 - 차지 트랩 인슐레이터 메모리 장치 - Google Patents

차지 트랩 인슐레이터 메모리 장치 Download PDF

Info

Publication number
KR100696766B1
KR100696766B1 KR1020040115422A KR20040115422A KR100696766B1 KR 100696766 B1 KR100696766 B1 KR 100696766B1 KR 1020040115422 A KR1020040115422 A KR 1020040115422A KR 20040115422 A KR20040115422 A KR 20040115422A KR 100696766 B1 KR100696766 B1 KR 100696766B1
Authority
KR
South Korea
Prior art keywords
charge trap
word line
trap insulator
channel
insulating layer
Prior art date
Application number
KR1020040115422A
Other languages
English (en)
Other versions
KR20060076659A (ko
Inventor
강희복
안진홍
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040115422A priority Critical patent/KR100696766B1/ko
Priority to DE102005016937A priority patent/DE102005016937A1/de
Priority to TW094113104A priority patent/TWI266424B/zh
Priority to US11/115,367 priority patent/US20060138528A1/en
Priority to JP2005145561A priority patent/JP2006190932A/ja
Publication of KR20060076659A publication Critical patent/KR20060076659A/ko
Application granted granted Critical
Publication of KR100696766B1 publication Critical patent/KR100696766B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 발명의 차지 트랩 인슐레이터(Charge Trap Insulator) 메모리 장치는 나노 스케일(Nano scale) 차지 트랩 인슐레이터 메모리 장치에서 유지 특성을 향상시키고, 다수의 셀 절연층을 사용하여 다수의 차지 트랩 인슐레이터 셀 어레이가 수직 방향으로 적층하여 셀 집적 용량을 높이는 기술을 개시한다. 이를 위해, 하부 워드라인; 하부 워드라인 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널; P형 플로우트 채널 상부에 형성되어 데이터가 저장되는 차지 트랩 인슐레이터; 차지 트랩 인슐레이터 게이트 상부에 하부 워드라인과 평행하게 형성된 상부 워드라인; 및 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하는 것을 특징으로 한다.

Description

차지 트랩 인슐레이터 메모리 장치{Charge trap insulator memory device}
도 1은 종래기술에 따른 차지 트랩 인슐레이터(Charge trap insulator) 메모리 장치의 메모리 셀의 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 단위 메모리 셀 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 하이 레벨 데이터 "1"를 라이트 및 리드하는 동작을 설명하기 위한 도면이다.
도 4a 및 도 4b는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 로우 레벨 데이터 "0"를 라이트 및 리드하는 동작을 설명하기 위한 도면이다.
도 5는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 레이아웃 평면도이다.
도 6a는 도 5의 레이아웃 평면도에서 워드라인 WL과 평행인 A-A' 방향의 단면도이다.
도 6b는 도 5의 레이아웃 평면도에서 워드라인 WL과 수직인 B-B' 방향의 단면도이다.
도 7은 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치가 다층 구조를 갖는 경우를 나타낸 단면도이다.
도 8은 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 다른 실시예를 나타낸 레이아웃 평면도이다.
도 9a는 도 8의 레이아웃 평면도에서 워드라인 WL과 평행으로 C-C' 방향의 단면도이다.
도 9b는 도 8의 레이아웃 평면도에서 워드라인 WL과 수직인 D-D' 방향의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 차지 트랩 인슐레이터 메모리 장치가 다층 구조를 갖는 경우를 나타낸 단면도이다.
본 발명은 차지 트랩 인슈레이터(Charge trap insulator) 메모리 장치에 관한 것으로, 보다 상세하게는 나노 스케일(Nano scale) 차지 트랩 인슐레이터 메모리 장치에서 유지(retention) 특성을 향상시키고, 다수의 셀 절연층을 사용하여 다수의 차지 트랩 인슐레이터 셀 어레이가 수직 방향으로 적층하여 셀 집적 용량을 높이는 기술이다.
도 1은 종래기술에 따른 차지 트랩 인슐레이터(Charge trap insulator) 메모리 장치의 메모리 셀의 단면도이다.
차지 트랩 인슐레이터 메모리 장치의 메모리 셀은 P 형 기판(2) 상에 형성된 N 형 드레인 영역(4)과, N 형 소스 영역(6)을 포함하고, 채널 영역 상부에 순차적 으로 형성되는 제 1 절연층(8), 차지 트랩 인슐레이터(10), 제 2 절연층(12), 및 워드라인(14)을 포함한다.
이러한 구성을 갖는 종래의 차지 트랩 인슐레이터 메모리 장치의 메모리 셀은 차지 트랩 인슐레이터(10)에 저장된 전하(Carge)의 상태에 의해 메모리 셀의 채널 저항이 달라지게 된다.
즉, 차지 트랩 인슐레이터(10)에 전자가 저장되어 있으면 채널에 양(+)의 채널 전하를 유도하므로 메모리 셀은 고 저항 채널 상태가 되어 오프 상태가 된다.
한편, 차지 트랩 인슐레이터(10)에 정공이 저장되어 있으면 채널에 음(-)의 채널 전하를 유도하므로 메모리 셀은 저 저항 채널 상태가 되어 온 상태가 된다.
이와 같이 차지 트랩 인슐레이터의 전하 종류를 선택하여 라이트함으로써 비휘발성 메모리 셀로써 동작할 수 있다.
그러나, 상기한 종래의 차지 트랩 인슐레이터 메모리 장치의 메모리 셀은 셀 크기가 작아지면(Scale Down) 유지(Retention) 특성 등에 의해 정상적인 동작 구현이 어려워 지는 문제점이 있다.
특히, 나노 스케일 레벨(Nano Scale Level)의 차지 트랩 인슐레이터 구조의 메모리 셀은 유지 특성이 저전압 스트레스에서도 약하게(Weak) 되어 리드 시에 워드라인에 임의의 전압을 인가하는 방법을 적용할 수 없는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 나노 스케일 레벨의 차지 트랩 인슐레이터 구조의 메모리 셀이 저전압에서 동작이 가능하게 하는 것이 다.
상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 다수의 셀 절연층을 사용하여 다수의 차지 트랩 인슐레이터 셀 어레이가 수직 방향으로 적층하여 셀 집적 용량을 높이는 것이다.
상기한 목적을 달성하기 위한 본 발명의 차지 트랩 인슐레이터 메모리 장치는 하부 워드라인; 상기 하부 워드라인 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널; 상기 P형 플로우트 채널 상부에 형성되어 데이터가 저장되는 차지 트랩 인슐레이터; 상기 차지 트랩 인슐레이터 게이트 상부에 상기 하부 워드라인과 평행하게 형성된 상부 워드라인; 및 상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하는데, 상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고, 상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 차지 트랩 인슐레이터 메모리 장치는 하부 워드라인; 상기 하부 워드라인 상부에 형성된 제 1 절연층; 상기 제 1 절연층 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널; 상기 P형 플로우트 채널 상부에 형성된 제 2 절연층; 상기 제 2 절연층 상부에 형성되어 전하가 저장되는 차지 트랩 인슐레이터; 상기 차지 트랩 인슐레이터 상부에 형성된 제 3 절연층; 상기 제 3 절연층 상부에 형성된 상부 워드라인; 및 상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하는데, 상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고, 상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 차지 트랩 인슐레이터 메모리 장치는 다수의 차지 트랩 인슐레이터 메모리 셀을 포함하고, 다층으로 적층된 다수의 단위 메모리 셀 어레이를 포함하는데, 상기 차지 트랩 인슐레이터 메모리 셀은 하부 워드라인; 상기 하부 워드라인 상부에 형성된 제 1 절연층; 상기 제 1 절연층 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널; 상기 P형 플로우트 채널 상부에 형성된 제 2 절연층; 상기 제 2 절연층 상부에 형성되어 전하가 저장되는 차지 트랩 인슐레이터; 상기 차지 트랩 인슐레이터 상부에 형성된 제 3 절연층; 상기 제 3 절연층 상부에 형성된 상부 워드라인; 및 상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하고, 상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고, 상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 차지 트랩 인슐레이터 메모리 장치는 다수의 차지 트랩 인슐레이터 메모리 셀을 포함하고, 다층으로 적층된 다수의 단위 메모리 셀 어레이를 포함하는데, 상기 차지 트랩 인슐레이터 메모리 셀은 하부 워드라인; 상기 하부 워드라인 상부에 형성된 제 1 절연층; 상기 제 1 절연층 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널; 상기 P형 플로우트 채널 상부에 형성된 제 2 절연층; 상기 제 2 절연층 상부에 형성되어 전하가 저장되는 차지 트랩 인슐레이터; 상기 차지 트랩 인슐레이터 상부에 형성된 제 3 절연층; 상기 제 3 절연층 상부에 형성된 상부 워드라인; 및 상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하고, 상기 다수의 메모리 셀 어레이의 상기 다수의 메모리 셀의 상기 하부 워드라인이 공통으로 연결되고, 상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고, 상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 및 도 2b는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 단위 메모리 셀 단면도이다.
도 2a는 워드라인과 평행인 방향으로 절단한 단위 메모리 셀의 단면도이다.
먼저, 하부(Bottom) 워드라인(16)이 최하부층에 형성되고, 상부 워드라인(18)이 최상부층에 형성된다. 하부 워드라인(16)과 상부 워드라인은 서로 평행하게 배치되고, 동일한 로우 어드레스 디코더에 의해 구동된다.
하부 워드라인(10)의 상부에는 제 1 절연층(20), 플로우트 채널(22), 제 2 절연층(24), 차지 트랩 인슐레이터(26), 및 제 3 절연층(28)이 순차적으로 형성된다. 여기서, 플로우트 채널(22)은 P 형 반도체를 사용하여 형성한다.
도 2b는 워드라인과 수직인 방향으로 절단한 단위 메모리 셀의 단면도이다.
먼저, 하부(Bottom) 워드라인(16)이 최하부층에 형성되고, 상부 워드라인(18)이 최상부층에 형성된다. 하부 워드라인(16)과 상부 워드라인은 서로 평행하게 배치된다.
하부 워드라인(10)의 상부에는 제 1 절연층(20), 플로우트 채널(22), 제 2 절연층(24), 차지 트랩 인슐레이터(26), 및 제 3 절연층(28)이 순차적으로 형성된다. 여기서, 플로우트 채널(22)의 양측에 N 형 드레인(30) 및 N 형 소스(32)가 형성된다.
또한, 플로우트 채널(22), N 형 드레인(30) 및 N 형 소스(32)는 탄소 나노 튜브(Carbon Nano Tube) 형태가 되거나, 실리콘(Silicon), 게르마늄(Ge), 유기 반도체(Organic Semiconductor) 등 기타 재료로 형성될 수 있다.
이와 같이 형성된 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 단위 메모리 셀은 차지 트랩 인슐레이터(26)에 저장된 전하의 상태에 따라 메모리 셀의 채널 저항이 변한다.
즉, 차지 트랩 인슐레이터(26)에 전자가 저장되어 있으면, 메모리 셀의 채널에 양(+)의 채널 전하를 유도하므로 메모리 셀은 고 저항 채널 상태로써 오프 상태가 된다.
한편, 차지 트랩 인슐레이터(26)에 정공이 저장되어 있으면 채널에 음(-)의 전하를 유도하므로 메모리 셀은 저 저항 채널 상태로써 온 상태가 된다.
이와 같이 차지 트랩 인슐레이터(26)의 전하 종류를 선택하여 라이트 함으로써 비휘발성 메모리 셀로써 동작할 수 있다.
도 3a 및 도 3b는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 하이 레벨 데이터 "1"를 라이트 및 리드하는 동작을 설명하기 위한 도면이다.
먼저, 도 3a는 하이 레벨 데이터 "1"의 라이트 동작을 나타낸 개념도이다.
하부 워드라인(16)에 접지전압 GND을 인가하고, 상부 워드라인(18)에 음의 전압 -V을 인가한다. 이때, 드레인 영역(30)과 소스 영역(32)은 접지 전압 GND 상태가 되도록 한다.
이러한 경우 제 1 절연층(20), 제 2 절연층(24) 및 제 3 절연층(28) 사이의 캐패시터의 전압 분배에 의해 차지 트랩 인슐레이터(26)와 채널 영역(22) 사이에 전압이 가해지면, 차지 트랩 인슐레이터(26)에 양의 전하가 축적되기 위해 전자가 채널 영여으로 방출된다. 따라서, 차지 트랩 인슐레이터(26)는 양의 전하가 축적된 상태가 된다.
한편, 도 3b는 하이 레벨 데이터 "1"의 리드 동작을 나타낸 개념도이다.
하부 워드라인(16)과 상부 워드라인(18)에 접지 전압 GND을 인가하면, 채널 영역(22)에 음의 전하가 유도되고, 드레인 영역(30)과 소스 영역(32)은 그라운드 상태이기 때문에 채널 영역(22)은 온 상태가 된다.
이에 따라, 리드 동작 모드 시 메모리 셀에 저장된 데이타 "1"을 리드할 수 있게 된다. 이때, 드레인 영역(30)과 소스 영역(32)에 약간의 전압차를 주면 채널 영역(22)이 온 상태이므로 많은 전류가 흐르게 된다.
도 4a 및 도 4b는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 로우 레벨 데이터 "0"를 라이트 및 리드하는 동작을 설명하기 위한 도면이다.
먼저, 도 4a는 로우 레벨 데이터 "0"의 라이트 동작을 나타낸 개념도이다.
드레인 영역(30) 및 소스 영역(32)에 접지 전압 GND을 인가하고, 하부 워드라인(16) 및 상부 워드라인(18)에 양의 전압 +V을 인가하면, 채널이 온 상태가 되어 채널에 접지 전압의 채널이 형성된다.
채널의 접지 전압과 상부 워드라인(18)의 양의 전압 +V 사이에 높은 전압이 형성되므로 채널 영역(22)의 전자가 차지 트랩 인슐레이터(26)로 이동하여 플로우트 게이트(26)에 전자가 축적된다.
한편, 차지 트랩 인슐레이터(26)에 하이 레벨 데이터 "1"가 저장된 상태에서 드레인 영역(30) 및 소스 영역(32)에 양의 전압 +V을 인가하면 채널이 오프 상태가 되어 채널에 접지전압의 채널이 형성되지 못한다.
채널 영역(22)의 플로우팅 상태의 양의 전압과 상부 워드라인(18)의 양의 전압 +V 사이에 전압 차가 없으므로 차지 트랩 인슐레이터(26)로 전자의 이동이 발생하지 않는다.
따라서, 차지 트랩 인슐레이터(26)는 이전 상태를 유지한다. 즉, 이전에 저장된 하이 레벨 데이터 "1"를 유지하기 때문에, 선택적으로 로우 레벨 데이터 "0"를 라이트할 수 있다.
도 4b는 로우 레벨 데이터 "0"의 리드 동작을 나타낸 개념도이다.
하부 워드라인(16) 및 상부 워드라인(18)에 접지 전압 GND을 인가하고, 드레인 영역(30) 및 소스 영역(32) 사이에 약간의 전압차를 주면 채널이 오프되어 있으므로 적은 오프 전류가 흐른다.
따라서, 상기와 같은 리드 모드에서는 하부 워드라인(16) 및 상부 워드라인(18)을 접지 전압 GND으로 하여 차지 트랩 인슐레이터(26)에 전압 스트레스가 가해지지 않아 메모리 셀의 유지 특성이 향상된다.
도 5는 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 레이아웃 평면도이다.
도 5를 참조하면, 다수의 워드라인 WL과 다수의 비트 라인 BL의 교차점에 단위 메모리 셀 UC이 배치된다.
상부 워드라인 WL과 하부 워드라인 BWL이 서로 동일한 방향으로 평행하게 배치되고, 비트 라인 BL은 워드라인 WL과 수직한 방향으로 배치된다.
도 6a는 도 5의 레이아웃 평면도에서 워드라인 WL과 평행인 A-A' 방향의 단면도이다.
도 6a를 참조하면, 동일한 하부 워드라인(16) BWL_1 및 상부 워드라인(18) WL_1에 칼럼 방향으로 다수의 단위 메모리 셀 UC이 형성된다.
도 6b는 도 5의 레이아웃 평면도에서 워드라인 WL과 수직인 B-B' 방향의 단면도이다.
도 6b를 참조하면, 동일한 비트 라인 BL_1에 로우 방향으로 다수의 단위 메모리 셀 UC이 형성된다.
도 7은 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치가 다층 구조를 갖는 경우를 나타낸 단면도이다.
도 7을 참조하면, 다수의 셀 절연층(Cell Oxide Layer) COL을 형성하여 다수의 차지 트랩 인슐레이터 셀 어레이가 단면 방향으로 적층되는 구조이다. 따라서, 동일한 면적에 셀의 집적 용량을 적층 수만큼 높일 수 있다.
도 8은 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치의 다른 실시예를 나타낸 레이아웃 평면도이다.
도 8을 참조하면, 도 5에 도시된 평면도와 유사하지만 하부 워드라인(16) BWL_S을 일정 셀 어레이 범위에서 공통으로 사용한다. 그리고, 다수의 상부 워드라인(18) WL은 컬럼 방향으로 다수개 구비되고, 다수의 비트라인 BL은 로오 방향으로 다수개 구비된다. 또한, 다수의 상부 워드라인(18) WL과 다수의 비트라인 BL이 교차되는 영역에 다수의 단위 메모리 셀 UC이 배치된다.
도 9a는 도 8의 레이아웃 평면도에서 워드라인 WL과 평행으로 C-C' 방향의 단면도이다.
도 9a를 참조하면, 동일한 하부 워드라인(16) BWL_1 및 상부 워드라인(18) WL_1에 칼럼 방향으로 다수의 단위 메모리 셀 UC이 형성된다.
도 9b는 도 8의 레이아웃 평면도에서 워드라인 WL과 수직인 D-D' 방향의 단면도이다.
도 9b를 참조하면, 동일한 비트 라인 BL_1에 로우 방향으로 다수의 단위 메모리 셀 UC이 형성된다. 여기서, 하부 워드라인(16) BWL_S은 공통 연결된다.
도 10은 도 8에 도시된 본 발명의 다른 실시예에 따른 차지 트랩 인슐레이터 메모리 장치가 다층 구조를 갖는 경우를 나타낸 단면도이다.
도 10을 참조하면, 도 8에 도시된 단위 셀 어레이가 다층 구조로 적층된다. 그리고, 각각의 단위 셀 어레이는 다수의 절연층 COL을 통해 서로 분리된다.
본 발명에서는 P 형 채널 영역(22) 양측에 N 형 드레인 영역(30) 및 N 형 소스 영역(32)이 형성되는 경우를 예를 들어 설명하였지만, P 형 채널 영역(22) 양측에 P 형 드레인 영역 및 P 형 소스 영역이 형성되는 경우에도 적용될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치는 나노 스케일 레벨의 차지 트랩 인슐레이터를 이용한 메모리 셀 구조에서 스케일 다운(Scale Down) 현상을 극복할 수 있는 효과가 있다.
또한, 본 발명에 따른 차지 트랩 인슐레이터 메모리 장치는 다수의 셀 절연층을 이용하여 다수의 차지 트랩 인슐레이터 셀 어레이를 단면 방향으로 적층하여 셀의 집적 용량을 셀 어레이의 적층 수만큼 높일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (17)

  1. 하부 워드라인;
    상기 하부 워드라인 상부에 형성되어 플로우팅 상태를 유지하는 플로우트 채널층;
    상기 플로우트 채널층 상부에 형성되어 데이터가 저장되는 차지 트랩 인슐레이터; 및
    상기 차지 트랩 인슐레이터 게이트 상부에 상기 하부 워드라인과 평행하게 형성된 상부 워드라인;을 포함하는데,
    상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고,
    상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  2. 제 1 항에 있어서,
    상기 플로우트 채널층은 탄소 나노 튜브, 실리콘, 게르마늄, 유기 반도체 중 적어도 어느 하나로 이루어짐을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  3. 제 1 항에 있어서,
    상기 상기 플로우트 채널층은 N 형 드레인, P 형 채널, 및 N 형 소스를 포함하는 것을 특징으로 하는 플로우트 게이트 메모리 장치.
  4. 제 1 항에 있어서,
    상기 상기 플로우트 채널층은 P 형 드레인, P 형 채널, 및 P 형 소스를 포함하는 것을 특징으로 하는 플로우트 게이트 메모리 장치.
  5. 하부 워드라인;
    상기 하부 워드라인 상부에 형성된 제 1 절연층;
    상기 제 1 절연층 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널;
    상기 P형 플로우트 채널 상부에 형성된 제 2 절연층;
    상기 제 2 절연층 상부에 형성되어 전하가 저장되는 차지 트랩 인슐레이터;
    상기 차지 트랩 인슐레이터 상부에 형성된 제 3 절연층;
    상기 제 3 절연층 상부에 형성된 상부 워드라인; 및
    상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하는데,
    상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고,
    상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  6. 제 5 항에 있어서,
    상기 프로우트 채널, N 형 드레인 영역 및 N 형 소스 영역은 탄소 나노 튜브, 실리콘, 게르마늄, 유기 반도체 중 적어도 어느 하나로 이루어짐을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  7. 제 5 항에 있어서,
    상기 플로우트 채널은 상기 차지 트랩 인슐레이터에 전자가 저장되어 있으면 양의 전하가 유도되어 고저항 상태가 되어 오프 상태가 되는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  8. 제 5 항에 있어서,
    상기 플로우트 채널은 상기 차지 트랩 인슐레이터에 정공이 저장되어 있으면 음의 전하가 유도되어 저저항 상태가 되어 온 상태가 되는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  9. 제 5 항에 있어서,
    상기 차지 트랩 인슐레이터는 상기 하부 워드라인에 양의 전압을, 상기 상부 워드라인에 음의 전압을, 상기 드레인 영역과 상기 소스 영역에 접지 전압을 인가하여 상기 플로우트 채널의 전자가 유입되어 하이 레벨 데이터를 라이트 하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  10. 제 9 항에 있어서,
    상기 플로우트 채널은 상기 하부 워드라인과 상기 상부 워드라인에 접지 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 전자에 의해 턴 온 되어 하이 레벨 데이터를 리드하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  11. 제 5 항에 있어서,
    상기 차지 트랩 인슐레이터는 상기 하부 워드라인과 상기 상부 워드라인에 양의 전압을, 상기 드레인 영역과 상기 소스 영역에 접지 전압을 인가하여 전자를 상기 플로우트 채널로 방출하여 로우 레벨 데이터를 라이트 하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  12. 제 11 항에 있어서,
    상기 차지 트랩 인슐레이터는 상기 하부 워드라인과 상기 상부 워드라인에 양의 전압을 인가한 상태에서 상기 드레인 영역과 상기 소스 영역에 양의 전압을 인가하여 이전에 저장된 하이 레벨 데이터를 유지하는 것을 특징으로 하는 차지 트 랩 인슐레이터 메모리 장치.
  13. 제 5 항에 있어서,
    상기 플로우트 채널은 상기 하부 워드라인과 상기 상부 워드라인에 접지 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터의 극성에 따라 오프되어 로우 레벨 데이터를 리드하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  14. 다수의 차지 트랩 인슐레이터 메모리 셀을 포함하고, 다층으로 적층된 다수의 단위 메모리 셀 어레이를 포함하는데,
    상기 차지 트랩 인슐레이터 메모리 셀은
    하부 워드라인;
    상기 하부 워드라인 상부에 형성된 제 1 절연층;
    상기 제 1 절연층 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널;
    상기 P형 플로우트 채널 상부에 형성된 제 2 절연층;
    상기 제 2 절연층 상부에 형성되어 전하가 저장되는 차지 트랩 인슐레이터;
    상기 차지 트랩 인슐레이터 상부에 형성된 제 3 절연층;
    상기 제 3 절연층 상부에 형성된 상부 워드라인; 및
    상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하고,
    상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고,
    상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  15. 제 14 항에 있어서,
    상기 다수의 단위 메모리 셀 어레이는 셀 어레이 절연층에 의해 서로 분리되는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  16. 다수의 차지 트랩 인슐레이터 메모리 셀을 포함하고, 다층으로 적층된 다수의 단위 메모리 셀 어레이를 포함하는데,
    상기 차지 트랩 인슐레이터 메모리 셀은
    하부 워드라인;
    상기 하부 워드라인 상부에 형성된 제 1 절연층;
    상기 제 1 절연층 상부에 형성되어 플로우팅 상태를 유지하는 P형 플로우트 채널;
    상기 P형 플로우트 채널 상부에 형성된 제 2 절연층;
    상기 제 2 절연층 상부에 형성되어 전하가 저장되는 차지 트랩 인슐레이터;
    상기 차지 트랩 인슐레이터 상부에 형성된 제 3 절연층;
    상기 제 3 절연층 상부에 형성된 상부 워드라인; 및
    상기 플로우트 채널의 양측에 형성된 N 형 드레인 영역 및 N 형 소스 영역;을 포함하고,
    상기 다수의 메모리 셀 어레이의 상기 다수의 메모리 셀의 상기 하부 워드라인이 공통으로 연결되고,
    상기 하부 워드라인 및 상기 상부 워드라인에 입력된 데이터에 대응하는 전압 레벨을 인가하여 상기 차지 트랩 인슐레이터에 데이터를 라이트하고,
    상기 하부 워드라인에 리드 전압을 인가한 상태에서 상기 차지 트랩 인슐레이터에 저장된 데이터의 극성 상태에 따라 상기 플로우트 채널 층의 채널에 서로 다른 채널 저항을 유도하여 리드 동작을 수행하는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
  17. 제 16 항에 있어서,
    상기 다수의 단위 메모리 셀 어레이는 셀 어레이 절연층에 의해 서로 분리되는 것을 특징으로 하는 차지 트랩 인슐레이터 메모리 장치.
KR1020040115422A 2004-12-29 2004-12-29 차지 트랩 인슐레이터 메모리 장치 KR100696766B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040115422A KR100696766B1 (ko) 2004-12-29 2004-12-29 차지 트랩 인슐레이터 메모리 장치
DE102005016937A DE102005016937A1 (de) 2004-12-29 2005-04-13 Speichervorrichtung mit Ladungsfallenisolator
TW094113104A TWI266424B (en) 2004-12-29 2005-04-25 Charge trap insulator memory device
US11/115,367 US20060138528A1 (en) 2004-12-29 2005-04-27 Charge trap insulator memory device
JP2005145561A JP2006190932A (ja) 2004-12-29 2005-05-18 チャージトラップインシュレータメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115422A KR100696766B1 (ko) 2004-12-29 2004-12-29 차지 트랩 인슐레이터 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060076659A KR20060076659A (ko) 2006-07-04
KR100696766B1 true KR100696766B1 (ko) 2007-03-19

Family

ID=36599474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115422A KR100696766B1 (ko) 2004-12-29 2004-12-29 차지 트랩 인슐레이터 메모리 장치

Country Status (5)

Country Link
US (1) US20060138528A1 (ko)
JP (1) JP2006190932A (ko)
KR (1) KR100696766B1 (ko)
DE (1) DE102005016937A1 (ko)
TW (1) TWI266424B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212431B2 (en) * 2004-12-29 2007-05-01 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device and control method thereof
EP1900681B1 (en) * 2006-09-15 2017-03-15 Imec Tunnel Field-Effect Transistors based on silicon nanowires
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
JP3307928B2 (ja) * 1991-01-09 2002-07-29 シーメンス アクチエンゲゼルシヤフト メモリセル装置およびその作動方法
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JP3424427B2 (ja) * 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
DE69730377T2 (de) * 1996-05-30 2005-09-01 Oki Electric Industry Co., Ltd. Permanente Halbleiterspeicherzelle und deren Herstellungsverfahren
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
US6255121B1 (en) * 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
KR100540667B1 (ko) * 1999-05-14 2006-01-16 가부시키가이샤 히타치세이사쿠쇼 반도체 기억장치
DE19947117B4 (de) * 1999-09-30 2007-03-08 Infineon Technologies Ag Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
US6594193B2 (en) * 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
JP4887566B2 (ja) * 2001-03-27 2012-02-29 独立行政法人産業技術総合研究所 半導体不揮発性記憶素子及びその製造方法
JP4815695B2 (ja) * 2001-05-24 2011-11-16 ソニー株式会社 不揮発性半導体メモリ装置の動作方法
JP2002368141A (ja) * 2001-06-06 2002-12-20 Sony Corp 不揮発性半導体メモリ装置
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
DE10146978A1 (de) * 2001-09-24 2003-04-10 Infineon Technologies Ag Flash-Speicherzelle mit vergrabenem Floating-Gate und Verfahren zum Betreiben einer solchen Flash-Speicherzelle
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6690601B2 (en) * 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US6617629B1 (en) * 2002-06-26 2003-09-09 The United States Of America As Represented By The Secretary Of The Navy Optically readable ferroelectric memory cell
JP2004040064A (ja) * 2002-07-01 2004-02-05 Yutaka Hayashi 不揮発性メモリとその製造方法
JP2004039965A (ja) * 2002-07-05 2004-02-05 Renesas Technology Corp 不揮発性半導体記憶装置
JP4601287B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
DE102005017072A1 (de) * 2004-12-29 2006-07-13 Hynix Semiconductor Inc., Ichon Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
미국공개특허 제2004-0007734(2004.01.15)호 *
미국공개특허 제2004-0155234(2004.08.12)호 *

Also Published As

Publication number Publication date
US20060138528A1 (en) 2006-06-29
KR20060076659A (ko) 2006-07-04
JP2006190932A (ja) 2006-07-20
TWI266424B (en) 2006-11-11
DE102005016937A1 (de) 2006-07-13
TW200623429A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
US10510773B2 (en) Apparatuses having a ferroelectric field-effect transistor memory array and related method
JP5015430B2 (ja) 不揮発性強誘電体メモリ装置
US11456297B2 (en) Semiconductor memory device, method of driving the same and method of fabricating the same
JP5038599B2 (ja) チャージトラップインシュレータメモリ装置
JP2006190432A (ja) 不揮発性強誘電体メモリ装置
JP2007184085A (ja) 非揮発性半導体メモリ装置
JP4901127B2 (ja) フロートゲートメモリ装置
KR100802248B1 (ko) 비휘발성 반도체 메모리 장치
KR100696766B1 (ko) 차지 트랩 인슐레이터 메모리 장치
KR100605782B1 (ko) 플로우트 게이트 메모리 장치
KR100720223B1 (ko) 불휘발성 강유전체 메모리 장치
KR100696767B1 (ko) 차지 트랩 인슐레이터 메모리 장치
KR100682211B1 (ko) 불휘발성 강유전체 메모리 장치
KR100636926B1 (ko) 불휘발성 강유전체 메모리 장치
US20180277476A1 (en) Semiconductor memory device and method for manufacturing same
KR100696768B1 (ko) 차지 트랩 인슐레이터 메모리 장치
KR100673116B1 (ko) 불휘발성 강유전체 메모리 장치
KR100720224B1 (ko) 불휘발성 강유전체 메모리 장치
KR100636927B1 (ko) 플로우트 게이트 메모리 장치
KR20060117790A (ko) 불휘발성 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee