KR101087800B1 - 비휘발성 메모리 장치 및 형성 방법 - Google Patents
비휘발성 메모리 장치 및 형성 방법 Download PDFInfo
- Publication number
- KR101087800B1 KR101087800B1 KR1020100075721A KR20100075721A KR101087800B1 KR 101087800 B1 KR101087800 B1 KR 101087800B1 KR 1020100075721 A KR1020100075721 A KR 1020100075721A KR 20100075721 A KR20100075721 A KR 20100075721A KR 101087800 B1 KR101087800 B1 KR 101087800B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal oxide
- program
- oxide layer
- read
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 172
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 172
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 239000007769 metal material Substances 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910004121 SrRuO Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 claims 2
- 229910000457 iridium oxide Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 104
- 230000014759 maintenance of location Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000010287 polarization Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- NEVTWOOXSWYODA-UHFFFAOYSA-N [Ru+]=O.[O-2].[Sr+2] Chemical compound [Ru+]=O.[O-2].[Sr+2] NEVTWOOXSWYODA-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
Abstract
본 발명은 비휘발성 메모리 장치 및 형성 방법에 관한 것으로서, 비휘발성 특성을 강유전체 메모리 장치에 관한 기술이다. 이러한 본 발명은 음의 리드전압이 인가되는 제어 게이트, 제어 게이트의 상부에 형성된 절연층, 절연층의 상부에 형성된 메탈층, 메탈층의 상부에 형성되어, 채널영역, 채널영역의 양단에 형성된 드레인 영역 및 소스 영역을 포함하는 제 1메탈 옥사이드층, 채널영역 상부에 형성된 강유전체층, 강유전체층의 상부에 형성된 제 2메탈 옥사이드층, 및 제 2메탈 옥사이드층의 상부에 형성되어 프로그램 전압 또는 리드 전압이 인가되는 프로그램 및 리드 게이트를 포함하고, 프로그램 및 리드 게이트와, 드레인 영역 및 소스 영역, 제어 게이트에 인가되는 전압에 따라 강유전체층의 극성이 변화되어 채널영역의 저항 상태에 대응하는 데이터의 라이트 동작이 이루어지고, 제어 게이트에 음의 리드전압이 인가되고 드레인 영역 및 소스 영역 중 하나의 영역에 센싱 바이어스 전압이 인가된 상태에서 강유전체층의 극성 상태에 따라 달라지는 전류 값을 센싱하여 리드 동작이 이루어진다.
Description
본 발명의 실시예는 비휘발성 메모리 장치 및 형성 방법에 관한 것으로서, 비휘발성 특성을 갖는 강유전체 메모리 장치에 관한 기술이다.
일반적으로 비휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
이러한 종래의 비휘발성 강유전체 메모리 장치의 1T1C(1-Transistor 1-Capacitor) 형 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 비트라인과 비휘발성 강유전체 커패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 비휘발성 강유전체 캐패시터를 구비하여 이루어진다.
여기서, 종래의 비휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
도 1은 종래기술에 따른 반도체 메모리 장치의 셀 단면도이다.
종래 기술에 따른 반도체 메모리 장치는 1-T FET 형(One-Transistor Field Effect Transistor type) 강유전체 메모리 셀을 포함한다.
종래기술의 메모리 셀은 P형영역의 반도체 기판(1) 상에 메모리 셀의 P형 채널영역과, N형 드레인영역(2) 및 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 강유전체층(Ferroelectric layer;4)이 형성되고, 강유전체층(4)의 상부에 워드라인(5)이 형성된다.
여기서, 공정의 안정화를 위해 채널 영역과 강유전체층(4)의 사이에 버퍼 절연층(6)을 형성할 수도 있다. 즉, 버퍼 절연층(6)은 채널 영역과 강유전체층(4) 사이의 공정적 및 재료적인 차이점을 극복하기 위해 형성된다.
이러한 구성을 갖는 반도체 메모리 장치는 강유전체층(4)의 분극(Polarization) 극성 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이터를 리드/라이트 한다.
즉, 강유전체층(4)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 채널 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 채널 상태가 되어 턴온된다. 이와 같이, 종래의 강유전체 메모리 셀은 강유전체층(4)의 분극 극성 종류를 선택하여 셀에 데이터를 라이트 함으로써 비휘발성 메모리 셀이 된다.
하지만, 이러한 종래의 1T-FET 형 강유전체 메모리 장치의 메모리 셀은 비휘발성 특성을 갖지만, 실제 상황에서 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 데이터 유지(Retention) 수명에 한계가 있다. 이에 따라, 데이터 유지 특성이 저하되어 오랜 시간 동안 영구적으로 비휘발성 셀 저장 특성을 최상으로 유지하는 것이 어렵다.
또한, 종래의 강유전체 메모리 장치는 하부의 반도체 기판을 이용하여 전류를 제어한다. 여기서, 하부의 P형영역 기판(1)은 실리콘(Si), 게르마늄(Ge) 물질등으로 형성된다. 메탈 계열인 강유전체층(4)과 반도체 기판은 서로 전극 특성이 다르다. 이 때문에, 오랜 시간이 지날수록 강유전체층(4)의 계면에 열화가 발생하여 안정적인 동작을 보장할 수 없게 된다.
본 발명의 실시예는 다음과 같은 특징을 갖는다.
첫째, 강유전체층과 동일한 계열인 메탈 옥사이드 채널층을 이용하여 강유전체 메모리 장치를 구현함으로써 제조 공정을 단순화시킬 수 있도록 하는 특징이 있다.
둘째, 강유전체층과 동일한 계열인 메탈 전극의 두께를 얇게 조절하여 셀의 크기를 줄일 수 있도록 하는 특징이 있다.
셋째, 강유전체층과 동일한 계열의 메탈층 또는 메탈 옥사이드층을 사용하여메모리 셀의 열화를 줄임으로써 동작의 안전성을 보장하며 데이터 유지(Retention) 특성을 향상시킬 수 있도록 하는 특징이 있다.
넷째, 비트라인과 워드라인이 교차하는 영역에 별도의 셀 선택 스위치가 필요없는 크로스 포인트 셀(Cross point cell)을 구현하여 셀 어레이의 사이즈를 줄일 수 있도록 하는 특징이 있다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는, 음의 리드전압이 인가되는 제어 게이트; 제어 게이트의 상부에 형성된 절연층; 절연층의 상부에 형성된 메탈층; 메탈층의 상부에 형성되어, 채널영역, 채널영역의 양단에 형성된 드레인 영역 및 소스 영역을 포함하는 제 1메탈 옥사이드층; 채널영역 상부에 형성된 강유전체층; 강유전체층의 상부에 형성된 제 2메탈 옥사이드층; 및 제 2메탈 옥사이드층의 상부에 형성되어 프로그램 전압 또는 리드 전압이 인가되는 프로그램 및 리드 게이트를 포함하고, 프로그램 및 리드 게이트와, 드레인 영역 및 소스 영역, 제어 게이트에 인가되는 전압에 따라 강유전체층의 극성이 변화되어 채널영역의 저항 상태에 대응하는 데이터의 라이트 동작이 이루어지고, 제어 게이트에 음의 리드전압이 인가되고 드레인 영역 및 소스 영역 중 하나의 영역에 센싱 바이어스 전압이 인가된 상태에서 강유전체층의 극성 상태에 따라 달라지는 전류 값을 센싱하여 리드 동작이 이루어지는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예는, 데이터를 프로그램 또는 리드하기 위한 전압이 공급되는 제 1프로그램 및 리드 게이트; 제 1프로그램 및 리드 게이트의 상부에 형성된 제 1메탈 옥사이드층; 제 1메탈 옥사이드층의 상부에 형성된 제 1강유전체층; 제 1강유전체층의 상부에 형성된 제 2메탈 옥사이드층; 제 2메탈 옥사이드층의 상부에 형성된 메탈층; 메탈층의 상부에 형성되어, 채널영역, 채널영역의 양단에 형성된 드레인 영역 및 소스 영역을 포함하는 제 3메탈 옥사이드층; 채널영역 상부에 형성된 제 2강유전체층; 제 2강유전체층의 상부에 형성된 제 4메탈 옥사이드층; 및 제 4메탈 옥사이드층의 상부에 형성된 제 2프로그램 및 리드 게이트를 포함하고, 제 1프로그램 및 리드 게이트와, 제 2프로그램 및 리드 게이트와, 드레인 영역 및 소스 영역에 인가되는 전압에 따라 제 1강유전체층, 제 2강유전체층의 극성이 변화되어 채널영역의 저항 상태에 대응하는 데이터의 라이트 동작이 이루어지고, 드레인 영역 및 소스 영역 중 하나의 영역에 센싱 바이어스 전압이 인가된 상태에서 제 1강유전체층, 제 2강유전체층의 극성 상태에 따라 달라지는 전류 값을 센싱하여 리드 동작이 이루어지는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 형성 방법은, 기판의 상부에 트랜지스터를 형성하는 단계; 기판의 상측에 제 1게이트를 형성하는 단계; 제 1게이트의 상부에 제 1강유전체층을 형성하는 단계; 제 1강유전체층의 상부에 트랜지스터의 소스 영역과 연결되도록 제 1메탈 옥사이드층을 형성하는 단계; 제 1메탈 옥사이드층의 상부에 메탈층을 형성하는 단계: 메탈층의 상부에 제 2메탈 옥사이드층을 형성하는 단계; 제 2메탈 옥사이드층의 상부에 제 2강유전체층을 형성하는 단계; 및 제 2강유전체층의 상부에 프로그램 및 리드 동작을 수행하기 위한 제 2게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 다음과 같은 효과를 갖는다.
첫째, 메탈 옥사이드 채널층을 이용하여 강유전체 메모리 장치를 구현함으로써 제조 공정을 단순화시킬 수 있도록 한다.
둘째, 강유전체층과 동일한 계열인 메탈 전극의 두께를 얇게 조절하여 셀의 크기를 줄일 수 있도록 한다.
셋째, 강유전체층과 동일한 계열의 메탈층 또는 메탈 옥사이드층을 사용하여 메모리 셀의 열화를 방지함으로써 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
넷째, 비트라인과 워드라인이 교차하는 영역에 별도의 셀 선택 스위치가 필요없는 크로스 포인트 셀(Cross point cell)을 구현하여 셀 어레이의 사이즈를 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 비휘발성 메모리 장치의 셀 단면도.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 단위 셀 단면도.
도 3 및 도 4는 도 2의 비휘발성 메모리 장치의 동작 원리를 설명하기 위한 도면.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 단위 셀 단면도.
도 6 내지 도 9는 도 5의 비휘발성 메모리 장치의 동작 원리를 설명하기 위한 도면.
도 10은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 셀 어레이 구조를 나타낸 도면.
도 11 내지 도 21은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 형성 방법을 설명하기 위한 공정 단면도.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 단위 셀 단면도.
도 3 및 도 4는 도 2의 비휘발성 메모리 장치의 동작 원리를 설명하기 위한 도면.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 단위 셀 단면도.
도 6 내지 도 9는 도 5의 비휘발성 메모리 장치의 동작 원리를 설명하기 위한 도면.
도 10은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 셀 어레이 구조를 나타낸 도면.
도 11 내지 도 21은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 형성 방법을 설명하기 위한 공정 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 단위 셀 단면도이다.
본 발명의 실시예는 최하부층에 제어 게이트(10)가 형성되고, 제어 게이트(10)의 상부에 절연층(11)이 형성된다. 이때, 절연층(11)은 동일한 메탈 계열인 제어 게이트(10)와 메탈층(12) 사이의 쇼트(Short)를 방지하기 위해 형성된다.
그리고, 절연층(11)의 상부에 메탈층(12)이 형성되고, 메탈층(12)의 상부에 메탈 옥사이드(Oxide)층(13)이 형성된다. 또한, 메탈 옥사이드층(13)의 상부에 강유전체층(Ferroelectric layer;14)이 형성된다. 또한, 강유전체층(14)의 상부에는 메탈 옥사이드층(15)이 형성되고, 메탈 옥사이드층(15)의 상부에 프로그램 및 리드 게이트(16)가 형성된다.
여기서, 제어 게이트(10)의 하부에는 제어 게이트(10)를 지지할 수 있는 지지 기판이 형성될 수 있다. 여기서, 제어 게이트(10)를 지지하는 지지 기판은 실리콘, 유리, 나무, 플라스틱 등등 지지대 역할을 할 수 있는 것이면 어떠한 물질이든 가능하다.
여기서, 상부의 프로그램 및 리드 게이트(16), 메탈 옥사이드층(15)은 이중(Dual) 탑(Top) 메탈 전극에 해당한다. 상부의 프로그램 및 리드 게이트(16), 메탈 옥사이드층(15)은 프로그램 또는 리드 동작을 제어하기 위한 전극으로 사용된다. 그리고, 하부의 메탈 옥사이드층(13), 메탈층(12)은 이중(Dual) 버텀(Bottom) 메탈 전극에 해당한다.
이중 탑 메탈 전극과 이중 버텀 메탈 전극 사이에 강유전체층(14)이 형성된다. 이에 따라, 본 발명의 실시예는 강유전체층(14)과 동일한 메탈 계열인 메탈 옥사이드층(13,15)을 강유전체층(14)의 계면과 접촉되도록 형성하여 버퍼의 역할을 수행할 수 있도록 한다. 이러한 경우, 강유전체층(14)의 특성을 보강하여 강유전체층(14)의 계면에 열화가 발생 되는 것을 방지함으로써 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
그리고, 프로그램 및 리드 게이트(16), 메탈 옥사이드층(15), 강유전체층(14), 및 제어 게이트(10)는 동일한 방향으로 평행하게 형성된다. 또한, 강유전체층(14)은 평면도 상에서 메탈 옥사이드층(13), 메탈층(12) 및 절연층(11)과 교차(Cross) 하는 형태로 구성된다.
그리고, 메탈 옥사이드층(13)의 채널 영역(CN) 양단에는 드레인 영역(D)과 소스 영역(S)이 형성된다. 본 발명의 실시예에서는 채널 영역(CN)의 양단 영역을 드레인 영역(D)과 소스 영역(S)으로 표현하였지만, 여기서의 드레인 영역(D)과 소스 영역(S)은 별도의 영역에 해당하는 것이 아닌 메탈 옥사이드층(13)에 포함된 영역이며 비트라인, 센싱라인과 연결되는 노드(Node)를 나타낸다.
즉, 도 1에서와 같은 종래 구조에서는 게이트와 소스 사이의 전압(Vgs)에 의존하여 셀 동작이 이루어진다. 따라서, 채널영역, 소스 영역 및 드레인 영역은 반드시 반도체 물질로 이루어져야 하며, 채널영역과 구분되는 소스 영역(3), 및 드레인 영역(2)이 필요하다. 종래의 단위 셀에서는 채널층이 반도체 물질로 이루어져 반도체 특성에 의해 채널 영역에 차지가 유기된다.
하지만, 본 발명의 실시예에 따른 드레인 영역(D)과 소스 영역(S)은 메탈 옥사이드층(13) 내에 기능적인 영역을 구분한 것이며, 별도의 드레인 영역과 소스 영역을 구분하지 않아도 메탈 옥사이드층(13)의 채널영역(CN) 만으로도 셀 동작이 이루어질 수 있다.
다만, 본 발명의 실시예에서는 비트라인, 센싱라인과 메탈 옥사이드층(13)을 연결할 경우의 편의성을 위해 메탈 옥사이드층(13)의 양측 폭이 다만, 본 발명의 실시예에서는 비트라인, 센싱라인과 메탈층(10)을 연결할 경우의 편의성을 위해 메탈층(10)의 양측 폭이 강유전체층(11), 플레이트 라인(12)보다 더 넓은 것으로 설명하기로 한다.
또한, 도 2의 실시예에서는 메탈 옥사이드층(13)의 양측 폭이 프로그램 및 리드 게이트(16), 메탈 옥사이드층(15) 및 강유전체층(14) 보다 더 넓은 것으로 표현하였으나, 이는 실시예에 불과한 것이며, 메탈 옥사이드층(13), 메탈층(12) 및 절연층(11)의 좌우 폭이 프로그램 및 리드 게이트(16), 메탈 옥사이드층(15) 및 강유전체층(14)과 동일한 폭으로 형성될 수도 있다. 이러한 구조상에서 채널 영역(CN)의 양측 노드가 비트라인과 센싱라인과 서로 연결만 되면 동작이 이루어질 수 있다.
여기서, 메탈층(12)과, 메탈 옥사이드층(13)의 전극 두께를 얇게 형성하면, 그 두께에 따라 메탈층(12), 메탈 옥사이드층(13)에 흐르는 전류량이 바뀔 수 있다. 메탈층(12), 메탈 옥사이드층(13)의 전극 두께는 강유전체층(14)의 전하를 유기할 수 있는 정도의 두께로 설정하게 된다. 본 발명의 실시예에서는 메탈층(12), 메탈 옥사이드층(13)의 전극 두께가 게이트 영역의 두께 정도로 설정되고, 수치적으로는 1~5 나노 미터(50Å), 또는 1~10 나노 미터(100Å) 정도로 설정하는 것이 바람직하다.
메탈층(12), 메탈 옥사이드층(13)에서 드레인 영역(D), 소스 영역(S)과 채널 영역(CN)은 같은 종류의 메탈 물질로 구성될 수도 있고, 서로 다른 종류의 메탈 물질로 구성될 수도 있다.
여기서, 프로그램 및 리드 게이트(16), 메탈층(12)의 메탈 재료는 백금(Pt:Platinum), 이리듐(Ir:Iridium), 또는 루테늄(Ru:Ruthenium) 등으로 구성될 수 있다. 그리고, 강유전체층(14)과 계면이 직접 접하는 메탈 옥사이드층(13,15)은 도체로서 전극으로 사용될 수 있는 산화 이리듐(IrO2), 산화 스트론튬 루테늄(SrRuO3) 등으로 구성될 수 있다.
즉, 강유전체층(14)은 옥사이드 계열이므로, 강유전체층(14)과 물질 특성이 유사한 메탈 옥사이드층(13,15)을 강유전체층(14)의 계면과 접촉되도록 형성하여 강유전체층(14)의 내구성(Indurance)을 향상시킬 수 있도록 한다.
또한, 절연층(11)은 실리콘 산화막(SiO2), 실리콘 산화 질화막(SiON) 등으로 구성될 수 있다. 그리고, 제어 게이트(10)는 폴리 실리콘이나 메탈 물질로 이루어질 수 있다.
그리고, 메탈층 옥사이드층(13)의 드레인 영역(D)은 비트라인(BL)에 연결되고, 소스 영역(S)은 센싱라인에 연결되며, 프로그램 및 리드 게이트(16)는 워드라인(WL)에 연결된 구조를 갖는다.
본 발명의 실시예에서 프로그램 및 리드 게이트(16)와 제어 게이트(10)는 워드라인과 연결되어 동일한 워드라인 디코더에 의해 어드레스가 선택된다. 그리고, 프로그램 및 리드 게이트(16)와 제어 게이트(10)에 인가되는 펄스는 동일한 또는 서로 다른 전압 생성부에 의해 공급된다.
도 2의 구조를 갖는 단위 셀이 인접한 셀과 연결될 경우 상부의 강유전체층(14), 메탈 옥사이드층(15) 및 프로그램 및 리드 게이트(16)와, 하부의 제어 게이트(10)는 인접 셀과 구분되고, 메탈 옥사이드층(13), 메탈층(12) 및 절연층(11)의 채널영역(CN)은 인접 셀과 라인 형태로 연결된다. 하지만, 동일한 로오(ROW) 라인에 형성된 단위 셀 들은 프로그램 및 리드 게이트(16), 제어 게이트(10)를 인접 셀과 공유하지 않으므로 각각의 단위 셀의 채널영역(CN)에 독립적으로 데이터를 저장할 수 있게 된다.
본 발명의 실시예에 따른 비휘발성 메모리 장치에서 단위 셀에 데이터 '1'이 저장되는 경우의 동작 원리를 설명하면 다음과 같다.
본 발명의 실시예는 강유전체층(14)의 분극(Polarization) 극성 상태에 따라 메탈층(12), 메탈 옥사이드층(13)의 채널 저항이 달리지는 특성을 이용하여 데이터를 리드 또는 라이트 한다.
프로그램 모드, 리드 모드 및 대기(Standby) 모드시 프로그램 및 리드 게이트(16), 메탈 옥사이드층(13), 및 제어 게이트(10)에 각각 인가되는 전압 레벨을 설명하면 다음의 [표 1]과 같다.
| 동작 모드 | 프로그램 및 리드 게이트(16) |
메탈 옥사이드층(13) | 제어 게이트(10) |
| 프로그램 모드 | 하이(데이터 '0')/ 로우(데이터 '1') |
하이(데이터 '1')/ 로우(데이터 '0') |
로우 |
| 리드 모드 | 로우 | 센싱 바이어스 전압 (Vbias) | 음의 리드 전압(-Vrd) |
| 대기 모드 | 로우 | 로우 | 로우 |
상술된 [표 1]에 나타난 바와 같이, 데이터 '1'의 라이트 동작 모드시, 프로그램 및 리드 게이트(16)에 로우 전압이 인가되고, 메탈 옥사이드층(13)의 드레인 영역(D), 소스 영역(S)을 통해 하이 전압이 인가된다. 그리고, 제어 게이트(10)에 로우 전압이 인가된다.
여기서, 하이 전압은 포지티브(+) 전압을 의미하는 것으로, 강유전체의 분극 특성이 변화하는 임계전압 이상의 전원전압(VDD) 레벨로 설정된다. 반면에, 로우 전압은 하이 전압보다 낮은 그라운드전압 레벨을 나타낸다.
그리고, 본 발명의 실시예에서 프로그램 및 리드 게이트(16)와 제어 게이트(10)는 워드라인과 연결되어 동일한 워드라인 디코더에 의해 어드레스가 선택된다. 그리고, 프로그램 및 리드 게이트(16)와 제어 게이트(10)에 인가되는 펄스는 동일한 또는 서로 다른 전압 생성부에 의해 공급된다.
그러면, 강유전체층(14)의 극성에 따라 채널 영역(CN)에 양의 전하(+)를 유도하여 채널 영역(CN)의 전자가 공핍(Depletion) 상태가 된다. 이에 따라, 메탈층(12)의 채널 영역(CN)이 저항이 큰 고 저항 상태가 되어 채널영역(CN)이 오프된다. 이렇게 채널 영역(CN)이 고 저항인 상태를 데이터 '1' 프로그램 상태로 정의한다.
본 발명의 실시예에 따른 비휘발성 메모리 장치에서 단위 셀에 데이터 '0'이 저장되는 경우의 동작 원리를 설명하면 다음과 같다.
위의 [표 1]에 기재된 바와 같이, 데이터 '0'의 라이트 동작 모드시, 프로그램 및 리드 게이트(16)에 하이 전압이 인가되고, 메탈 옥사이드층(13)의 드레인 영역(D), 소스 영역(S)을 통해 로우 전압이 인가된다. 그리고, 제어 게이트(10)에 로우 전압이 인가된다.
그러면, 강유전체층(14)의 극성에 따라 채널 영역(CN)에 음의 전하(-)를 유도하여 채널 영역(CN)에 전자가 축적(Accumulation) 된다. 이에 따라, 메탈 옥사이드층(13)의 채널 영역(CN)이 저항이 작은 저 저항 상태가 되어 채널영역(CN)이 턴 온 된다. 이렇게 채널 영역(CN)이 저 저항인 상태를 데이터 '0' 프로그램 상태로 정의한다.
여기서, 본 발명의 실시예는 강유전체층(14)의 기능뿐만 아니라, 제어 게이트(10)를 통해 메탈 옥사이드층(13)에 전자가 공핍되도록 하거나, 전자를 축적하도록 하여 채널영역(CN)의 센싱 효율을 높일 수 있도록 한다.
도 3 및 도 4는 본 발명의 실시예에 따른 비휘발성 메모리 장치에서 데이터 리드 동작을 설명하기 위한 도면이다.
데이터의 리드 동작 모드시, 위의 [표 1]에서와 같이 프로그램 및 리드 게이트(16)에 로우 전압을 인가한다. 그리고, 드레인 영역(D)과 연결된 비트라인 BL에 센싱 바이어스 전압 Vbias을 인가하고, 소스 영역(S)과 연결된 센싱라인에 그라운드 전압을 인가한다.
여기서, 센싱 바이어스 전압 Vbias은 라이트 드라이버(미도시)로부터 공급된다. 여기서, 센싱 바이어스 전압 Vbias은 그라운드 전압 GND 레벨보다 높은 전압 레벨을 나타낸다.
여기서, 라이트 드라이버는 메모리 셀에 데이터를 라이트 할 경우 라이트 데이터에 따라 구동 전압을 생성하여 비트라인 BL 또는 센싱라인에 공급하는 구성으로, 각각의 비트라인 BL 또는 센싱 라인과 연결된다.
이 상태에서 제어 게이트(10)의 전압 레벨을 그라운드 전압 레벨에서 음의 리드전압 -Vrd 레벨로 천이시킨다. 여기서, 음의 리드전압 -Vrd은 그라운드 전압 보다 낮은 레벨을 의미하며, 메탈층(12)의 공핍 영역 (A)에 공핍층을 형성하기 위한 전압이다. 음의 리드전압 -Vrd으로 인해 메탈층(12)의 공핍영역 (A)에 양의 전하(+)가 유도될 경우 채널영역 (CN)의 온/오프 효율을 향상시켜 센싱 감도를 향상시킬 수 있게 된다.
그러면, 강유전체층(14)의 극성에 따라 메탈 옥사이드층(13)에 흐르는 전류가 달라지게 되어 센스앰프를 통해 데이터를 리드할 수 있게 된다.
즉, 도 3에서와 같이 메탈 옥사이드층(13)의 채널영역(CN)에 양의 전하가 유도되고, 드레인영역(D)에 센싱 바이어스 전압 Vbias이 인가되며, 소스영역(S)에 그라운드 전압이 인가된다. 그리고, 제어 게이트(10)에 음의 리드전압 -Vrd이 인가된다. 그러면, 메탈 옥사이드층(13)이 고 저항 상태가 되어 메탈 옥사이드층(13)의 채널영역(CN)은 오프 상태를 유지한다.
이러한 경우 드레인영역(D)과 소스영역(S) 사이에 약간의 전압 차를 주어도 채널영역(CN)이 오프 된 상태이므로 적은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이터 "1"을 리드 할 수 있게 된다.
반면에, 도 4에서와 같이 메탈 옥사이드층(13)의 축적영역 (B)에 음의 전하가 유도되고, 드레인 영역(D)에 센싱 바이어스 전압 Vbias이 인가되며, 소스영역(S)에 그라운드전압이 인가된다. 그러면, 메탈 옥사이드층(13)이 저 저항 상태가 되어 메탈 옥사이드층(13)의 채널영역(CN)은 턴 온 상태를 유지한다.
이러한 경우 드레인영역(D)과 소스영역(S) 사이에 약간의 전압 차를 주어도 채널영역(CN)이 턴 온 된 상태이므로 많은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이터 "0"을 리드 할 수 있게 된다.
한편, 대기 모드시에는, 위의 [표 1]에서 보는 바와 같이, 프로그램 및 리드 게이트(16)에 로우 전압이 인가되고, 메탈 옥사이드층(13)에 로우 전압이 인가되며, 제어 게이트(10)에 로우 전압이 인가된다. 이러한 경우, 메탈 옥사이드층(13)에 저장된 저항 상태를 유지하여 데이터를 저장할 수 있게 된다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 단위 셀 단면도이다.
본 발명의 다른 실시예는 최하부층에 프로그램 및 리드 게이트(20)가 형성되고, 프로그램 및 리드 게이트(20)의 상부에 메탈 옥사이드층(21)이 형성된다. 그리고, 메탈 옥사이드층(21)의 상부에 강유전체층(22)이 형성되고, 강유전체층(22)의 하부 메탈 옥사이드층(23)이 형성된다. 또한, 하부 메탈 옥사이드층(23)의 상부에 메탈층(24)이 형성되고, 메탈층(24)의 상부에 상부 메탈 옥사이드층(25)이 형성된다.
그리고, 상부 메탈 옥사이드층(25)의 상부에 강유전체층(Ferroelectric layer;26)이 형성된다. 또한, 강유전체층(26)의 상부에는 메탈 옥사이드층(27)이 형성되고, 메탈 옥사이드층(27)의 상부에 프로그램 및 리드 게이트(28)가 형성된다.
여기서, 상부의 프로그램 및 리드 게이트(28), 메탈 옥사이드층(27)은 이중(Dual) 탑(Top) 메탈 전극에 해당한다. 상부의 프로그램 및 리드 게이트(28), 메탈 옥사이드층(27)은 프로그램 또는 리드 동작을 제어하기 위한 전극으로 사용된다. 그리고, 하부의 프로그램 및 리드 게이트(20), 메탈 옥사이드층(21)은 이중(Dual) 버텀(Bottom) 메탈 전극에 해당한다.
이중 탑 메탈 전극(27,28)과 상부 메탈 옥사이드층(25) 사이에 강유전체층(26)이 형성된다. 그리고, 이중 버텀 메탈 전극(20,21)과 하부 메탈 옥사이드층(22) 사이에 강유전체층(22)이 형성된다.
이에 따라, 본 발명의 다른 실시예는 강유전체층(22,26)과 동일한 메탈 계열인 메탈 옥사이드층(21,23,25,27)을 강유전체층(22,26)의 계면과 접촉되도록 형성하여 버퍼의 역할을 수행할 수 있도록 한다. 이러한 경우, 강유전체층(22,26)의 특성을 보강하여 강유전체층(22,26)의 계면에 열화가 발생 되는 것을 방지함으로써 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
그리고, 프로그램 및 리드 게이트(20,28), 메탈 옥사이드층(21,27), 강유전체층(22,26)는 동일한 방향으로 평행하게 형성된다. 또한, 상부 메탈 옥사이드층(25), 메탈층(24) 및 하부 메탈 옥사이드층(23)은 평면도 상에서 강유전체층(22,26)과 교차(Cross) 하는 형태로 구성된다.
그리고, 상부 메탈 옥사이드층(25)의 채널 영역(CN) 양단에는 드레인 영역(D)과 소스 영역(S)이 형성된다. 여기서, 메탈층(24)과 상부 메탈 옥사이드층(25) 및 하부 메탈 옥사이드층(23)의 채널 영역(CN)은 메탈 채널 저항(Resistor) 소자로 작용하게 된다.
그리고, 메탈층(24)과 상부 메탈 옥사이드층(25) 및 하부 메탈 옥사이드층(23)의 전극 두께를 얇게 형성하면, 그 두께에 따라 메탈층(24), 상부 메탈 옥사이드층(25) 및 하부 메탈 옥사이드층(23)에 흐르는 전류량이 바뀔 수 있다.
메탈층(24), 상부 메탈 옥사이드층(25), 하부 메탈 옥사이드층(23)에서 드레인 영역(D), 소스 영역(S)과 채널 영역(CN)은 같은 종류의 메탈 물질로 구성될 수도 있고, 서로 다른 종류의 메탈 물질로 구성될 수도 있다.
여기서, 프로그램 및 리드 게이트(20,28), 메탈층(24)의 메탈 재료는 백금(Pt:Platinum), 이리듐(Ir:Iridium), 또는 루테늄(Ru:Ruthenium) 등으로 구성될 수 있다. 그리고, 강유전체층(14)과 계면이 직접 접하는 메탈 옥사이드층(21,27), 상부 메탈 옥사이드층(25), 하부 메탈 옥사이드층(23)은 도체로서 전극으로 사용될 수 있는 산화 이리듐(IrO2), 산화 스트론튬 루테늄(SrRuO3) 등으로 구성될 수 있다.
즉, 강유전체층(22,26)은 옥사이드 계열이므로, 강유전체층(22,26)과 물질 특성이 유사한 메탈 옥사이드층(21,23,25,27)을 강유전체층(22,26)의 계면과 접촉되도록 형성하여 강유전체층(22,26)의 내구성(Indurance)을 향상시킬 수 있도록 한다.
그리고, 메탈층 옥사이드층(25)의 드레인 영역(D)은 비트라인(BL)에 연결되고, 소스 영역(S)은 센싱라인에 연결되며, 프로그램 및 리드 게이트(20,28)는 워드라인(WL)에 연결된 구조를 갖는다.
본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에서 단위 셀에 데이터 '1'이 저장되는 경우의 동작 원리를 설명하기 위한 도면이다.
본 발명은 강유전체층(22,26)의 분극(Polarization) 극성 상태에 따라 메탈 옥사이드층(23,25)의 채널 저항이 달리지는 특성을 이용하여 데이터를 리드 또는 라이트 한다.
프로그램 모드, 리드 모드 및 대기(Standby) 모드시 프로그램 및 리드 게이트(20,28), 메탈 옥사이드층(23,25)에 각각 인가되는 전압 레벨을 설명하면 다음의 [표 2]와 같다.
| 동작 모드 | 프로그램 및 리드 게이트(28) |
메탈 옥사이드층(23,25)) | 프로그램 및 리드 게이트(20) |
| 프로그램 모드 | 하이(데이터 '0')/ 로우(데이터 '1') |
하이(데이터 '1')/ 로우(데이터 '0') |
하이(데이터 '0')/ 로우(데이터 '1') |
| 리드 모드 | 로우 | 센싱 바이어스 전압 | 로우 |
| 대기 모드 | 로우 | 로우 | 로우 |
먼저, 상술된 [표 2]에 나타난 바와 같이, 데이터 '1'의 라이트 동작 모드시, 프로그램 및 리드 게이트(20,28)에 로우 전압이 인가되고, 메탈 옥사이드층(23,25)의 드레인 영역(D), 소스 영역(S)에 모두 하이 전압이 인가된다.
여기서, 하이 전압은 포지티브(+) 전압을 의미하는 것으로, 강유전체의 분극 특성이 변화하는 임계전압 이상의 전원전압(VDD) 레벨로 설정된다. 반면에, 로우 전압은 하이 전압보다 낮은 그라운드 전압 레벨을 나타낸다.
그러면, 강유전체층(22,26)의 극성에 따라 채널 영역(CN)에 양의 전하(+)를 유도하여 채널 영역(CN)의 전자가 공핍(Depletion) 상태가 된다. 이에 따라, 메탈층(24)의 채널 영역(CN)이 저항이 큰 고 저항 상태가 되어 채널영역(CN)이 오프된다. 이렇게 채널 영역(CN)이 고 저항인 상태를 데이터 '1' 프로그램 상태로 정의한다.
반면에, 위의 [표 2]에 기재된 바와 같이, 데이터 '0'의 라이트 동작 모드시, 프로그램 및 리드 게이트(20,28)에 하이 전압이 인가되고, 메탈 옥사이드층(23,25)의 드레인 영역(D), 소스 영역(S)에 모두 로우 전압이 인가된다.
그러면, 강유전체층(22,26)의 극성에 따라 채널 영역(CN)에 음의 전하(-)를 유도하여 채널 영역(CN)에 전자가 축적(Accumulation) 된다. 이에 따라, 메탈 옥사이드층(23,25)의 채널 영역(CN)이 저항이 작은 저 저항 상태가 되어 채널영역(CN)이 턴 온 된다. 이렇게 채널 영역(CN)이 저 저항인 상태를 데이터 '0' 프로그램 상태로 정의한다.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에서 데이터 리드 동작을 설명하기 위한 도면이다.
데이터의 리드 동작 모드시, 위의 [표 2]에서와 같이 프로그램 및 리드 게이트(20,28)에 모두 로우 전압을 인가한다. 그리고, 드레인 영역(D)과 연결된 비트라인 BL에 센싱 바이어스 전압 Vbias을 인가하고, 소스 영역(S)과 연결된 센싱라인에 그라운드 전압을 인가한다. 여기서, 센싱 바이어스 전압 Vbias은 라이트 드라이버(미도시)로부터 공급된다.
여기서, 라이트 드라이버는 메모리 셀에 데이터를 라이트 할 경우 라이트 데이터에 따라 구동 전압을 생성하여 비트라인 BL 또는 센싱라인에 공급하는 구성으로, 각각의 비트라인 BL 또는 센싱 라인과 연결된다.
그러면, 강유전체층(22,26)의 극성에 따라 메탈 옥사이드층(23,25)에 흐르는 전류가 달라지게 되어 센스앰프를 통해 데이터를 리드 할 수 있게 된다.
즉, 도 6에서와 같이, 메탈 옥사이드층(23,25)의 채널영역(CN)에 양의 전하가 유도되고, 드레인영역(D)에 센싱 바이어스 전압 Vbias이 인가되며, 소스영역(S)에 그라운드 전압이 인가된다. 그러면, 메탈층(24)이 고 저항 상태가 되어 메탈층(24)의 채널영역(CN)은 오프 상태를 유지한다.
이러한 경우 드레인영역(D)과 소스영역(S) 사이에 약간의 전압 차를 주어도 채널영역(CN)이 오프 된 상태이므로 적은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이터 "1"을 리드 할 수 있게 된다.
반면에, 도 7에서와 같이, 메탈층(24)의 채널영역(CN)에 음의 전하가 유도되고, 드레인 영역(D)에 센싱 바이어스 전압 Vbias이 인가되며, 소스영역(S)에 그라운드 전압이 인가된다. 그러면, 메탈층(24)이 저 저항 상태가 되어 메탈층(24)의 채널영역(CN)은 턴 온 상태를 유지한다.
이러한 경우 드레인영역(D)과 소스영역(S) 사이에 약간의 전압 차를 주어도 채널영역(CN)이 턴 온 된 상태이므로 많은 전류가 흐르게 된다. 이에 따라, 리드 동작 모드시 메모리 셀에 저장된 데이터 "0"을 리드 할 수 있게 된다.
한편, 대기 모드시에는, 위의 [표 2]에서 보는 바와 같이, 프로그램 및 리드 게이트(20,28), 메탈 옥사이드층(23,25)에 모두 로우 전압이 인가된다. 이러한 경우, 메탈층(24)에 저장된 저항 상태를 유지하여 데이터를 저장할 수 있게 된다.
도 8은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에서 단위 셀에 데이터 'M'이 저장되는 경우의 동작 원리를 설명하기 위한 도면이다.
데이터 'M'의 라이트 동작 모드시, 강유전체층(22,26)을 통해 메탈층(24)에 모두 동일한 데이터를 라이트 한 이후에, 어느 하나의 강유전체층을 통해 단위 셀에 반대 데이터를 저장하게 된다.
예를 들어, 라이트 동작시 강유전체층(22,26)을 통해 모두 동일한 데이터 '0'을 메탈 옥사이드층(223,25)에 저장한 이후에, 하부의 강유전체층(22)을 통해 메탈 옥사이드층(23)에 데이터 '1'을 유도하여, 최종적으로 데이터 '0'과 데이터 '1'의 중간값을 갖는 데이터 'M'을 저장할 수 있게 된다.
먼저, 데이터 'M'의 라이트 동작 모드시, 프로그램 및 리드 게이트(20,28)에 하이 전압이 인가되고, 메탈 옥사이드층(23,25)의 드레인 영역(D), 소스 영역(S)에 로우 전압이 인가된다.
그러면, 강유전체층(22,26)의 극성에 따라 채널 영역(CN)에 음의 전하(-)를 유도하여 채널 영역(CN)에 전자가 축적(Accumulation) 된다. 이에 따라, 메탈 옥사이드층(23,25)의 채널 영역(CN)이 저항이 작은 저 저항 상태가 되어 채널영역(CN)이 턴 온 된다. 이렇게 채널 영역(CN)에 저 저항 상태인 데이터 '0'을 라이트 하게 된다.
이후에, 메탈층(24)에 데이터 '0'이 라이트 된 상태에서, 메탈 옥사이드층(23)에 데이터 '1'을 저장하는 동작을 수행한다.
즉, 하부의 프로그램 및 리드 게이트(20)에 로우 전압이 인가되고, 메탈 옥사이드층(23)의 드레인 영역(D), 소스 영역(S)에 하이 전압이 인가된다. 그러면, 강유전체층(22)의 극성에 따라 채널 영역(CN)에 양의 전하(+)를 유도하여 채널 영역(CN)의 전자가 공핍(Depletion) 상태가 된다. 이에 따라, 메탈 옥사이드층(23)의 채널 영역(CN)이 저항이 큰 고 저항 상태가 되어 채널영역(CN)이 오프된다. 이렇게 채널 영역(CN)이 고 저항 상태인 데이터 '1'을 라이트 하게 된다.
상술된 바와 같이, 상부의 메탈 옥사이드층(25)에는 음의 전하(-)가 유도되어 전자가 축적되고, 하부의 메탈 옥사이드층(23)에는 양의 전하(+)가 유도되어 전자가 공핍 상태가 된다. 이에 따라, 채널 영역(CN)의 저항이 데이터 '0', 데이터 '1'의 중간값이 되어 중 저항Ⅰ 상태가 된다. 이렇게 채널 영역(CN)이 중 저항 Ⅰ인 상태를 데이터 'M' 프로그램 상태로 정의한다. 예를 들어, 데이터 'M'은 데이터 '0'과 데이터 '1'의 중간값인 데이터 '0.5'로 정의될 수 있다.
본 발명의 실시예에서는 라이트 동작시 강유전체층(22,28)을 통해 모두 동일한 데이터 '0'을 메탈층(24)에 저장한 이후에, 하부의 강유전체층(22)을 통해 메탈 옥사이드층(23)에 데이터 '1'을 저장하는 경우를 설명하였다.
하지만, 본 발명은 이에 한정되는 것이 아니며, 강유전체층(22,26)을 통해 동일한 데이터 '1'을 메탈 옥사이드층(23,35)에 저장한 이후에, 강유전체층(22)을 통해 메탈 옥사이드층(23)에 데이터 '0'을 저장하는 것도 가능하다.
도 9는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에서 단위 셀에 데이터 'N'이 저장되는 경우의 동작 원리를 설명하기 위한 도면이다.
데이터 'N'의 라이트 동작 모드시, 강유전체층(22,26)을 통해 메탈층(24)에 모두 동일한 데이터를 라이트 한 이후에, 어느 하나의 강유전체층을 통해 단위 셀에 반대 데이터를 저장하게 된다.
예를 들어, 라이트 동작시 강유전체층(22,26)을 통해 모두 동일한 데이터 '0'을 메탈 옥사이드층(223,25)에 저장한 이후에, 상부의 강유전체층(26)을 통해 메탈 옥사이드층(25)에 데이터 '1'을 유도하여, 최종적으로 데이터 '1'과 데이터 '0'의 중간값을 갖는 데이터 'N'을 저장할 수 있게 된다.
먼저, 데이터 'N'의 라이트 동작 모드시, 프로그램 및 리드 게이트(20,28)에 하이 전압이 인가되고, 메탈 옥사이드층(23,25)의 드레인 영역(D), 소스 영역(S)에 로우 전압이 인가된다.
그러면, 강유전체층(22,26)의 극성에 따라 채널 영역(CN)에 음의 전하(-)를 유도하여 채널 영역(CN)에 전자가 축적(Accumulation) 된다. 이에 따라, 메탈 옥사이드층(23,25)의 채널 영역(CN)이 저항이 작은 저 저항 상태가 되어 채널영역(CN)이 턴 온 된다. 이렇게 채널 영역(CN)에 저 저항 상태인 데이터 '0'을 라이트 하게 된다.
이후에, 메탈층(24)에 데이터 '0'이 라이트 된 상태에서, 메탈 옥사이드층(25)에 데이터 '1'을 저장하는 동작을 수행한다.
즉, 상부의 프로그램 및 리드 게이트(28)에 로우 전압이 인가되고, 메탈 옥사이드층(25)의 드레인 영역(D), 소스 영역(S)에 하이 전압이 인가된다. 그러면, 강유전체층(26)의 극성에 따라 채널 영역(CN)에 양의 전하(+)를 유도하여 채널 영역(CN)의 전자가 공핍(Depletion) 상태가 된다. 이에 따라, 메탈 옥사이드층(25)의 채널 영역(CN)이 저항이 큰 고 저항 상태가 되어 채널영역(CN)이 오프된다. 이렇게 채널 영역(CN)이 고 저항 상태인 데이터 '1'을 라이트 하게 된다.
상술된 바와 같이, 상부의 메탈 옥사이드층(25)에는 양의 전하(+)가 유도되어 전자가 공핍 상태가 되고, 하부의 메탈 옥사이드층(25)에는 음의 전하(-)가 유도되어 전자가 축적된다. 이에 따라, 채널 영역(CN)의 저항이 데이터 '1', 데이터 '0'의 중간값이 되어 중 저항Ⅱ 상태가 된다. 이렇게 채널 영역(CN)이 중 저항 Ⅱ인 상태를 데이터 'N' 프로그램 상태로 정의한다. 예를 들어, 데이터 'N'은 데이터 '1'과 데이터 '0'의 중간값인 데이터 '0.5'로 정의될 수 있다.
종래의 메모리 장치는 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 데이터 유지(Retention) 수명에 한계가 있다. 이에 따라, 시간이 지남에 따라 셀 데이터 "1","0"에 대응하는 비트라인 BL의 전류가 감소하게 된다.
하지만, 본 발명의 실시예는 반도체 기판을 이용하는 것이 아니라 강유전체층(22,26)과 물질 특성이 유사한 메탈 옥사이드층(23,25)을 이용하여 단위 셀을 형성한다. 이러한 본 발명의 실시예는 두 개의 메탈 전극 사이에 강유전체층(22,26)이 형성되는 구조이므로 커패시터와 그 구조가 유사하고 셀의 열화가 발생하지 않는다. 따라서, 본 발명의 실시예는 셀 데이터의 열화를 방지하여 종래 기술에 비해 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
도 10은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 크로스 포인트 셀(Cross point cell)을 나타낸 도면이다.
여기서, 크로스 포인트 셀이란 비트라인 BL1~BL4과 워드라인 WL1~WL4이 교차하는 영역에 별도의 셀 선택 스위치가 필요없는 셀(Cross point cell)을 나타낸다.
본 발명의 실시예에 따른 크로스 포인트 셀은 복수개의 비트라인 BL1~BL4과 복수개의 워드라인 WL1~WL4이 교차하는 영역에 메탈 채널 저항 셀 MCR(Metal Channel Resistor)을 구현한다. 여기서, 메탈 채널 저항 셀 MCR은 도 2 또는 도 5의 실시예에 따른 단위 셀을 포함하며, 메탈층의 채널 저항을 이용하여 데이터를 리드 또는 라이트 하는 소자를 나타낸다.
그리고, 워드라인 WL1~WL4과 제 1프로그램 및 리드 게이트(20), 제 2프로그램 및 리드 게이트(28)는 동일한 레이어 상에 형성되며, 평면도 상에서 겹치는 구조로 형성된다. 그리고, 비트라인 BL1~BL4의 전류를 드레인 영역 (D)에서 소스 영역 (S) 방향으로 흐르게 된다.
한편, 도 11 내지 도 21은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 형성 방법을 나타낸 공정 단면도이다. 본 발명에서는 도 5에 도시된 단위 셀의 공정 단면도를 그 실시예로 설명하고자 한다. 그리고, 도 11 내지 도 21의 실시예에서는 도 5에 도시된 메탈 옥사이드층(21,27)이 생략된 구조를 나타낸다.
먼저, 도 11에서와 같이, 단위 셀의 최하부층에 기판(100)을 형성한다. 여기서, 기판(100)은 유리(Glass), 폴리머(Polymer) 또는 옥사이드(Oxide) 등의 물질로 이루어질 수 있다. 하지만, 본 발명의 실시예에서 기판(100)의 물질은 이에 한정되는 것이 아니라 단위 셀을 지지할 수 있는 어떤 물질이든지 상관없다.
이후에, 도 12에서와 같이, 기판(100)의 상부 일측 영역에 드레인 영역(102a), 소스 영역(102b) 및 채널 영역(102c)을 형성한다.
여기서, 드레인 영역(102a), 소스 영역(102b) 및 채널 영역(102c)은 폴리머(Polymer) 또는 비결정(Amorphous)의 박막(Thin Film)으로 이루어질 수 있다. 또한, 드레인 영역(102a), 소스 영역(102b)은 N형 영역으로 이루어지고, 채널 영역(102c)은 P형 영역으로 이루어질 수 있다.
다음에, 도 13에서와 같이, 채널영역(102c)의 상부에 절연층(104)를 형성하고, 절연층(104)의 상부에 게이트(106)를 형성하여 스위칭 소자를 형성하게 된다. 여기서, 스위칭 소자는 박막 트랜지스터(TFT; Thin Film Transistor)로 이루어질 수 있다.
이어서, 도 14에서와 같이, 기판(100), 소스영역(102b), 드레인 영역(102a)의 상측에 절연층(108)을 형성한다. 그리고, 스위칭 소자가 형성되지 않은 절연층(108)의 상부에 프로그램 및 리드 게이트(110a,110b)를 일정 간격으로 이격 되도록 형성한다.
이후에, 도 15에서와 같이, 프로그램 및 리드 게이트(110a,110b)의 상부에 강유전체층(112)을 형성한다.
그리고, 도 16에서와 같이, 강유전체층(112)의 상부에 메탈 옥사이드층(114)을 형성한다. 여기서, 메탈 옥사이드층(114)은 트랜치 형태의 연결층(114a)이 소스영역(102b)과 연결된다. 그리고, 메탈 옥사이드층(114)은 드레인 영역(102a), 소스 영역(102b) 및 채널 영역(102c)이 형성되지 않은 절연층(108)의 상측 영역에 라인 형태로 형성된다.
다음에, 도 17에서와 같이, 메탈 옥사이드층(114)의 상부에 메탈층(116)을 형성한다. 여기서, 메탈층(116)은 메탈 옥사이드층(114)의 상부 전면을 따라 증착된다. 따라서, 메탈층(116)은 연결층(114a)의 내부 측면 및 하측 면을 따라 메탈 옥사이드층(114)과 동일한 트랜치를 포함하게 된다. 또한, 메탈층(116)은 드레인 영역(102a), 소스 영역(102b) 및 채널 영역(102c)이 형성되지 않은 절연층(108)의 상측 영역에 라인 형태로 형성된다.
이후에, 도 18에서와 같이, 메탈층(114)의 상부에 메탈 옥사이드층(118)을 형성한다. 여기서, 메탈 옥사이드층(118)은 메탈층(116)의 상부 전면을 따라 증착된다.
이어서, 도 19에서와 같이, 메탈 옥사이드층(118)의 상부에 강유전체층(120)을 형성한다. 그리고, 도 20에서와 같이, 강유전체층(120)의 상부에 프로그램 및 리드 게이트(122a,122b)를 일정 간격 이격되도록 형성한다.
여기서, 프로그램 및 리드 게이트(110a,110b), 강유전체층(112), 프로그램 리드 게이트(122a,122b) 및 강유전체층(120)은 동일한 방향으로 평행하게 형성된다. 그리고, 프로그램 및 리드 게이트(110a,110b)와 메탈층(116)은 평면도 상에서 서로 교차하도록 형성된다.
다음에, 도 21에서와 같이, 메탈 옥사이드층(118)의 상부에 연결층(124)을 형성한다. 이때, 연결층(124)은 강유전체층(120), 프로그램 및 리드 게이트(122a,122b)과 인접하게 형성되며 트랜치 형태의 하부 면이 메탈 옥사이드층(118)과 접촉되도록 형성된다.
도 21에서 보는 바와 같이, 드레인 영역(102a), 소스 영역(102b), 채널 영역(102c) 및 게이트(106)가 형성되는 트랜지스터가 스위칭 소자 SW에 해당한다. 그리고, 프로그램 및 리드 게이트(110a,110b,122a,122b), 메탈층(116), 및 메탈 옥사이드층(114,118)강유전체층(116)가 하나의 메탈 채널 저항(Metal channel resistor) 셀 MCR에 해당한다. 그리고, 메탈 옥사이드층(118)과 하부 면이 접속되는 연결층(124)은 센싱 라인 SL과 연결된다.
Claims (30)
- 음의 리드전압이 인가되는 제어 게이트;
상기 제어 게이트의 상부에 형성된 절연층;
상기 절연층의 상부에 형성된 메탈층;
상기 메탈층의 상부에 형성되어, 채널영역, 상기 채널영역의 양단에 형성된 드레인 영역 및 소스 영역을 포함하는 제 1메탈 옥사이드층;
상기 채널영역 상부에 형성된 강유전체층;
상기 강유전체층의 상부에 형성된 제 2메탈 옥사이드층; 및
상기 제 2메탈 옥사이드층의 상부에 형성되어 프로그램 전압 또는 리드 전압이 인가되는 프로그램 및 리드 게이트를 포함하고,
상기 프로그램 및 리드 게이트와, 상기 드레인 영역 및 상기 소스 영역, 상기 제어 게이트에 인가되는 전압에 따라 상기 강유전체층의 극성이 변화되어 상기 채널영역의 저항 상태에 대응하는 데이터의 라이트 동작이 이루어지고, 상기 제어 게이트에 상기 음의 리드전압이 인가되고 상기 드레인 영역 및 상기 소스 영역 중 하나의 영역에 센싱 바이어스 전압이 인가된 상태에서 상기 강유전체층의 극성 상태에 따라 달라지는 전류 값을 센싱하여 리드 동작이 이루어지는 것을 특징으로 하는 비휘발성 메모리 장치. - 삭제
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 메탈층은 백금, 이리듐, 및 루테늄 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 제 1메탈 옥사이드층, 상기 제 2메탈 옥사이드층은 산화 이리듐(IrO2), 산화 스트론튬 루테늄(SrRuO3) 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 절연층은 실리콘 산화막(SiO2), 실리콘 산화 질화막(SiON) 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 제어 게이트는 폴리 실리콘, 메탈 물질 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 라이트 동작시 상기 프로그램 및 리드 게이트에 로우 전압이 인가되고, 상기 드레인 영역 및 상기 소스 영역에 하이 전압이 인가되며, 상기 제어 게이트에 로우 전압이 인가된 상태에서 상기 채널 영역이 고 저항 상태가 되어 데이터 '1'을 저장하는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 라이트 동작시 상기 프로그램 및 리드 게이트에 하이 전압이 인가되고, 상기 드레인 영역 및 상기 소스 영역에 로우 전압이 인가되며, 상기 제어 게이트에 로우 전압이 인가된 상태에서 상기 채널 영역이 저 저항 상태가 되어 데이터 '0'을 저장하는 것을 특징으로 하는 비휘발성 메모리 장치.
- 삭제
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 리드 동작시 상기 드레인 영역 및 상기 소스 영역 중 나머지 하나의 영역에는 그라운드전압이 인가되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 대기 모드시 상기 프로그램 및 리드 게이트, 상기 드레인 영역 및 상기 소스 영역, 상기 제어 게이트에 모두 로우 전압이 인가되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 데이터를 프로그램 또는 리드하기 위한 전압이 공급되는 제 1프로그램 및 리드 게이트;
상기 제 1프로그램 및 리드 게이트의 상부에 형성된 제 1메탈 옥사이드층;
상기 제 1메탈 옥사이드층의 상부에 형성된 제 1강유전체층;
상기 제 1강유전체층의 상부에 형성된 제 2메탈 옥사이드층;
상기 제 2메탈 옥사이드층의 상부에 형성된 메탈층;
상기 메탈층의 상부에 형성되어, 채널영역, 상기 채널영역의 양단에 형성된 드레인 영역 및 소스 영역을 포함하는 제 3메탈 옥사이드층;
상기 채널영역 상부에 형성된 제 2강유전체층;
상기 제 2강유전체층의 상부에 형성된 제 4메탈 옥사이드층; 및
상기 제 4메탈 옥사이드층의 상부에 형성된 제 2프로그램 및 리드 게이트를 포함하고,
상기 제 1프로그램 및 리드 게이트와, 상기 제 2프로그램 및 리드 게이트와, 상기 드레인 영역 및 상기 소스 영역에 인가되는 전압에 따라 상기 제 1강유전체층, 상기 제 2강유전체층의 극성이 변화되어 상기 채널영역의 저항 상태에 대응하는 데이터의 라이트 동작이 이루어지고, 상기 드레인 영역 및 상기 소스 영역 중 하나의 영역에 센싱 바이어스 전압이 인가된 상태에서 상기 제 1강유전체층, 상기 제 2강유전체층의 극성 상태에 따라 달라지는 전류 값을 센싱하여 리드 동작이 이루어지는 것을 특징으로 하는 비휘발성 메모리 장치. - 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 제 1프로그램 및 리드 게이트와, 상기 제 1메탈 옥사이드층, 상기 제 1강유전체층, 상기 제 2강유전체층, 상기 제 4메탈 옥사이드층, 상기 제 2프로그램 및 리드 게이트는 동일한 방향으로 평행하게 형성되고, 상기 메탈층, 상기 제 2메탈 옥사이드층 및 상기 제 3메탈 옥사이드층은 상기 제 1강유전체층과 평면도 상에서 교차하도록 형성되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 메탈층은 백금, 이리듐, 및 루테늄 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 제 1메탈 옥사이드층, 상기 제 2메탈 옥사이드층, 상기 제 3메탈 옥사이드층 및 상기 제 4메탈 옥사이드층은 산화 이리듐(IrO2), 산화 스트론튬(SrRuO3) 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 라이트 동작시 상기 제 1프로그램 및 리드 게이트, 상기 제 2프로그램 및 리드 게이트에 로우 전압이 인가되고, 상기 드레인 영역 및 상기 소스 영역에 하이 전압이 인가된 상태에서 상기 채널 영역이 고 저항 상태가 되어 데이터 '1'을 저장하는 것을 특징으로 하는 비휘발성 메모리 장치.
- 삭제
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 라이트 동작시 상기 제 1프로그램 및 리드 게이트와 상기 제 2프로그램 및 리드 게이트에 서로 반대 전압이 인가되는 경우 상기 채널 영역이 데이터 '1'과 데이터 '0'의 중간 저항 상태가 되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제 18항에 있어서, 상기 라이트 동작은 상기 제 1프로그램 및 리드 게이트와, 상기 제 2프로그램 및 리드 게이트에 동일한 전압을 인가하는 제 1라이트 동작과, 상기 제 1라이트 동작 이후에 상기 제 1프로그램 및 리드 게이트와 상기 제 2프로그램 및 리드 게이트 중 어느 하나에 반대 전압을 인가하는 제 2라이트 동작을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 리드 동작시 상기 제 1프로그램 및 리드 게이트와 상기 제 2프로그램 및 리드 게이트에 모두 로우 전압이 인가되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 21은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 상기 리드 동작시 상기 드레인 영역 및 상기 소스 영역 중 나머지 하나의 영역에는 그라운드전압이 인가되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 청구항 22은(는) 설정등록료 납부시 포기되었습니다.제 12항에 있어서, 대기 모드시 상기 제 1프로그램 및 리드 게이트, 상기 제 2프로그램 및 리드 게이트, 상기 드레인 영역 및 상기 소스 영역에 모두 로우 전압이 인가되는 것을 특징으로 하는 비휘발성 메모리 장치.
- 기판의 상부에 트랜지스터를 형성하는 단계;
상기 기판의 상측에 제 1게이트를 형성하는 단계;
상기 제 1게이트의 상부에 제 1강유전체층을 형성하는 단계;
상기 제 1강유전체층의 상부에 상기 트랜지스터의 소스 영역과 연결되도록 제 1메탈 옥사이드층을 형성하는 단계;
상기 제 1메탈 옥사이드층의 상부에 메탈층을 형성하는 단계:
상기 메탈층의 상부에 제 2메탈 옥사이드층을 형성하는 단계;
상기 제 2메탈 옥사이드층의 상부에 제 2강유전체층을 형성하는 단계; 및
상기 제 2강유전체층의 상부에 프로그램 및 리드 동작을 수행하기 위한 제 2게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 형성 방법. - 청구항 24은(는) 설정등록료 납부시 포기되었습니다.제 23항에 있어서, 상기 기판은 유리, 폴리머, 옥사이드 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
- 청구항 25은(는) 설정등록료 납부시 포기되었습니다.제 23항에 있어서, 상기 트랜지스터의 채널영역, 드레인 영역 및 소스 영역은 폴리머, 비정질 박막 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
- 청구항 26은(는) 설정등록료 납부시 포기되었습니다.제 23항에 있어서, 상기 메탈층은 백금, 이리듐, 및 루테늄 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
- 청구항 27은(는) 설정등록료 납부시 포기되었습니다.제 23항에 있어서, 상기 제 1메탈 옥사이드층과 상기 제 2메탈 옥사이드층은 산화 이리듐 및 산화 스트론튬 루테늄 중 어느 하나의 물질로 형성됨을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
- 청구항 28은(는) 설정등록료 납부시 포기되었습니다.제 23항에 있어서, 상기 제 1메탈 옥사이드층은 트랜치 형태의 제 1연결층이 상기 트랜지스터의 소스 영역과 연결되는 것을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
- 청구항 29은(는) 설정등록료 납부시 포기되었습니다.제 28항에 있어서, 상기 메탈층과 상기 제 2메탈 옥사이드층은 상기 제 1연결층의 내부에서 동일한 형태의 트랜치가 형성되는 것을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
- 청구항 30은(는) 설정등록료 납부시 포기되었습니다.제 23항에 있어서, 상기 제 2강유전체층, 상기 제 2게이트와 인접하도록 상기 제 2메탈 옥사이드층의 상부에 트랜치 형태의 제 2연결층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100075721A KR101087800B1 (ko) | 2010-08-05 | 2010-08-05 | 비휘발성 메모리 장치 및 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100075721A KR101087800B1 (ko) | 2010-08-05 | 2010-08-05 | 비휘발성 메모리 장치 및 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101087800B1 true KR101087800B1 (ko) | 2011-11-30 |
Family
ID=45398319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100075721A KR101087800B1 (ko) | 2010-08-05 | 2010-08-05 | 비휘발성 메모리 장치 및 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101087800B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190062A (zh) * | 2018-02-22 | 2019-08-30 | 爱思开海力士有限公司 | 铁电存储器件及其操作方法 |
| KR102275944B1 (ko) * | 2020-02-10 | 2021-07-12 | 한밭대학교 산학협력단 | 멀티비트 메모리 소자를 위한 강유전체 이중 게이트 트랜지스터 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732802B1 (ko) | 2006-09-01 | 2007-06-27 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
| KR100756787B1 (ko) | 2006-09-01 | 2007-09-07 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
-
2010
- 2010-08-05 KR KR1020100075721A patent/KR101087800B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732802B1 (ko) | 2006-09-01 | 2007-06-27 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
| KR100756787B1 (ko) | 2006-09-01 | 2007-09-07 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190062A (zh) * | 2018-02-22 | 2019-08-30 | 爱思开海力士有限公司 | 铁电存储器件及其操作方法 |
| CN110190062B (zh) * | 2018-02-22 | 2024-01-09 | 爱思开海力士有限公司 | 铁电存储器件及其操作方法 |
| KR102275944B1 (ko) * | 2020-02-10 | 2021-07-12 | 한밭대학교 산학협력단 | 멀티비트 메모리 소자를 위한 강유전체 이중 게이트 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3805001B2 (ja) | 半導体装置 | |
| US7215567B2 (en) | Ferroelectric memory device | |
| US5708284A (en) | Non-volatile random access memory | |
| US9030881B2 (en) | Nonvolatile semiconductor memory device | |
| KR100849794B1 (ko) | 강유전체 소자를 적용한 반도체 메모리 장치 | |
| US11211108B2 (en) | Ferroelectric memory device | |
| KR101087837B1 (ko) | 비휘발성 메모리 장치 및 형성 방법 | |
| KR100669558B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| US20190066751A1 (en) | Memory Cells and Arrays of Memory Cells | |
| WO1999026252A1 (fr) | Memoire a semi-conducteurs et methode permettant d'acceder a cette memoire | |
| US6222756B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same | |
| KR101087800B1 (ko) | 비휘발성 메모리 장치 및 형성 방법 | |
| JP3802809B2 (ja) | 記憶セルアレイ | |
| KR101415509B1 (ko) | 메모리 소자, 그 제조 방법 및 동작 방법 | |
| KR100745938B1 (ko) | 강유전체 메모리 및 그 동작 방법 | |
| KR100279299B1 (ko) | 불 휘발성 메모리 장치 및 그것의 제조 방법 | |
| US6205048B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same | |
| KR100682180B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| JP2003068890A (ja) | 不揮発性半導体記憶装置および不揮発性メモリ素子 | |
| KR100732802B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| KR100682211B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| KR100720223B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| KR100669554B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| KR101076791B1 (ko) | 비휘발성 메모리 장치 및 형성 방법 | |
| KR100636926B1 (ko) | 불휘발성 강유전체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |