CN101800236A - 一种半导体存储器结构及其制造方法 - Google Patents

一种半导体存储器结构及其制造方法 Download PDF

Info

Publication number
CN101800236A
CN101800236A CN201010105581A CN201010105581A CN101800236A CN 101800236 A CN101800236 A CN 101800236A CN 201010105581 A CN201010105581 A CN 201010105581A CN 201010105581 A CN201010105581 A CN 201010105581A CN 101800236 A CN101800236 A CN 101800236A
Authority
CN
China
Prior art keywords
semiconductor memory
raceway groove
organization
manufacture method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010105581A
Other languages
English (en)
Other versions
CN101800236B (zh
Inventor
王鹏飞
孙清清
丁士进
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2010101055817A priority Critical patent/CN101800236B/zh
Publication of CN101800236A publication Critical patent/CN101800236A/zh
Application granted granted Critical
Publication of CN101800236B publication Critical patent/CN101800236B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明属于非挥发性半导体存储器技术领域，具体公开了一种半导体存储器结构。该半导体存储器结构包括至少一个半导体衬底，一个用于存储信息的存储单元和一个隧穿晶体管结构，所述隧穿晶体管用于对所述半导体存储器进行比如擦写操作和读操作的控制。本发明还公开了一种使用自对准工艺来制造所述半导体存储器结构的方法，而且，在制作隧穿晶体管的栅极掩膜版时，只需在字线终端做字线的接触点，该制造方法简化了半导体存储器的制造工艺，并使制程更加稳定，非常适用于存储器芯片的制造。

Description

一种半导体存储器结构及其制造方法
技术领域
本发明涉及一种半导体存储器结构，特别涉及一种采用隧穿晶体管对相变存储器或阻变存储器进行控制的半导体存储器结构，同时，本发明提出了所述半导体存储器结构的制造方法，属于非挥发性半导体存储器技术领域。
背景技术
随着微电子技术的不断发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长，这使得集成电路的设计朝着片上系统集成(SOC)的方向发展，而实现SOC的一个关键技术就是低功耗、高密度、存取速度快的片上存储器的集成。图1为现有技术一个半导体存储器器件的等效电路图。如图1所示，存储器件100由晶体管103和存储单元104组成，并且晶体管103和存储单元104被串联连接在位线105和源电位102之间，字线101用于晶体管103的开关控制。要存取存储单元104中的数据时，字线101施加电压于晶体管103上，以开启晶体管103，同时，位线105施加电压于存储单元104上，使得一读取电流经过存储单元104及晶体管103。基于输出电流的大小，储存在存储单元104中的数据得以被读取。但是，如今的集成电路器件技术已经处于30纳米左右，传统浮栅存储器(Flash)由于耦合比和电压较高等问题，很难缩小到30纳米以下，因此新型的Flash浮栅存储器的开发成为了当前研究的热点。相变存储器和阻变存储器都可以作为新型的存储器。
相变存储器(phase change memory)是利用硫族化合物在晶态和非晶态时的巨大导电性差异来存储数据的。相变硫族化合物在由无定形相转向结晶相时会表现出可逆的相变现象，在无定形相时，材料是高度无序的状态，不存在结晶体的网格结构。在此种状态下，材料具有高阻抗和高反射率。相反地，在结晶相时，材料具有规律的晶体结构，具有低阻抗和低反射率。相变存储器利用的就是两相间的阻抗差。由电流注入产生的剧烈的热量可以引发材料的相变。相变后的材料性质由注入的电流、电压及操作时间决定。图2a为一个典型的相变存储器单元的剖面图，如图2a所示，相变存储器单元200中，一层硫族化合物层202夹在顶端电极201与底端电极204之间，底端电极204延伸出的加热电阻203接触硫族化合物层202。电流注入加热电阻203与硫族化合物层202的连接点后产生的焦耳热引起相变，在晶体结构硫族化合物层202中产生了无定形相的区域202b，区域202a为结晶向的区域，由于反射率的差异，无定形相区域202b呈现如蘑菇菌盖的形状。与传统的Flash浮栅存储器相比，相变存储器具有更快的写入和擦除速度和更好的缩放比例。
阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。与当前大多数半导体存储器的存储原理相同，阻变存储器并不依靠电容式结构中所存储的电荷量来存储信息，而是依靠材料本身的电阻率的改变来存储信息。图2a为一个典型的阻变存储器单元的剖面图，如图2b所示，阻变存储器单元300中，在顶部电极301和底部电极303之间，设置有电阻转变存储层302。顶部电极301和底部电极303通常使用Pt和Ti等化学性质较稳定的金属材料，电阻转变存储层302通常为TiO2、ZrO、Cu2O和SrTiO3等二元或三元金属氧化物。电阻转变存储层302的电阻值在外加电压作用下可以具有两种不用的状态，即高阻态和低阻态，其可以分别用来表征“0”和“1”两种状态。在不同外加电压的作用下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息存储的功能。由于材料本身的电阻率与材料的尺度无关，因此理论上阻变存储器的存储性能并不会随着器件尺寸的缩小而退化。这就决定了阻变存储器潜在的集成能力远远高于当前主流的Flash浮栅存储器。另一方面，阻变存储器的器件结构简单，可以非常容易地实现与现有的CMOS生产工艺的集成。
但是相变存储器和阻变存储器都需要较大的擦写电流，因此需要特殊的阵列存取器件对其进行擦写。
发明内容
本发明的目的在于提出一种半导体存储器结构，该半导体存储器结构可以满足相变存储器或者阻变存储器需要较大的电流来进行擦写操作的特点。
为达到本发明的上述目的，本发明提出一种采用隧穿晶体管结构来对半导体存储器比如擦写操作和读操作进行控制的半导体存储器结构，该半导体存储器结构包括至少一个用于存储信息的存储单元和一个用于对半导体存储器进行控制的隧穿晶体管结构。所述的隧穿晶体管结构包括至少一个源极、一个漏极和一个栅极。所述的栅极覆盖器件的沟道，且所述沟道与所述晶体管所处的半导体衬底表面垂直。所述的沟道在一个方向上的宽度要比其在与所述方向的垂直方向上的宽度大。称前者为宽沟道，后者为窄沟道。所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON、Al2O3或者它们之中几种的混合物。所述的栅极的导电层环绕在垂直的沟道周围形成边墙结构。所述的边墙结构在所述宽沟道上是未填满断开的，并且，在所述窄沟道上是填满连续的。所述的用于存储信息的存储器单元由相变材料构成或者阻变材料构成。所述用于存储信息的存储器单元与所述隧穿晶体管的源极或者漏极相连，所述隧穿晶体管的栅极可以控制通过所述存储器单元的电流。
由于隧穿晶体管是栅控的二极管结构，当隧穿晶体管的p-n结正向偏置时该器件可以通过大电流，从而可以满足对阻变存储器和相变存储器进行写入的大电流要求。
进一步地，本发明还提供了一种上述半导体存储器结构的制造方法，该方法包括下列步骤：
提供一个半导体衬底；
在所述衬底上进行离子注入形成第一种掺杂类型的区域；
形成第一层绝缘薄膜；
对第一层绝缘薄膜和半导体衬底进行刻蚀，形成多个柱状的硅有源区；
依次淀积形成高K材料介质层、导电层和多晶硅层；
对多晶硅层进行各向异性刻蚀，形成围绕垂直的沟道的边墙结构和器件的字线；
进行离子注入形成第二种掺杂类型的区域；
对高K材料介质层、导电层和多晶硅层进行刻蚀，并刻蚀掉剩余的第一层绝缘薄膜；
淀积形成一层氧化物介质层，并对该氧化物介质层进行刻蚀形成通孔结构；
在通孔内淀积形成用于存储信息的材料薄膜；
淀积形成一层金属层，并对金属层进行刻蚀形成器件的位线。
所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的第一层绝缘薄膜为SiO2、Si3N4或者它们之间相混合的绝缘材料。所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。所述的用于存储信息的材料为相变材料材料或者阻变材料。所述的金属层为TiN、Ti、Ta、或者TaN。
进一步地，所述第一种掺杂类型为n型，所述的第二种掺杂类型为p型；或者所述第一种掺杂类型为p型，所述的第二种掺杂类型为n型。所述的第一种掺杂类型区域的一部分被所述的后续的多个柱状的硅有源区结构的形成工序刻蚀去。
再进一步地，所述多个柱状的硅有源区间的沟道在一个方向上的宽度要比其在与所述方向的垂直方向上的宽度大。在刻蚀多晶硅层形成所述的边墙结构和器件的字线时，只需在所述字线的终端做栅极的掩膜版，并且，所述的边墙结构在所述的宽沟道上是断开不连续的，而在所述的窄沟道上是填满连续的。
采用本发明提出的制造方法后，栅极、漏极和源极是自对准的，而且，所述隧穿晶体管的栅长可以由改变刻蚀的条件来控制。同时，在刻蚀多晶硅层形成器件的边墙结构和字线时，只需要在器件字线的终端做字线的栅极掩膜版即可。这种方法简化了半导体存储器器件的制造工序，并且使制程更加稳定。
附图说明
图1为当前技术一个半导体存储器器件的等效电路图。
图2a为一个典型的相变存储器单元的剖面图。
图2b为一个典型的阻变存储器单元的剖面图。
图3、图4a、图5a、图6a、图7a和图8a为本发明所提供的一个半导体存储器器件的实施工艺的截面图。
图4b为形成图4a所示结构时的俯视图。
图5b为图5a所示结构在图4b中所示12方向上的截面图。
图5c为形成图5a所示结构时的俯视图。
图5d为形成图5a所示结构时的掩膜版的形状。
图6b为形成图6a所示结构时的俯视图。
图7b为形成图7a所示结构时的俯视图。
图8b为形成图8a所示结构时的俯视图。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。
请参照图3，提供一个半导体衬底401，然后进行n型离子注入形成n型离子掺杂的区域402。
接下来，在提供的半导体衬底上依次淀积形成薄膜403和一层光阻层，然后对光阻层、薄膜403和半导体衬底进行刻蚀形成多个柱状的硅有源区结构，再去除光阻层，如图4a。薄膜403为为SiO2、Si3N4或者它们之间相混合的绝缘材料。
需要注意的是，在上述刻蚀过程中，之前形成的掺杂区域402也会部分被刻蚀掉，因此，隧穿晶体管的栅长可以由改变刻蚀的条件来控制。图4b为进行此次刻蚀时的俯视图，所示11表示为Y方向，所示12表示为X方向，X方向上的硅有源区间的宽度m比Y方向上的硅有源区间的跨度n要大，即m＞n。
接下来，依次淀积形成薄膜404、薄膜405和光阻层，薄膜404为器件的栅叠层结构，包含SiO2栅介质层、高k栅介质层和金属栅电极层，薄膜405为多晶硅，再对光阻层和薄膜405进行刻蚀，使薄膜405形成围绕沟道的边墙结构，然后去除剩余的光阻层形成如图5a所示的结构。因为X方向上的硅有源区间的沟道宽度m比Y方向上的硅有源区间的沟道宽度n要大，所以在淀积完多晶硅薄膜405后，X方向上的沟道是未被多晶硅填满的，而在Y方向上的沟道是被多晶硅填满的，因此在刻蚀后，多晶硅在X方向上是断开的，在Y方向上连续的，如图5b为图5a所示结构在Y方向上的截面图。
图5c为形成图5a所示结构时的俯视图，图5d为形成图5a所示结构时掩膜版的形状，所示501a和501b为栅极掩膜版的形状，由于X方向上的沟道宽度m大于Y方向上的沟道宽度n，因此在做掩膜版时，不需要做多晶硅刻蚀形成边墙结构的掩膜版，而只需在字线终端做形成字线的栅极掩膜版。
接下来，进行p型离子注入形成p型离子掺杂的区域406，然后对薄膜404进行刻蚀形成如图6a所示的结构，图6b为形成如图6a所示结构时的俯视图。
接下来，淀积形成一层薄膜407比如为SiO2层，然后将薄膜407刻蚀成通孔结构，如图7a，图7b为形成图7a所示结构时的俯视图。
再接下来，在上述通孔结构中淀积形成由相变材料构成或者由阻变材料构成的存储单元408。
最后，淀积形成薄膜409，然后对薄膜409进行刻蚀形成如图8a所示的结构，图8b为形成如图8a所示结构时的俯视图。，薄膜409为金属可以为TiN、Ti、Ta、或者TaN。
这样一个采用隧穿晶体管对相变存储器或者阻变存储器进行比如擦写操作和读操作的半导体存储器结构就形成了。
如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (19)

1.一种半导体存储器结构，其特征在于，该结构包括至少一个用于存储信息的半导体存储器单元和一个用于对半导体存储器进行控制的隧穿晶体管结构，所述的半导体存储器单元由相变材料构成或由者阻变材料构成；该存储器单元与所述隧穿晶体管的源极或者漏极相连，所述隧穿晶体管的栅极控制通过所述存储器单元的电流。
2.根据权利要求1所述的半导体存储器结构，其特征在于，所述的隧穿晶体管结构包括至少一个源极、一个漏极和一个栅极。
3.根据权利要求2所述的半导体存储器结构，其特征在于，所述的栅极覆盖器件的沟道，且所述沟道与所述晶体管所处的半导体衬底表面垂直。
4.根据权利要求3所述的半导体存储器结构，其特征在于，所述的沟道在一个方向上的宽度要比其在与所述方向的垂直方向上的宽度要宽，称前者为宽沟道，后者为窄沟道。
5.根据权利要求3所述的半导体存储器结构，其特征在于，所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。
6.根据权利要求5所述的半导体存储器结构，其特征在于，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。
7.根据权利要求5所述的半导体存储器结构，其特征在于，所述的绝缘层为SiO2、HfO2、HfSiO、HfSiON、SiON、Al2O3或者它们之中几种的混合物。
8.根据权利要求5所述的半导体存储器结构，其特征在于，所述的栅极的导电层环绕在垂直的沟道周围形成边墙结构。
9.根据权利要求8所述的半导体存储器结构，其特征在于，所述的边墙结构在所述的宽沟道上是断开不连续的，并且，在所述的窄沟道上是填满连续的。
10.一种半导体存储器结构的制造方法，其特征在于，该制造方法包括下列步骤：
提供一个半导体衬底；
在所述衬底上进行离子注入形成第一种掺杂类型的区域；
形成第一层绝缘薄膜；
对第一层绝缘薄膜和半导体衬底进行刻蚀，形成多个柱状的硅有源区；
依次淀积形成高K材料介质层、导电层和多晶硅层；
对多晶硅层进行各向异性刻蚀，形成围绕垂直的沟道的边墙结构和器件的字线；
进行离子注入形成第二种掺杂类型的区域；
对高K材料介质层、导电层和多晶硅层进行刻蚀，并刻蚀掉剩余的第一层绝缘薄膜；
淀积形成一层氧化物介质层，并对该氧化物介质层进行刻蚀形成通孔结构；
在通孔内淀积形成用于存储信息的材料薄膜；
淀积形成一层金属层，并对金属层进行刻蚀形成器件的位线。
11.根据权利要求10所述的制造方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。
12.根据权利要求10所述的制造方法，其特征在于，所述的第一种掺杂类型为n型，所述的第二种掺杂类型为p型；或者，所述的第一种掺杂类型为p型，所述的第二种掺杂类型为n型。
13.根据权利要求10所述的制造方法，其特征在于，所述的第一种掺杂类型区域的一部分被所述的后续的多个柱状的硅有源区结构的形成工序刻蚀去。
14.根据权利要求10所述的制造方法，其特征在于，所述的第一层绝缘薄膜为SiO2、Si3N4或者它们之间相混合的绝缘材料。
15.根据权利要求10所述的制造方法，其特征在于，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。
16.根据权利要求10所述的制造方法，其特征在于，所述的用于存储信息的材料为相变材料材料或者阻变材料。
17.根据权利要求10所述的制造方法，其特征在于，所述的金属层为TiN、Ti、Ta、或者TaN。
18.根据权利要求10所述的制造方法，其特征在于，所述多个柱状的硅有源区间的沟道在一个方向上的宽度要比其在与所述方向的垂直方向上的宽度大。
19.根据权利要求10所述的制造方法，其特征在于，在刻蚀多晶硅层形成所述的边墙结构和器件的字线时，在所述字线的终端做栅极的接触点，并且，所述的边墙结构在所述的宽沟道上是断开不连续的，而在所述的窄沟道上是填满连续的。
CN2010101055817A 2010-02-04 2010-02-04 一种半导体存储器结构及其制造方法 Expired - Fee Related CN101800236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101055817A CN101800236B (zh) 2010-02-04 2010-02-04 一种半导体存储器结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101055817A CN101800236B (zh) 2010-02-04 2010-02-04 一种半导体存储器结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101800236A true CN101800236A (zh) 2010-08-11
CN101800236B CN101800236B (zh) 2012-07-04

Family

ID=42595821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101055817A Expired - Fee Related CN101800236B (zh) 2010-02-04 2010-02-04 一种半导体存储器结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101800236B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403198A (zh) * 2010-09-15 2012-04-04 中国科学院微电子研究所 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251833A1 (en) * 2007-04-12 2008-10-16 Michael Specht Integrated circuits and methods of manufacture
CN101179095B (zh) * 2007-11-13 2012-09-05 北京大学 一种实现存储器功能的场效应晶体管及其制备方法
CN101777570A (zh) * 2009-12-30 2010-07-14 复旦大学 一种采用自对准工艺的半导体存储器结构及其制造方法
CN101777572A (zh) * 2010-01-21 2010-07-14 复旦大学 一种半导体存储器结构及其控制方法
CN101807596A (zh) * 2010-01-21 2010-08-18 复旦大学 一种自对准半导体存储器结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403198A (zh) * 2010-09-15 2012-04-04 中国科学院微电子研究所 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法

Also Published As

Publication number Publication date
CN101800236B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI654742B (zh) 記憶胞及形成電容器之方法
US9673257B1 (en) Vertical thin film transistors with surround gates
US9336858B2 (en) Semiconductor memory device and driving method thereof
CN102185105A (zh) 一种半导体存储器结构及其制造方法
US9530824B2 (en) Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor
JP4981302B2 (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
US7872249B2 (en) Nonvolatile memory device and methods of operating and fabricating the same
KR101889285B1 (ko) 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
EP1657753A2 (en) Nonvolatile memory device including one resistor and one diode
US10115820B2 (en) Vertical transistors with sidewall gate air gaps and methods therefor
CN101777572A (zh) 一种半导体存储器结构及其控制方法
CN101777570A (zh) 一种采用自对准工艺的半导体存储器结构及其制造方法
US10541273B2 (en) Vertical thin film transistors with isolation
CN101807596A (zh) 一种自对准半导体存储器结构及其制造方法
US20140003122A1 (en) Semiconductor memory structure and control method thereof
CN101800236B (zh) 一种半导体存储器结构及其制造方法
CN102185108A (zh) 一种半导体存储器结构及其控制方法
US9754999B1 (en) Vertical thin film transistors with surround gates
US20170365605A1 (en) Non-volatile schottky barrier field effect transistor
US20180286920A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
US11711987B2 (en) Memory electrodes and formation thereof
Tran Challenges of DRAM and flash scaling-potentials in advanced emerging memory devices
CN117202666A (zh) 存储器件以及包括该存储器件的电子装置
KR101185102B1 (ko) 가변저항소자를 이용한 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20180204

CF01 Termination of patent right due to non-payment of annual fee