TWI654742B - 記憶胞及形成電容器之方法 - Google Patents

記憶胞及形成電容器之方法

Info

Publication number
TWI654742B
TWI654742B TW107100863A TW107100863A TWI654742B TW I654742 B TWI654742 B TW I654742B TW 107100863 A TW107100863 A TW 107100863A TW 107100863 A TW107100863 A TW 107100863A TW I654742 B TWI654742 B TW I654742B
Authority
TW
Taiwan
Prior art keywords
conductive
capacitor electrode
current leakage
capacitor
leakage path
Prior art date
Application number
TW107100863A
Other languages
English (en)
Other versions
TW201842651A (zh
Inventor
姆拉里克斯納 巴拉里斯納
貝絲 R 庫克
杜拉 西沙 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201842651A publication Critical patent/TW201842651A/zh
Application granted granted Critical
Publication of TWI654742B publication Critical patent/TWI654742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示一種記憶胞，其包括具有一第一導電電容器電極之一電容器，該第一導電電容器電極具有個別擁有一頂表面之橫向間隔壁。一第二導電電容器電極係橫向介於該第一電容器電極之該等壁之間，且包括該第一電容器電極上方之一部分。鐵電材料係橫向介於該第一電容器電極之該等壁之間且橫向介於該第二電容器電極與該第一電容器電極之間。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑。一平行電流洩漏路徑係介於該第二電容器電極在該第一電容器電極上方之該部分之一立面內表面與該第一電容器電極之該等橫向間隔壁之該等個別頂表面之至少一者之間。該平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。揭示包含方法之其他態樣。

Description

記憶胞及形成電容器之方法
本文中所揭示之實施例係關於記憶胞及形成電容器之方法。
記憶體係一種類型之積體電路且用於電腦系統中以儲存資料。記憶體可製造成一或多個個別記憶胞陣列。可使用數位線(其等亦可被稱為位元線、資料線、感測線、選擇線或資料/感測線)及存取線(其等亦可被稱為字線)寫入至記憶胞或自記憶胞讀取。該等數位線可使記憶胞沿著陣列之行導電互連，且該等存取線可使記憶胞沿著陣列之列導電互連。可透過一數位線及一存取線之組合唯一地定址各記憶胞。 記憶胞可為揮發性或非揮發性的。非揮發性記憶胞可在延長時間段內(包含關閉電腦時)儲存資料。揮發性記憶體耗散且因此在許多例項中需要每秒多次再新/重寫。不管如何，記憶胞經組態以在至少兩種不同可選擇狀態中留存或儲存記憶體。在二進制系統中，該等狀態被視為「0」或「1」。在其他系統中，至少一些個別記憶胞可經組態以儲存兩個以上位階或狀態資訊。 電容器係可用於一記憶胞中之一種類型之電子組件。電容器具有藉由電絕緣材料分離之兩個電導體。作為電場之能量可靜電儲存於此材料內。一種類型之電容器係具有鐵電材料作為絕緣材料之至少部分之一鐵電電容器。鐵電材料之特徵在於具有兩個穩定極化狀態。鐵電材料之極化狀態可藉由施加合適程式化電壓來改變，且在移除該程式化電壓之後保持(至少達一段時間)。各極化狀態具有彼此不同之一電荷儲存電容，且其理想上可用於寫入(即，儲存)及讀取一記憶體狀態而不使極化狀態反轉直至需要使極化狀態反轉。不太令人滿意的是，在具有鐵電電容器之一些記憶體中，讀取記憶體狀態之動作可使極化反轉。因此，在判定極化狀態之後，進行記憶胞之一重寫以在其判定不久之後將記憶胞置於預讀取狀態中。不管如何，併入有一鐵電電容器之一記憶胞理想上歸因於形成該電容器之一部分之鐵電材料之雙穩態特性而為非揮發性的。 一種類型之記憶胞具有與一鐵電電容器串聯電耦合之一選擇裝置。即使在該選擇裝置閒置時(即，在非作用中或「關閉」時)，電流亦通常通過該選擇裝置洩漏至鄰近基板材料。此導致該鐵電電容器之鄰近電極處之電壓降，因此產生兩個電容器電極之間的一電壓差。此導致在記憶胞閒置時跨鐵電材料施加一電場。即使小，此一電場仍可開始翻轉鐵電材料中之個別偶極且一直至翻轉所有偶極，因此擦除記憶胞之一經程式化狀態。此可在很短時間內發生，藉此破壞或防止記憶胞中之非揮發性。
參考一示意性圖1展示及最初描述根據本發明之一實施例之一記憶胞9。具有記憶胞9之積體電路(未展示)將有可能具有相對於一記憶體陣列或子陣列製造之數千個或數百萬個此類記憶胞，且並非係本文中之揭示內容之特別材料。此等陣列或子陣列將有可能具有複數個存取線及數位線，該複數個存取線及數位線在其等之間之交叉處具有個別記憶胞9。個別記憶胞可被視為包括一個別存取線及一交叉個別數位線之部分。 記憶胞9包括一選擇裝置12及(例如)藉由如所展示之一導電(即，電)路徑16與選擇裝置12串聯(即，電路)電耦合之一電容器14。所描繪圖式中之電容器14可被視為包括在其等之間具有鐵電材料19的兩個導電電容器電極18及20。實體上，路徑16可僅為由電容器14及選擇裝置12共用之一單個電極。電容器14包括自電容器電極18或20之一者通過鐵電材料19至另一者之一本質電流(即，電)洩漏路徑。圖1中為清楚起見將此本質路徑圖解展示為圍繞鐵電材料19之一路徑22中之一虛線。然而實際上，路徑22將本質/固有地通過鐵電材料19至電容器電極18及20之各者且介於電容器電極18及20之各者之間。本質路徑22將具有某一相對高之整體/總電阻(即，電)，當裝置14在操作中用作一電容器時，該電阻被示意性地指示為一電阻器24。電阻器24之總電阻將取決於鐵電材料19之組合物、鐵電材料19之厚度及鐵電材料19內之偶極定向。電阻器24固有地可為一非線性/可變電阻器，藉此其電阻係電壓相依的。 記憶胞9包括自一電容器電極18或20至另一電容器電極之一平行(即，電路平行)電流洩漏路徑26。在一項實施例中，平行路徑26具有0.4 eV至5.0 eV之一主導帶隙，且在一項實施例中該主導帶隙小於鐵電材料19之主導帶隙。若平行路徑26在長度上足夠短於路徑22，則此主導帶隙可大於鐵電材料19之主導帶隙。不管如何，在一項實施例中，平行路徑26具有低於本質路徑22之總電阻之某一總電阻(例如，被展示為一電阻器28)。僅藉由實例，通過本質洩漏路徑22之總電阻可為1 x 1011 歐姆至1 x 1018 歐姆且通過平行洩漏路徑26之總電阻可為1 x 107 歐姆至1 x 1017 歐姆。在一項實施例中，平行電流洩漏路徑經組態使得在記憶胞閒置時通過其之電流不大於一毫微安培。 選擇裝置12可為包含多個裝置之任何現有或待開發之選擇裝置。實例包含二極體、場效電晶體及雙極電晶體。在操作中，選擇裝置12將在記憶胞閒置時(即，當與記憶胞9相關聯之積體電路在操作上「開啟」，但未發生記憶胞9之「讀取」或「寫入」操作時)展現電流洩漏。存在一選擇裝置電流洩漏路徑30，且將其示意性地展示為圍繞選擇裝置12之一虛線，儘管此路徑將本質/固有地通過選擇裝置12或至下伏基板(例如，保持於接地或其他電位)。洩漏路徑30經展示為具有某一總電阻32。在一項實施例中，平行路徑26經組態使得在記憶胞9閒置時通過其之電流大於或等於在記憶胞9閒置時通過路徑30之電流洩漏。此將取決於選擇裝置12、電容器14、平行路徑26之構造及材料且取決於正常操作中之記憶胞9內之各點處之電壓。理想上且不管如何，此使得在閒置時電極18及電極20處之電壓彼此相等或至少非常接近(例如，在50毫伏內)，藉此在記憶胞9閒置時在鐵電材料19內未產生電場或產生可忽略電場。例如且此外，理想上在閒置時跨電容器之任何電壓差係使得鐵電材料19中之任何電場係低於鐵電材料19之本質矯頑電場之至少20倍。此可排除鐵電材料19內之非預期偶極方向變化。替代性地作為實例，此可至少降低鐵電材料19內之非預期偶極方向變化之風險或增加在鐵電材料19內之非預期偶極方向變化之前的時間。 在一項實施例中，平行路徑26中之電阻器28係介於電容器電極18與電容器電極20之間的一非線性電阻器，其在較高電壓下(例如，在1伏特至5伏特之間)比在較低電壓下(例如，小於250毫伏)展現整體更高電阻。理想上，此一非線性電阻器經形成以在較高電壓「讀取」及「寫入」操作期間(相較於在較低電壓下閒置時)提供平行路徑26中之較大量值之電流洩漏減少。 一存取線及一數位線(皆未展示)將有可能與記憶胞9相關聯。例如，選擇裝置12可為一簡單雙端二極體或其他雙端裝置。接著可使用一交叉點狀陣列構造，藉此作為第一電容器電極18之部分之一導電路徑11與一存取線或數位線(未展示)連接或係該存取線或數位線之部分，且作為選擇裝置12之部分之一導電路徑13與一存取線或數位線(未展示)之另一者連接或係該另一者之部分。作為一替代實例，選擇裝置12可為一場效電晶體。接著，作為一實例，導電路徑11可為為一記憶體陣列或子陣列內之多個電容器14 (未展示)所共有之一電容器胞電極18之部分，組件16可為該電晶體之一個源極/汲極區域，且組件13可為另一源極/汲極區域。該電晶體之閘極(未展示)可為一存取線(未展示)之一部分，且源極/汲極組件13可與一感測線(未展示)連接或可為該感測器之部分。當然可替代使用其他架構及構造。 圖2至圖5示意性展示根據本發明之一項實施例之包括電容器14及平行電流洩漏路徑26之一記憶胞9之一部分的一例示性實體構造。視情況已使用來自上述實施例之相同元件符號，其中一些差異使用不同元件符號指示。圖2至圖5描繪包括一基底基板50之一片段或構造10之一部分，其可包含導電性/導體/導電 (即，本文中在電方面)、半導電或絕緣性/絕緣體/絕緣 (即，本文中在電方面)材料之任一或多者。展示基底基板50上方之各種材料。材料可在所描繪之圖2至圖5材料旁邊、立面內部或立面外部。例如，積體電路之其他部分或完全製造組件可設置於基板50上方、周圍或內之某處(例如，展示包含電容器14之記憶胞9)，且並非特別與本文中所揭示之本發明密切相關。選擇裝置12可電耦合至電容器電極18或20之任一者，此處示意性展示為透過一導體56連接至電極18。不管如何，除非另有指示，否則本文中所描述之材料、區域及結構之任一者可為均質或非均質的，且不管如何可連續或不連續地上覆於任何材料上方。此外，除非另有說明，否則各材料可使用任何合適現有或待開發技術來形成，舉例而言，原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入。 包括絕緣材料之材料(insulative-comprising material)52經展示為位於基底基板50上方。僅藉由實例，此包括絕緣材料之材料52經展示為包括基底基板50上方之材料53、材料53上方之材料54及材料54上方之材料55。在此文件中，除非另有指示，否則「立面」、「較高」、「上」、「下」、「頂部」、「在頂部上」、「底部」、「上方」、「下方」、「下面」、「下面」、「向上」及「向下」大體上係參考垂直方向。此外，如本文中所使用之「垂直」及「水平」係獨立於基板在三維空間中之定向而相對於彼此垂直或在10度內垂直之方向。「水平」係指沿著一主要基板表面之一大致方向(即，在10度內)且可在製造期間相對於該主要基板表面處理基板。又，此文件中之「立面延伸」涵蓋自垂直至距垂直不超過45°之一範圍。例示性材料53係二氧化矽上方之氮化矽。例示性材料54係經摻雜二氧化矽，且例示性材料55係氮化矽。材料53、54及55之例示性厚度分別為250埃至500埃、0.4微米至1.0微米及250埃至500埃。 在此文件中，將「厚度」本身(非前面之方向形容詞)定義為自不同組合物之一緊鄰材料或一緊鄰區域之一最接近表面垂直地通過一給定材料或區域之平均直線距離。此外，本文中所描述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則除非另有指示，否則厚度係指平均厚度，且此材料或區域將歸因於厚度可變而具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組合物」僅需要可直接彼此抵靠之兩種所陳述材料或區域之該等部分在化學上及/或物理上不同(例如，若此等材料或區域並非均質)。若兩種所陳述材料或區域未直接彼此抵靠，則「不同組合物」僅需要最靠近彼此之兩種所陳述材料或區域之該等部分在化學上及/或物理上不同(若此等材料或區域並非均質)。在此文件中，當所陳述材料、區域或結構相對於彼此存在至少某一實體觸摸接觸時，一材料、區域或結構係「直接抵靠」另一材料、區域或結構。相比而言，前面未加「直接」之「上方」、「上」、「鄰近」、「沿著」及「抵靠」涵蓋「直接抵靠」以及其中(若干)中介材料、區域或結構導致所陳述材料、區域或結構相對於彼此之非實體觸摸接觸的構造。 例示性構造10包括下導體56，例如，下導體56可為延伸進出圖2所處之頁面之平面之一導電線(例如，一存取線或一數位線)，或可電耦合(在一項實施例中，直接電耦合)至一選擇裝置12或可為該選擇裝置12之部分。在此文件中，若在正常操作中電流能夠自一區域/材料/組件連續流動至另一區域/材料/組件且在充分產生亞原子正及/或負電荷時主要藉由該等電荷之移動而如此流動，則區域/材料/組件相對於彼此「電耦合」。另一電子組件可介於該等區域/材料/組件之間且電耦合至該等區域/材料/組件。相比而言，當區域/材料/組件被稱為「直接電耦合」時，在該等直接電耦合之區域/材料/組件之間不存在中介電子組件(例如，無二極體、電晶體、電阻器、換能器、切換器、熔絲等)。用於導體56且用於本文中之任何導電材料之例示性導電材料包含元素金屬、兩種或兩種以上元素金屬之一混合物或合金、導電金屬化合物及導電摻雜之半導電材料之一或多者，其中TiN為導體56之一特定實例。 電容器14包括一第一導電電容器電極18，在一項實施例中，該第一導電電容器電極18具有個別擁有一頂表面60之橫向間隔壁58、59。在一項實施例中，第一電容器電極18具有橫向延伸至橫向間隔壁58、59且橫向延伸於橫向間隔壁58、59之間的一底部62。替代性地且僅藉由實例，第一電容器電極18可包括一向上及向下敞開(未展示)導電材料圓柱體(例如，很少或無頂部62延伸於壁58、59之間)。電容器14包含在所描繪之實施例中橫向介於第一電容器電極18之壁58、59之間的一第二導電電容器電極20。第二電容器電極20經展示為包括導電材料64 (例如，TiN)、導電材料66 (例如，W)及導電材料68 (例如，TiN)。為繼續論述，第二電容器電極20可被視為包括第一電容器電極18上方之一部分70。部分70包括第一電容器電極18上方之一立面內表面71，且在一項實施例中，立面內表面71係第一電容器電極18上方之部分70之一立面最內表面。構造/材料18、64、66、68及70之例示性厚度係30埃至50埃、30埃至50埃、200埃至400埃、300埃至500埃及500埃至900埃。 鐵電材料19係橫向介於第一電容器電極18之壁58、59之間且橫向介於第二電容器電極20與第一電容器電極18之間。例示性鐵電材料包含具有過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鋯鈦酸鉛及鈦酸鍶鋇之一或多者之鐵電體且其中可具有摻雜物(其包括矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素之一或多者)。鐵電材料19之一例示性厚度係15埃至200埃。如上文參考圖1所聲明，圖2至圖5中之電容器14包括自第一電容器電極及第二電容器電極之一者通過鐵電材料至另一者之一本質電流洩漏路徑22。 平行路徑26經展示為藉由一材料34包圍或在一材料34內。平行路徑26經展示為延伸於a)第二電容器電極20在第一電容器電極18上方之部分70之立面內表面71與b)第一電容器電極18之橫向間隔壁58、59之個別頂表面60 (在一項實施例中且如所展示，兩個頂表面60)之至少一者之間。如所展示，平行電流洩漏路徑26係電路平行於本質電流洩漏路徑22，且具有低於該本質電流洩漏路徑之總電阻。例示性材料34包含非晶矽、多晶矽、鍺、硫族化物(例如，金屬二硫族化物)、富矽氮化矽、富矽氧化矽及適當摻雜有導電性增加摻雜物之本質介電材料(例如，摻雜有Ti、Ta、Nb、Mo、Sr、Y、Cr、Hf、Zr、W及鑭系離子之一或多者之SiO2 及/或Si3 N4 )之一或多者。材料34及藉此平行路徑26可主要(即，超過50原子%)包括此(等)材料。此等材料之任一者可經摻雜或未摻雜以提供在記憶體胞9閒置時流動通過其之電流洩漏之所要總電阻。 在一項實施例中，材料34係均質的，藉此電容器電極18與電容器電極20之間的平行路徑26係均質的。在一項實施例中，材料34係非均質的，藉此電容器電極18與電容器電極20之間的平行路徑26係非均質的。在其中材料34及藉此平行路徑26係非均質之一項實施例中，平行路徑26可歸因於其中具有不同帶隙之不同組合物材料而具有多個帶隙。又，可能取決於平行路徑26內之個別不同材料之各自體積，平行路徑26可具有0.4 eV至5.0 eV之一主導(意謂主控)帶隙。因此且不管如何，「主導」被使用且應用於本文，不論特定路徑/材料之均質性如何。在一項實施例中，鐵電材料19之主導帶隙可低於平行路徑26之主導帶隙。在一項實施例中，使平行路徑26之最小長度比鐵電材料19之最小厚度長。作為一實例，當鐵電材料及平行路徑之主導帶隙大致相同時，可在平行路徑中之狀態密度等於或大於鐵電材料中之狀態密度時使用此一長度關係。作為另一實例，當鐵電材料之主導帶隙小於平行路徑之主導帶隙時，可在平行路徑中之狀態密度等於或大於鐵電材料中之狀態密度時使用此一長度關係。 在一項實施例中且如圖2至圖5中所展示，材料34及藉此平行路徑26係直接抵靠鐵電材料19。圖6描繪一替代實施例記憶胞9a，其中平行路徑26並不直接抵靠鐵電材料19。視情況已使用來自上述實施例之相同元件符號，其中一些構造差異用後綴「a」或用不同元件符號指示。電容器14a經展示為包括間隔於材料34與材料19之間的某一材料35 (例如，介電材料，諸如二氧化矽及/或氮化矽)，藉此平行路徑26並未直接抵靠鐵電材料19。可使用如本文中所描述及/或展示之(若干)任何其他屬性或態樣。 在一項實施例中，記憶胞9包括示意性展示為透過圖2中之導體56與第一電容器電極18電耦合(在一項實施例中直接電耦合)之一選擇裝置，例如，選擇裝置12。在一項此實施例中，在操作中，當記憶胞閒置時，該選擇裝置展現電流洩漏，其中平行路徑經組態使得在記憶胞閒置時通過其之電流大於或等於在記憶胞閒置時該選擇裝置之該電流洩漏。 在一項實施例中，一記憶胞包括一電容器，該電容器包括一第一導電電容器電極(例如，18，且無關於是否具有橫向間隔壁)。該電容器包括包含第一電容器電極18上方之一部分(例如，70)之一第二導電電容器電極(例如，20)。鐵電材料(例如，19)係介於第二電容器電極20與第一電容器電極18之間。電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑(例如，22)。一平行電流洩漏路徑(例如，26)係介於第二電容器電極與第一電容器電極之間。該平行電流洩漏路徑係電路平行於該本質路徑，具有低於該本質電流洩漏路徑之總電阻，且包括一環形物90 (圖4至圖6)。在一項實施例中，第一電容器電極18包括一環形物91 (圖3、圖5、圖6)。在一項此實施例中，第一電容器電極之環形物係直接抵靠平行電流洩漏路徑之材料(例如，34) (其呈該平行電流洩漏路徑之環形物之形狀)。在一項此實施例中，第一電容器電極18之環形物91之一縱向端92與平行電流洩漏路徑之材料之環形物90之一縱向端93係直接彼此抵靠 (圖5及圖6)。在一項實施例中，鐵電材料包括橫向位於第一電極內部之一環形物94 (圖3至圖6)。可使用如本文中所描述及/或展示之(若干)任何其他屬性或態樣。 在一項實施例中，一記憶胞包括一電容器，該電容器包括一第一導電電容器電極(例如，18，且無關於是否具有橫向間隔壁)。該電容器包括一第二導電電容器電極(例如，20，且無關於是否包括該第一電容器電極上方之一部分)。鐵電材料(例如，19)係介於該第二電容器電極與該第一電容器電極之間。電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑(例如，22)。一電路平行電流洩漏路徑(例如，26)係介於第二電容器電極與第一電容器電極之間。該電路平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。該電路平行電流洩漏路徑係實體平行於鐵電材料且自該電流洩漏路徑之材料(例如，34)之一底表面93至一頂表面95 (圖5及圖6)與鐵電材料並排。在一項實施例中，電路平行電流洩漏路徑係直接抵靠鐵電材料。在一項此實施例中，電路平行電流洩漏路徑自該電流洩漏路徑之該底表面至該頂表面直接抵靠鐵電材料。可使用如本文中所描述及/或展示之(若干)任何其他屬性或態樣。 本發明之實施例涵蓋獨立於製造方法形成上文識別之一電容器以及記憶胞之方法。參考圖7至圖16描述此等例示性實施例。來自上述實施例之相同元件符號已用於導致如(例如)圖2至圖5中所展示之一經完成構造之前導材料/構造。 參考圖7，已在包括絕緣材料之材料52中形成一電容器開口15。電容器開口15之水平橫截面可具有任一或多個形狀，例如，圓形、橢圓形、四邊形(例如，正方形或矩形)、六邊形、筆直及彎曲邊之一組合等。電容器開口15經展示為具有筆直垂直側壁，但此可為非垂直及/或非筆直的。電容器開口15之一例示性最大敞開尺寸係300埃至600埃。可能將形成若干電容器開口15以用於同時形成若干電容器。用於形成電容器開口15之一例示性技術包含具有或不具有間距倍增之光微影圖案化及蝕刻。 參考圖8，已在電容器開口15中形成一導電襯裡18以包括形成於電容器開口15中之一電容器之一第一導電電容器電極。在一項實施例中且如所展示，導電襯裡18之材料自電容器開口15向外延伸在包括絕緣材料之材料52之一最上表面17上方。 參考圖9，且在一項實施例中，已用光阻劑80堵塞其中具有導電襯裡18之電容器開口15。 參考圖10，已將光阻劑80及自電容器開口15向外延伸在最上表面17上方之導電襯裡18之材料移除回至少至最上表面17。 參考圖11，已使導電襯裡18相對於包括絕緣材料之材料52之最上表面17立面凹入於電容器開口15中，藉此(例如)完成例示性第一電容器電極18之製造。在一項實施例中，第一電容器電極18具有橫向相對壁58及59，且在一項實施例中具有橫向延伸至橫向間隔壁58及59且橫向延伸於橫向間隔壁58與59之間的一底部62。此等移除動作可藉由相對於材料55選擇性蝕刻襯裡/第一電容器電極18之材料的任何合適各向同性及/或各向異性蝕刻化學來進行。在此文件中，一選擇性蝕刻或移除係其中依至少2.0:1之一比率相對於一材料移除另一所陳述材料之一蝕刻或移除。光阻劑80經展示為在此移除/凹入期間保留於電容器開口15內，其中材料80亦如所展示被移除。圖12展示所有剩餘光阻劑80 (未展示)自電容器開口15之後續移除。此僅提供在電容器開口15內形成導電襯裡18以在其中具有一最上表面60之一例示性實施例，該最上表面60低於橫向緊鄰電容器開口15之包括絕緣材料之材料52之一最上表面17。可使用替代之現有或待開發技術。 參考圖13，已在電容器開口15內之經凹入導電襯裡18之頂部上形成一電流洩漏襯裡34。在一項實施例中且如所展示，電流洩漏襯裡34之材料自電容器開口15向外延伸在包括絕緣材料之材料52之最上表面17上方。在一項實施例中且如所展示，已形成直接抵靠導電襯裡18之電流洩漏襯裡34。在一項實施例中，形成電流洩漏襯裡34可藉由在電容器開口15之一最上部分中而非在電容器開口15之一最下部分中形成電流洩漏襯裡34之材料的PVD (物理氣相沈積)來進行。電流洩漏襯裡34之材料可朝向電容器開口15之一徑向中心橫向凸出(未展示) (有時通常被稱為一「麵包形」效應)且為簡潔起見在圖式中未展示。 參考圖14，已在電容器開口15中之導電襯裡18及電流洩漏襯裡34旁邊形成鐵電材料19，且鐵電材料19將包括經形成之電容器之電容器絕緣體材料。在一項實施例中且如所展示，鐵電材料19自電容器開口15向外延伸在電容器開口15橫向外部之電流洩漏襯裡34之材料之一最上表面82上方。在一項實施例中且如所展示，鐵電材料19經形成直接抵靠電容器開口15中之電流洩漏襯裡34。已在電容器開口15中形成導電材料64以包括經形成之電容器14之一第二電極。在一項實施例中且如所展示，導電材料64自電容器開口15向外延伸在自電容器開口15向外延伸之鐵電材料19之一最上表面84上方。 參考圖15，已將電容器開口15橫向外部之電流洩漏襯裡34之材料、鐵電材料19及導電材料64移除回至少至包括絕緣材料之材料52之立面最外表面17。 參考圖16，導電材料66及68經展示為隨後經沈積及圖案化以產生圖16構造(與圖2中所描繪之構造相同，但用於選擇裝置)。電容器14包括自第一電容器電極及第二電容器電極之一者通過鐵電材料至另一者之一本質電流洩漏路徑(例如，22)。電流洩漏襯裡形成一平行電流洩漏路徑26 (圖2、圖3、圖5及圖6)，其係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻，如上文所描述。方法之任何態樣可涵蓋上文參考一記憶胞構造所描述之特徵之任一者。總結 在一些實施例中，一記憶胞包括具有一第一導電電容器電極之一電容器，該第一導電電容器電極具有個別擁有一頂表面之橫向間隔壁。一第二導電電容器電極係橫向介於該第一電容器電極之該等壁之間，且包括該第一電容器電極上方之一部分。鐵電材料係橫向介於該第一電容器電極之該等壁之間且橫向介於該第二電容器電極與該第一電容器電極之間。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑。一平行電流洩漏路徑係介於該第二電容器電極在該第一電容器電極上方之該部分之一立面內表面與該第一電容器電極之該等橫向間隔壁之個別頂表面之至少一者之間。該平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。 在一些實施例中，一記憶胞包括包含一第一導電電容器電極及一第二導電電容器電極之一電容器，該第二導電電容器電極包括該第一電容器電極上方之一部分。鐵電材料係介於該第二電容器電極與該第一電容器電極之間。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑。一平行電流洩漏路徑係介於該第二電容器電極與該第一電容器電極之間。該平行電流洩漏路徑係電路平行於該本質路徑，具有低於該本質電流洩漏路徑之總電阻，且包括一環形物。 在一些實施例中，一記憶胞包括具有一第一導電電容器電極及一第二導電電容器電極之一電容器。鐵電材料係介於該第二電容器電極與該第一電容器電極之間。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑。一電路平行電流洩漏路徑係介於該第二電容器電極與該第一電容器電極之間。該電路平行電流洩漏路徑係電路平行於該本質電流洩漏路徑，且具有低於該本質電流洩漏路徑之總電阻。該電路平行電流洩漏路徑係實體平行於鐵電材料且自該電流洩漏路徑之材料之一底表面至一頂表面與該鐵電材料並排。 在一些實施例中，形成一電容器之一方法包括在包括絕緣材料之材料中之一電容器開口中形成一導電襯裡以包括形成於該電容器開口中之一電容器之一第一電容器電極。該導電襯裡具有在該電容器開口內之一最上表面，該最上表面低於橫向緊鄰該電容器開口之該包括絕緣材料之材料之一最上表面。在該電容器開口內之該導電襯裡之頂部上形成一電流洩漏襯裡。在該電容器開口中之該導電襯裡及該電流洩漏襯裡旁邊形成鐵電材料。該鐵電材料包括該電容器之電容器絕緣體材料。在該電容器開口中形成導電材料以包括該電容器之一第二電容器電極。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑。該電流洩漏襯裡形成一平行電流洩漏路徑，該平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。 在一些實施例中，形成一電容器之一方法包括在包括絕緣材料之材料中之一電容器開口中形成一導電襯裡以包括形成於該電容器開口中之一電容器之一第一電容器電極。該導電襯裡之材料自該電容器開口向外延伸且在該包括絕緣材料之材料之一最上表面上方。用光阻劑堵塞其中具有該導電襯裡之該電容器開口。將光阻劑及自該電容器開口向外延伸在該包括絕緣材料之材料之一最上表面上方之該導電襯裡之該材料移除回至少至該包括絕緣材料之材料之該最上表面。使該電容器開口中之該導電襯裡相對於該包括絕緣材料之材料之該最上表面立面凹入。自該電容器開口移除所有剩餘光阻劑。在移除該光阻劑之後，在該電容器開口內之該經凹入導電襯裡之頂部上形成一電流洩漏襯裡。該電流洩漏襯裡之材料自該電容器開口向外延伸且在該包括絕緣材料之材料之該最上表面上方。在該電容器開口中之該導電襯裡及該電流洩漏襯裡旁邊形成鐵電材料。該鐵電材料自該電容器開口向外延伸且在該電容器開口橫向外部之該電流洩漏襯裡之該材料之一最上表面上方。該鐵電材料包括該電容器之電容器絕緣體材料。在該電容器開口中形成導電材料且該導電材料自該電容器開口橫向向外延伸在該電容器開口橫向外部之該鐵電材料之一最上表面上方。該導電材料包括該電容器之一第二電容器電極。將該電容器開口橫向外部之該電流洩漏襯裡之該材料、該鐵電材料及該導電材料移除回至少至該包括絕緣材料之材料之立面最外表面。該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑。該電流洩漏襯裡形成一平行電流洩漏路徑，該平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。
9‧‧‧記憶胞
9a‧‧‧記憶胞
10‧‧‧構造
11‧‧‧導電路徑
12‧‧‧選擇裝置
13‧‧‧導電路徑/組件/源極/汲極組件
14‧‧‧電容器/裝置
14a‧‧‧電容器
15‧‧‧電容器開口
16‧‧‧導電路徑/路徑/組件
17‧‧‧最上表面/立面最外表面
18‧‧‧導電電容器電極/電容器電極/電極/第一電容器電極/電容器胞電極/第一導電電容器電極/導電襯裡/襯裡
19‧‧‧鐵電材料/材料
20‧‧‧導電電容器電極/電容器電極/電極/第二導電電容器電極/第二電容器電極
22‧‧‧路徑/本質路徑/本質洩漏路徑/本質電流洩漏路徑
24‧‧‧電阻器
26‧‧‧平行電流洩漏路徑
28‧‧‧電阻器
30‧‧‧選擇裝置電流洩漏路徑/洩漏路徑/路徑
32‧‧‧總電阻
34‧‧‧材料/電流洩漏襯裡
35‧‧‧材料
50‧‧‧基底基板/基板
52‧‧‧包括絕緣材料之材料
53‧‧‧材料
54‧‧‧材料
55‧‧‧材料
56‧‧‧導體
58‧‧‧橫向間隔壁/壁/橫向相對壁
59‧‧‧橫向間隔壁/壁/橫向相對壁
60‧‧‧頂表面/最上表面
62‧‧‧底部
64‧‧‧導電材料/材料
66‧‧‧導電材料/材料
68‧‧‧導電材料/材料
70‧‧‧部分
71‧‧‧立面內表面
80‧‧‧光阻劑/材料
82‧‧‧最上表面
84‧‧‧最上表面
90‧‧‧環形物
91‧‧‧環形物
92‧‧‧縱向端
93‧‧‧縱向端/底表面
94‧‧‧環形物
95‧‧‧頂表面
圖1係根據本發明之一實施例之一記憶胞之一示意性圖解視圖。 圖2係根據本發明之一實施例之一記憶胞之一圖解截面視圖。 圖3係透過圖2中之線3-3截取之一放大橫截面視圖。 圖4係透過圖2中之線4-4截取之一放大橫截面視圖。 圖5係在圖2中之方框5內截取之一放大橫截面視圖。 圖6係根據本發明之一實施例之一記憶胞之一圖解橫截面視圖。 圖7係根據本發明之一實施例之程序中之一基板構造的一圖解橫截面視圖。 圖8係繼藉由圖7所展示之步驟之後之一處理步驟處之圖7構造的一視圖。 圖9係繼藉由圖8所展示之步驟之後之一處理步驟處之圖8構造的一視圖。 圖10係繼藉由圖9所展示之步驟之後之一處理步驟處之圖9構造的一視圖。 圖11係繼藉由圖10所展示之步驟之後之一處理步驟處之圖10構造的一視圖。 圖12係繼藉由圖11所展示之步驟之後之一處理步驟處之圖11構造的一視圖。 圖13係繼藉由圖12所展示之步驟之後之一處理步驟處之圖12構造的一視圖。 圖14係繼藉由圖13所展示之步驟之後之一處理步驟處之圖13構造的一視圖。 圖15係繼藉由圖14所展示之步驟之後之一處理步驟處之圖14構造的一視圖。 圖16係繼藉由圖15所展示之步驟之後之一處理步驟處之圖15構造的一視圖。

Claims (42)

  1. 一種記憶胞，其包括：一電容器，其包括：一第一導電電容器電極，其具有個別擁有一頂表面之橫向間隔壁；一第二導電電容器電極，其橫向介於該第一導電電容器電極之該等壁之間，該第二導電電容器電極包括該第一導電電容器電極上方之一部分；及鐵電材料，其橫向介於該第一導電電容器電極之該等壁之間且橫向介於該第二導電電容器電極與該第一導電電容器電極之間，該電容器包括自該第一導電電容器電極及該第二導電電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二導電電容器電極在該第一導電電容器電極上方之該部分之一立面內表面與該第一導電電容器電極之該等橫向間隔壁之該等各自頂表面之至少一者之間，該平行電流洩漏路徑電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻，其中該立面內表面係該第二導電電容器電極在該第一導電電容器電極上方之該部分之一立面最內表面。
  2. 如請求項1之記憶胞，其中該第一導電電容器電極包括橫向延伸至該等橫向間隔壁且橫向延伸於該等橫向間隔壁之間的一底部。
  3. 如請求項1之記憶胞，其中該平行電流洩漏路徑具有0.4eV至5.0eV之一主導帶隙。
  4. 如請求項3之記憶胞，其中該平行電流洩漏路徑具有小於該鐵電材料之主導帶隙之一主導帶隙。
  5. 如請求項1之記憶胞，其中在操作中，在閒置時跨該電容器之任何電壓差係使得該鐵電材料中之任何電場係低於該鐵電材料之本質矯頑電場之至少20倍。
  6. 如請求項1之記憶胞，其中該平行電流洩漏路徑包括介於該第一導電電容器電極與該第二導電電容器電極之間在較高電壓下比在較低電壓下展現較高電阻之一非線性電阻器。
  7. 如請求項1之記憶胞，其中該平行電流洩漏路徑具有大於介於該第一導電電容器電極與該第二導電電容器電極之間的該鐵電材料之最小厚度之最小長度。
  8. 如請求項1之記憶胞，其中該鐵電材料之該主導帶隙等於或小於該平行電流洩漏路徑之主導帶隙。
  9. 如請求項1之記憶胞，其中該平行電流洩漏路徑主要包括非晶矽、多晶矽及鍺之一或多者。
  10. 如請求項1之記憶胞，其中該平行電流洩漏路徑主要包括一或多個硫族化物。
  11. 如請求項1之記憶胞，其中該平行電流洩漏路徑主要包括富矽氮化矽、富矽氧化矽及摻雜有導電性增加摻雜物之本質介電材料之一或多者。
  12. 如請求項1之記憶胞，其中介於該第一導電電容器電極與該第二導電電容器電極之間的該平行電流洩漏路徑係均質的。
  13. 如請求項1之記憶胞，其中介於該第一導電電容器電極與該第二導電電容器電極之間的該平行電流洩漏路徑係非均質的。
  14. 如請求項1之記憶胞，其中該平行電流洩漏路徑係直接抵靠該鐵電材料。
  15. 如請求項1之記憶胞，其中該平行電流洩漏路徑並未直接抵靠該鐵電材料。
  16. 如請求項1之記憶胞，其包括與該電容器串聯電耦合之一選擇裝置。
  17. 如請求項16之記憶胞，其中在操作中，當該記憶胞閒置時該選擇裝置展現電流洩漏，該平行路徑經組態使得在該記憶胞閒置時通過其之電流大於或等於在該記憶胞閒置時該選擇裝置之該電流洩漏。
  18. 一種記憶胞，其包括：一電容器，其包括：一第一導電電容器電極，其具有個別擁有一頂表面之橫向間隔壁；一第二導電電容器電極，其橫向介於該第一導電電容器電極之該等壁之間，該第二導電電容器電極包括該第一導電電容器電極上方之一部分；及鐵電材料，其橫向介於該第一導電電容器電極之該等壁之間且橫向介於該第二導電電容器電極與該第一導電電容器電極之間，該電容器包括自該第一導電電容器電極及該第二導電電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二導電電容器電極在該第一導電電容器電極上方之該部分之一立面內表面與該第一導電電容器電極之該等橫向間隔壁之該等各自頂表面之至少一者之間，該平行電流洩漏路徑電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻，其中該平行電流洩漏路徑係介於該立面內表面與該第一導電電容器電極之該等橫向間隔壁之兩個頂表面之間。
  19. 一種記憶胞，其包括：一電容器，其包括：一第一導電電容器電極，其具有個別擁有一頂表面之橫向間隔壁；一第二導電電容器電極，其橫向介於該第一導電電容器電極之該等壁之間，該第二導電電容器電極包括該第一導電電容器電極上方之一部分；及鐵電材料，其橫向介於該第一導電電容器電極之該等壁之間且橫向介於該第二導電電容器電極與該第一導電電容器電極之間，該電容器包括自該第一導電電容器電極及該第二導電電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二導電電容器電極在該第一導電電容器電極上方之該部分之一立面內表面與該第一導電電容器電極之該等橫向間隔壁之該等各自頂表面之至少一者之間，該平行電流洩漏路徑電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻，其中該平行電流洩漏路徑經組態使得在該記憶胞閒置時通過其之電流不大於一毫微安培。
  20. 一種記憶胞，其包括：一電容器，其包括：一第一導電電容器電極，其具有個別擁有一頂表面之橫向間隔壁；一第二導電電容器電極，其橫向介於該第一導電電容器電極之該等壁之間，該第二導電電容器電極包括該第一導電電容器電極上方之一部分；及鐵電材料，其橫向介於該第一導電電容器電極之該等壁之間且橫向介於該第二導電電容器電極與該第一導電電容器電極之間，該電容器包括自該第一導電電容器電極及該第二導電電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑；一選擇裝置，其與該電容器串聯電耦合；及一平行電流洩漏路徑，其介於該第二導電電容器電極在該第一導電電容器電極上方之該部分之一立面內表面與該第一導電電容器電極之該等橫向間隔壁之該等各自頂表面之至少一者之間，該平行電流洩漏路徑電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻；其中在操作中，當該記憶胞閒置時該選擇裝置展現電流洩漏，該平行路徑經組態使得在該記憶胞閒置時通過其之電流大於或等於在該記憶胞閒置時該選擇裝置之該電流洩漏，其中該平行電流洩漏路徑經組態使得在該記憶胞閒置時通過其之電流不大於一毫微安培。
  21. 一種記憶胞，其包括：一電容器，其包括：一第一導電電容器電極；一第二導電電容器電極，其包括該第一導電電容器電極上方之一部分；及鐵電材料，其介於該第二導電電容器電極與該第一導電電容器電極之間，該電容器包括自該第一導電電容器電極及該第二導電電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑；及一平行電流洩漏路徑，其介於該第二導電電容器電極與該第一導電電容器電極之間；該平行電流洩漏路徑電路平行於該本質路徑，具有低於該本質電流洩漏路徑之總電阻，且包括一環形物。
  22. 如請求項21之記憶胞，其中該第一導電電容器電極包括一環形物。
  23. 如請求項22之記憶胞，其中該第一導電電容器電極之該環形物係直接抵靠該平行電流洩漏路徑之材料，其呈該平行電流洩漏路徑之該環形物之形狀。
  24. 如請求項23之記憶胞，其中該第一導電電容器電極之該環形物之一縱向端與該平行電流洩漏路徑之該材料之該環形物之一縱向端係直接彼此抵靠。
  25. 如請求項22之記憶胞，其中該鐵電材料包括橫向位於該第一導電電容器電極內部之一環形物。
  26. 一種記憶胞，其包括：一電容器，其包括：一第一導電電容器電極；一第二導電電容器電極；及鐵電材料，其介於該第二導電電容器電極與該第一導電電容器電極之間，該電容器包括自該第一導電電容器電極及該第二導電電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑；及一電路平行電流洩漏路徑，其介於該第二導電電容器電極與該第一導電電容器電極之間，該電路平行電流洩漏路徑電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻，該電路平行電流洩漏路徑係實體平行於該鐵電材料且自該電流洩漏路徑之材料之一底表面至一頂表面與該鐵電材料並排。
  27. 如請求項1之記憶胞，其中該電路平行電流洩漏路徑係直接抵靠該鐵電材料。
  28. 如請求項1之記憶胞，其中該電路平行電流洩漏路徑係自該電流洩漏路徑之該材料之該底表面至該頂表面直接抵靠該鐵電材料。
  29. 一種形成一電容器之方法，其包括：在包括絕緣材料之材料中之一電容器開口中形成一導電襯裡以包括形成於該電容器開口中之一電容器之一第一電容器電極，該導電襯裡具有在該電容器開口內之一最上表面，該最上表面低於橫向緊鄰該電容器開口之該包括絕緣材料之材料之一最上表面；在該電容器開口內之該導電襯裡之頂部上形成一電流洩漏襯裡；在該電容器開口中之該導電襯裡及該電流洩漏襯裡旁邊形成鐵電材料，該鐵電材料包括該電容器之電容器絕緣體材料；在該電容器開口中形成導電材料以包括該電容器之一第二電容器電極；及該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑，該電流洩漏襯裡形成一平行電流洩漏路徑，該平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。
  30. 如請求項29之方法，其包括直接抵靠該導電襯裡形成該電流洩漏襯裡。
  31. 如請求項29之方法，其包括形成該導電襯裡使其包括橫向延伸至該導電襯裡之橫向間隔壁並橫向延伸於該導電襯裡之該等橫向間隔壁之間之一底部。
  32. 如請求項29之方法，其包括在形成該電流洩漏襯裡之前使該電容器開口中之該導電襯裡相對於該包括絕緣材料之材料之該最上表面立面凹入。
  33. 如請求項29之方法，其包括：形成該導電襯裡之材料以自該電容器開口向外延伸且延伸超過該包括絕緣材料之材料之一最上表面；將超過該包括絕緣材料之材料之該最上表面之該導電襯裡之該材料移除回至少至該包括絕緣材料之材料之該最上表面；及在形成該電流洩漏襯裡之前使該電容器開口中之該導電襯裡相對於該包括絕緣材料之材料之該最上表面立面凹入。
  34. 如請求項29之方法，其包括直接抵靠該電容器開口中之該電流洩漏襯裡形成該鐵電材料。
  35. 如請求項29之方法，其包括形成該平行電流洩漏路徑以具有0.4eV至5.0eV並小於該鐵電材料之主導帶隙之一主導帶隙。
  36. 如請求項29之方法，其包括形成該平行電流洩漏路徑以包括介於該第一電容器電極與該第二電容器電極之間在較高電壓下比在較低電壓下展現較高電阻之一非線性電阻器。
  37. 如請求項29之方法，其包括形成該鐵電材料以具有等於或小於該平行電流洩漏路徑之主導帶隙之一主導帶隙。
  38. 如請求項29之方法，其包括形成平行電流洩漏路徑以主要包括非晶矽、多晶矽及鍺之一或多者。
  39. 如請求項29之方法，其包括形成平行電流洩漏路徑以主要包括一或多個硫族化物。
  40. 如請求項29之方法，其包括形成平行電流洩漏路徑以主要包括富矽氮化矽、富矽氧化矽及摻雜有導電性增加摻雜物之本質介電材料之一或多者。
  41. 如請求項29之方法，其包括形成平行電流洩漏路徑以包括在該電容器開口之一最上部分中而不在該電容器開口之一最下部分中形成該電流洩漏襯裡之材料之物理氣象沉積(PVD)。
  42. 一種形成一電容器之方法，其包括：在包括絕緣材料之材料中之一電容器開口中形成一導電襯裡以包括形成於該電容器開口中之一電容器之一第一電容器電極，該導電襯裡之材料自該電容器開口向外延伸且在該包括絕緣材料之材料之一最上表面上方；用光阻劑堵塞其中具有該導電襯裡之該電容器開口；將該光阻劑及自該電容器開口向外延伸在該包括絕緣材料之材料之一最上表面上方之該導電襯裡之該材料移除回至少至該包括絕緣材料之材料之該最上表面；使該電容器開口中之該導電襯裡相對於該包括絕緣材料之材料之該最上表面立面凹入；自該電容器開口移除該光阻劑之所有剩餘部分；在移除該光阻劑之後，在該電容器開口內之該經凹入導電襯裡之頂部上形成一電流洩漏襯裡，該電流洩漏襯裡之材料自該電容器開口向外延伸且在該包括絕緣材料之材料之該最上表面上方；在該電容器開口中之該導電襯裡及該電流洩漏襯裡旁邊形成鐵電材料，該鐵電材料自該電容器開口向外延伸且在該電容器開口橫向外部之該電流洩漏襯裡之該材料之一最上表面上方，該鐵電材料包括該電容器之電容器絕緣體材料；在該電容器開口中形成導電材料，該導電材料自該電容器開口橫向向外延伸在該電容器開口橫向外部之該鐵電材料之一最上表面上方，該導電材料包括該電容器之一第二電容器電極；將該電容器開口橫向外部之該電流洩漏襯裡之該材料、該鐵電材料及該導電材料移除回至少至該包括絕緣材料之材料之立面最外表面；及該電容器包括自該第一電容器電極及該第二電容器電極之一者通過該鐵電材料至另一者之一本質電流洩漏路徑，該電流洩漏襯裡形成一平行電流洩漏路徑，該平行電流洩漏路徑係電路平行於該本質電流洩漏路徑且具有低於該本質電流洩漏路徑之總電阻。
TW107100863A 2017-01-12 2018-01-10 記憶胞及形成電容器之方法 TWI654742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/404,576 US10396145B2 (en) 2017-01-12 2017-01-12 Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US15/404,576 2017-01-12

Publications (2)

Publication Number Publication Date
TW201842651A TW201842651A (zh) 2018-12-01
TWI654742B true TWI654742B (zh) 2019-03-21

Family

ID=62783318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100863A TWI654742B (zh) 2017-01-12 2018-01-10 記憶胞及形成電容器之方法

Country Status (4)

Country Link
US (4) US10396145B2 (zh)
CN (1) CN110192279B (zh)
TW (1) TWI654742B (zh)
WO (1) WO2018132252A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10396145B2 (en) * 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
WO2019045682A1 (en) * 2017-08-29 2019-03-07 Intel Corporation SELECTOR DEVICES
US11031400B2 (en) 2018-08-10 2021-06-08 Micron Technology, Inc. Integrated memory comprising secondary access devices between digit lines and primary access devices
US10833092B2 (en) 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
DE112020001816T5 (de) 2019-04-08 2021-12-23 Kepler Computing, Inc. Dotierte polare Schichten Und Halbleitervorrichtung enthaltend dieselben
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11322505B2 (en) 2020-06-30 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory devices and methods
US11672128B2 (en) * 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
CN111968980B (zh) * 2020-08-26 2021-11-23 无锡拍字节科技有限公司 一种存储器件的制造方法及其电容器
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
CN113611796A (zh) * 2021-04-16 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式随机存取存储器及其制作方法
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US12035536B2 (en) 2021-07-19 2024-07-09 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1828904U (de) 1960-08-02 1961-03-30 Halbergerhuette G M B H Dichtungsring fuer muffenverbindung.
US4070653A (en) 1976-06-29 1978-01-24 Texas Instruments Incorporated Random access memory cell with ion implanted resistor element
US5565695A (en) 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
DE59510349D1 (de) 1995-04-24 2002-10-02 Infineon Technologies Ag Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
DE19640215C1 (de) 1996-09-30 1998-02-19 Siemens Ag Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode"
JP3587004B2 (ja) 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JP3668790B2 (ja) 1997-03-31 2005-07-06 岩崎電気株式会社 始動器内蔵形高圧蒸気放電灯
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
JP3257587B2 (ja) * 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US5959878A (en) 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
US6256220B1 (en) 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
JPH11274429A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体記憶装置
KR100292819B1 (ko) 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6048740A (en) 1998-11-05 2000-04-11 Sharp Laboratories Of America, Inc. Ferroelectric nonvolatile transistor and method of making same
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
EP1220318A4 (en) 1999-09-30 2007-06-06 Rohm Co Ltd NON-VOLATILE MEMORY
US6635528B2 (en) 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
US20020036313A1 (en) 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
JP2002110932A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US20020102808A1 (en) 2001-01-31 2002-08-01 Skyland Pu Method for raising capacitance of a trench capacitor and reducing leakage current
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
KR100407575B1 (ko) 2001-04-18 2003-12-01 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
US6717195B2 (en) 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
JP2003045174A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体記憶装置
TW508808B (en) 2001-09-14 2002-11-01 Winbond Electronics Corp Stacked type capacitor structure and its manufacturing method
US6673664B2 (en) 2001-10-16 2004-01-06 Sharp Laboratories Of America, Inc. Method of making a self-aligned ferroelectric memory transistor
US7075134B2 (en) 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
KR100799129B1 (ko) 2001-12-24 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
CN1306599C (zh) 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US7884349B2 (en) 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US6897106B2 (en) 2002-08-16 2005-05-24 Samsung Electronics Co., Ltd. Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
KR100475116B1 (ko) 2002-11-12 2005-03-11 삼성전자주식회사 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
US6744087B2 (en) 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6876021B2 (en) 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
JP4355136B2 (ja) 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4141861B2 (ja) 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6958486B2 (en) 2003-06-26 2005-10-25 Rj Mears, Llc Semiconductor device including band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7408212B1 (en) 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7297602B2 (en) 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US6878021B1 (en) 2003-09-11 2005-04-12 Seahorse
US7001821B2 (en) 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
JP2006032734A (ja) * 2004-07-16 2006-02-02 Nec Electronics Corp 強誘電体メモリおよびその製造方法
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
KR100587396B1 (ko) 2004-08-13 2006-06-08 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US8154002B2 (en) 2004-12-06 2012-04-10 President And Fellows Of Harvard College Nanoscale wire-based data storage
JP4345676B2 (ja) 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
KR100707181B1 (ko) 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
JP2007049016A (ja) 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
US7304339B2 (en) 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7982252B2 (en) 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP4745108B2 (ja) 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US8643087B2 (en) * 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US7558097B2 (en) 2006-12-28 2009-07-07 Intel Corporation Memory having bit line with resistor(s) between memory cells
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
FR2913523B1 (fr) 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
US7452776B1 (en) 2007-04-24 2008-11-18 Promos Technoloies Pte. Ltd. Integrated circuits with substrate protrusions, including (but not limited to) floating gate memories
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
WO2009015298A2 (en) 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US8679903B2 (en) 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
JP2009076653A (ja) 2007-09-20 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
TWI360708B (en) 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
TW200933878A (en) 2008-01-21 2009-08-01 Ind Tech Res Inst Memory capacitor and manufacturing method thereof
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8004871B2 (en) 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
JP2010044844A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
CN101465157B (zh) * 2008-12-10 2012-02-08 清华大学 用于1t1c铁电存储器的动态自适应参考产生电路
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP5025696B2 (ja) 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
WO2011056281A1 (en) 2009-11-06 2011-05-12 Rambus Inc. Three-dimensional memory array stacking structure
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
US8441097B2 (en) 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8198160B2 (en) 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8570785B2 (en) 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
CN102263122B (zh) 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8659944B2 (en) 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8399874B2 (en) 2011-01-17 2013-03-19 Snu R&Db Foundation Vertical nonvolatile memory device including a selective diode
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
KR20130005878A (ko) 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8760909B2 (en) 2011-10-20 2014-06-24 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP2013105979A (ja) 2011-11-16 2013-05-30 Toshiba Corp 半導体装置及びその製造方法
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US20130193400A1 (en) 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR20130092925A (ko) 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
JP5951374B2 (ja) 2012-07-09 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置
US9152428B2 (en) 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US8796085B2 (en) 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US8878271B2 (en) 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
JP5793525B2 (ja) 2013-03-08 2015-10-14 株式会社東芝 不揮発性半導体記憶装置
US20140252298A1 (en) 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9111944B2 (en) * 2013-09-09 2015-08-18 Cypress Semiconductor Corporation Method of fabricating a ferroelectric capacitor
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
KR20150041705A (ko) 2013-10-08 2015-04-17 삼성전자주식회사 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
KR102131075B1 (ko) 2013-11-12 2020-07-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150249113A1 (en) 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US20160019960A1 (en) 2014-05-20 2016-01-21 Sandisk 3D Llc Operation modes for adjustable resistance bit line structures
KR20150135804A (ko) 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9765060B2 (en) * 2014-06-24 2017-09-19 Gilead Sciences, Inc. Phosphatidylinositol 3-kinase inhibitors
US9437658B2 (en) 2014-08-05 2016-09-06 Sandisk Technologies Llc Fully isolated selector for memory device
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
GB2543520B (en) 2015-10-20 2019-06-19 Advanced Risc Mach Ltd Memory access instructions
EP4071787B1 (en) 2015-12-18 2023-09-27 Floadia Corporation Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US10396145B2 (en) * 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
TWI633648B (zh) 2017-07-04 2018-08-21 華邦電子股份有限公司 記憶體裝置及其製造方法
US10438645B2 (en) 2017-10-27 2019-10-08 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
JP2020047314A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置
US11812600B2 (en) 2019-06-25 2023-11-07 Intel Corporation Vertical memory cell with self-aligned thin film transistor
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Also Published As

Publication number Publication date
US10680057B2 (en) 2020-06-09
US20200279907A1 (en) 2020-09-03
CN110192279A (zh) 2019-08-30
US20180197870A1 (en) 2018-07-12
US20190355803A1 (en) 2019-11-21
WO2018132252A1 (en) 2018-07-19
US20210104597A1 (en) 2021-04-08
US10396145B2 (en) 2019-08-27
CN110192279B (zh) 2023-09-29
US11600691B2 (en) 2023-03-07
TW201842651A (zh) 2018-12-01
US10879344B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
TWI654742B (zh) 記憶胞及形成電容器之方法
US11706929B2 (en) Memory cells
TWI779309B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
TWI645539B (zh) 用於形成包含垂直對置電容器對之陣列之方法及包含垂直對置電容器對之陣列
KR102015762B1 (ko) 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법