CN101465157B - 用于1t1c铁电存储器的动态自适应参考产生电路 - Google Patents
用于1t1c铁电存储器的动态自适应参考产生电路 Download PDFInfo
- Publication number
- CN101465157B CN101465157B CN2008102393512A CN200810239351A CN101465157B CN 101465157 B CN101465157 B CN 101465157B CN 2008102393512 A CN2008102393512 A CN 2008102393512A CN 200810239351 A CN200810239351 A CN 200810239351A CN 101465157 B CN101465157 B CN 101465157B
- Authority
- CN
- China
- Prior art keywords
- pipe
- pmos pipe
- current
- conversion pmos
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 71
- 238000006880 cross-coupling reaction Methods 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 206010016256 fatigue Diseases 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了集成电路设计制造技术领域中的一种用于1T1C铁电存储器的动态自适应参考产生电路。技术方案是，用于1T1C铁电存储器的动态自适应参考产生电路包括：交叉耦合型灵敏放大器、第一电流镜、第二电流镜、第一电压电流转换PMOS管、第二电压电流转换PMOS管、第三电压电流转换PMOS管、交叉耦合型灵敏放大器控制管、第一预放电NMOS管、第二预放电NMOS管、反馈NMOS管、第一电压电流转换PMOS管的使能管、第二电压电流转换PMOS管的使能管和第三电压电流转换PMOS管的使能管。本发明突破了参考信号分辨窗口原有设计的限制，提高了1T1C铁电存储器在获取数据时的读取速度和读取数据的正确率。
Description
技术领域
本发明属于集成电路设计制造技术领域，尤其涉及一种用于1T1C铁电存储器的动态自适应参考产生电路。
背景技术
铁电存储器是一种利用铁电电容滞回特性制造的新型存储器件。主流铁电存储器多为以1T1C(One Transistor One Capacitance，单管单容，即每个存储单元由一个MOS管和一个铁电电容组成)单元为基础的阵列。在这类阵列中，需要产生参考信号和读出信号作比较以得到数据信息。一般是多个单元公用一个参考信号，有列公用和行共用两种方式。列公用存在参考单元和存储单元疲劳度不一致的问题。如果一列上有n个存储单元公用一对参考单元，则参考单元相比于存储单元老化快n倍，大大缩减了存储器的使用寿命。行公用参考单元可以解决疲劳度不一致的问题。但是需要一个参考电压提供给多个灵敏放大器共同使用，这样引起了如下两个问题：1、怎样将参考电压送至各灵敏放大器，使各灵敏放大器工作时互相不影响，并且不打乱存储阵列的布局；2、维持灵敏放大器两段负载的平衡。目前解决这两个问题的方法是采用电流型的灵敏放大器，将参考电压转换成参考电流，再由电流镜镜像到各列的灵敏放大器，同时将存储单元读出电压也转换成电流，输入到各列灵敏放大器的另一端进行比较放大。这种行共用参考单元利用电流型的灵敏放大器放大信号的结构，虽然解决了疲劳性的问题，但随之而来的是信号分辨窗口的减小，这对于存储器的速度和数据读出正确性都有较大的影响。因此需要有一种结构来增加电流型灵敏放大器的噪声容限，即增大信号分辨窗口。本发明从这一点入手，提出了一种用于1T1C铁电存储器的动态自适应参考产生电路，在参考信号一侧加入了反馈NMOS管，使得参考电流的大小随着读出信号的不同而向相反方向变化，这样增大了灵敏放大器的噪声容限进而提高了读出速度。
发明内容
本发明的目的在于，提供一种用于1T1C铁电存储器的动态自适应参考产生电路，解决采用行共用方式结构的1T1C铁电存储器获取数据时，信号分辨窗口小，读取速度慢以及读取数据正确率低的问题。
本发明的技术方案是，一种用于1T1C铁电存储器的动态自适应参考产生电路，其特征是所述电路包括：交叉耦合型灵敏放大器101、第一电流镜102、第二电流镜103、第一电压电流转换PMOS管104、第二电压电流转换PMOS管105、第三电压电流转换PMOS管106、交叉耦合型灵敏放大器控制管107、第一预放电NMOS管108、第二预放电NMOS管109、反馈NMOS管110、第一电压电流转换PMOS管的使能管111、第二电压电流转换PMOS管的使能管112和第三电压电流转换PMOS管的使能管113；
所述交叉耦合型灵敏放大器101的输入端sen和输入端senb分别接第一电流镜102和第二电流镜103的输出端；
所述第一电流镜102输入端接第一电压电流转换PMOS管104的漏极；
所述第二电流镜103输入端接第二电压电流转换PMOS管105和第三电压电流转换PMOS管106的漏极；
所述第一电压电流转换PMOS管104的栅极接存储单元D的位线BL；第二电压电流转换PMOS管105的栅极接参考单元1的位线RBL；第三电压电流转换PMOS管106的栅极接参考单元0的位线/RBL；
所述第一电压电流转换PMOS管的使能管111、第二电压电流转换PMOS管的使能管112和第三电压电流转换PMOS管的使能管113的栅极接sdn控制信号；
所述第一电压电流转换PMOS管的使能管111的漏极接第一电压电流转换PMOS管104的栅极；
所述第二电压电流转换PMOS管的使能管112的漏极接第二电压电流转换PMOS管105的栅极；
所述第三电压电流转换PMOS管的使能管113的漏极接第三电压电流转换PMOS管106的栅极；
所述交叉耦合型灵敏放大器控制管107的栅极接交叉耦合型灵敏放大器101的使能信号sapn，漏极接交叉耦合型灵敏放大器101的供电端；
所述第一预放电NMOS管108的漏极接交叉耦合型灵敏放大器101的输出端sen，第二预放电NMOS管109的漏极接交叉耦合型灵敏放大器101的输出端senb；第一预放电NMOS管108的栅极和第二预放电NMOS管109的栅极接pre控制信号。
所述反馈NMOS管110的漏极接交叉耦合型灵敏放大器101的电流输入端，栅极直接接存储单元D。
本发明的效果在于，提出了一种动态自适应参考信号的概念。当读出信号为高电平时，控制参考信号减小；当读出信号为低电平时，控制参考信号增大。这样，分辨窗口就能突破限制，从而提高1T1C铁电存储器在获取数据时的读取速度和读取数据的正确率。
附图说明
图1是用于1T1C铁电存储器的动态自适应参考产生电路图。
图2是用于1T1C铁电存储器的动态自适应参考产生电路操作时序图。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
图1是用于1T1C铁电存储器的动态自适应参考产生电路图。图1中，用于1T1C铁电存储器的动态自适应参考产生电路包括交叉耦合型灵敏放大器101、第一电流镜102、第二电流镜103、第一电压电流转换PMOS管104、第二电压电流转换PMOS管105、第三电压电流转换PMOS管106、交叉耦合型灵敏放大器控制管107、第一预放电NMOS管108、第二预放电NMOS管109、反馈NMOS管110、第一电压电流转换PMOS管的使能管111、第二电压电流转换PMOS管的使能管112和第三电压电流转换PMOS管的使能管113；WL为字线、PL为脉冲线、BL为位线、RBL为参考位线、/RBL为参考位线反向、sapn为交叉耦合型灵敏放大器使能信号。
交叉耦合型灵敏放大器101的输入端(也是输出端)sen和senb分别接第一电流镜102和第二电流镜103的输出端。第一电流镜102输入端接第一电压电流转换PMOS管104的漏极。第二电流镜103输入端接第二电压电流转换PMOS管105和第三电压电流转换PMOS管106的漏极。
存储单元D、参考单元0和参考单元1的读出电压直接控制三个电压电流转换PMOS管。第一电压电流转换PMOS管104，在存储单元D一侧由存储单元电压控制；在参考单元一侧，参考单元0和参考单元1分别控制第三电压电流转换PMOS管106和第二电压电流转换PMOS管105。当读出电压为高电平时，产生的读出电流较小；当读出电压为低电平时，产生的读出电流较大。
反馈NMOS管110的漏极接交叉耦合型灵敏放大器101的电流输入端，栅极直接存储单元D。当读出电压为高电平时，参考电流增大；当读出电压为低电平时，参考电流减少，这样增大了读出电流与参考电流的差值，进而增大了噪声容限提高了读出速度。这一结果通过synopsys公司出品的仿真器软件Hspice得到了验证。
电流镜结构分为两部分，第一电流镜102将电压电流转换管的电流等值镜像到交叉耦合型灵敏放大器101的输入端sen；第二电流镜103将参考单元1和参考单元0的读出电流合并，再乘以系数α镜像到交叉耦合型灵敏放大器101的输入端senb。
此外还有第一电压电流转换PMOS管104的栅极接存储单元D的位线BL；第二电压电流转换PMOS管105的栅极接参考单元1的位线RBL；第三电压电流转换PMOS管106的栅极接参考单元0的位线/RBL。第一电压电流转换PMOS管的使能管111、第二电压电流转换PMOS管的使能管112和第三电压电流转换PMOS管的使能管113的栅极接sdn控制信号；其作用是当sdn信号为低电平时，控制相应的电压电流转换PMOS管进行电压电流的转换；当sdn信号为高电平时，不进行电压电流的转换。
交叉耦合型灵敏放大器控制管107的栅极接交叉耦合型灵敏放大器101的使能信号sapn；第一预放电NMOS管108的栅极和第二预放电NMOS管109的栅极接pre控制信号。
图2是用于1T1C铁电存储器的动态自适应参考产生电路操作时序图。动态自适应参考产生电路操作时序特征在于：整个操作过程分为3个阶段(0，1，2)。0阶段中，pre、sdn、交叉耦合型灵敏放大器101的sapn均为高电平，对输出节点放电，电路不工作；1阶段中，pre变为低电平，sdn产生一个低电平脉冲，电压电流转换PMOS管的使能管控制电压电流转换PMOS管将输出电压转换成电流信号，并通过两个电流镜镜像到交叉耦合型灵敏放大器101的输入端；2阶段中，交叉耦合型灵敏放大器101的sapn变为低电平，交叉耦合型灵敏放大器101开始工作，输出放大后的信号。其时序操作过程也可通过synopsys公司的仿真器软件Hspice进行验证。
与传统结构相比较，采用传统的静态参考电流的设计，分辨窗口最大为(高电平读出信号-低电平读出信号)/2。这里提出一种动态自适应参考信号的概念。当读出信号为高电平时，控制参考信号减小，小于(高电平读出信号+低电平读出信号)/2；当读出信号为低电平时，控制参考信号增大，大于(高电平读出信号+低电平读出信号)/2。这样一来分辨窗口就能突破(高电平读出信号-低电平读出信号)/2的极限了。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (1)
1.一种用于1T1C铁电存储器的动态自适应参考产生电路，其特征是所述电路包括：交叉耦合型灵敏放大器(101)、第一电流镜(102)、第二电流镜(103)、第一电压电流转换PMOS管(104)、第二电压电流转换PMOS管(105)、第三电压电流转换PMOS管(106)、交叉耦合型灵敏放大器控制管(107)、第一预放电NMOS管(108)、第二预放电NMOS管(109)、反馈NMOS管(110)、第一电压电流转换PMOS管的使能管(111)、第二电压电流转换PMOS管的使能管(112)和第三电压电流转换PMOS管的使能管(113)；
所述交叉耦合型灵敏放大器(101)的输入端sen和输入端senb分别接第一电流镜(102)和第二电流镜(103)的输出端；
所述第一电流镜(102)输入端接第一电压电流转换PMOS管(104)的漏极；
所述第二电流镜(103)输入端接第二电压电流转换PMOS管(105)和第三电压电流转换PMOS管(106)的漏极；
所述第一电压电流转换PMOS管(104)的栅极接存储单元(D)的位线(BL)；第二电压电流转换PMOS管(105)的栅极接参考单元(1)的位线(RBL)；第三电压电流转换PMOS管(106)的栅极接参考单元(0)的位线(/RBL)；
所述第一电压电流转换PMOS管的使能管(111)、第二电压电流转换PMOS管的使能管(112)和第三电压电流转换PMOS管的使能管(113)的栅极接(sdn)控制信号；
所述第一电压电流转换PMOS管的使能管(111)的漏极接第一电压电流转换PMOS管(104)的栅极；
所述第二电压电流转换PMOS管的使能管(112)的漏极接第二电压电流转换PMOS管(105)的栅极；
所述第三电压电流转换PMOS管的使能管(113)的漏极接第三电压电流转换PMOS管(106)的栅极；
所述交叉耦合型灵敏放大器控制管(107)的栅极接交叉耦合型灵敏放大器(101)的使能信号(sapn)，漏极接交叉耦合型灵敏放大器(101)的供电端；
所述第一预放电NMOS管(108)的漏极接交叉耦合型灵敏放大器(101)的输出端(sen)，第二预放电NMOS管(109)的漏极接交叉耦合型灵敏放大器(101)的输出端(senb)；第一预放电NMOS管(108)的栅极和第二预放电NMOS管(109)的栅极接(pre)控制信号。
所述反馈NMOS管(110)的漏极接交叉耦合型灵敏放大器(101)的电流输入端，栅极直接接存储单元(D)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102393512A CN101465157B (zh) | 2008-12-10 | 2008-12-10 | 用于1t1c铁电存储器的动态自适应参考产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102393512A CN101465157B (zh) | 2008-12-10 | 2008-12-10 | 用于1t1c铁电存储器的动态自适应参考产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101465157A CN101465157A (zh) | 2009-06-24 |
| CN101465157B true CN101465157B (zh) | 2012-02-08 |
Family
ID=40805684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102393512A Expired - Fee Related CN101465157B (zh) | 2008-12-10 | 2008-12-10 | 用于1t1c铁电存储器的动态自适应参考产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101465157B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8861255B2 (en) | 2012-05-15 | 2014-10-14 | Micron Technology, Inc. | Apparatuses including current compliance circuits and methods |
| CN105513633B (zh) * | 2014-09-22 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器以及存储器 |
| US10396145B2 (en) * | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
| CN113160861B (zh) * | 2020-01-07 | 2024-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mram单元读取电路及读取方法、stt-mram |
| CN113496721A (zh) * | 2020-03-20 | 2021-10-12 | 中芯国际集成电路制造(上海)有限公司 | 读取放大器及增强负载模块读取可靠性的方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509787B1 (en) * | 1999-07-21 | 2003-01-21 | Hyundai Electronics Industries Co., Ltd. | Reference level generator and memory device using the same |
| CN101276638A (zh) * | 2006-12-27 | 2008-10-01 | 海力士半导体有限公司 | 具有铁电器件的半导体存储器器件及其更新方法 |
-
2008
- 2008-12-10 CN CN2008102393512A patent/CN101465157B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509787B1 (en) * | 1999-07-21 | 2003-01-21 | Hyundai Electronics Industries Co., Ltd. | Reference level generator and memory device using the same |
| CN101276638A (zh) * | 2006-12-27 | 2008-10-01 | 海力士半导体有限公司 | 具有铁电器件的半导体存储器器件及其更新方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101465157A (zh) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101465157B (zh) | 用于1t1c铁电存储器的动态自适应参考产生电路 | |
| CN100589200C (zh) | 用于动态随机存取存储器的输出驱动器 | |
| US8797789B2 (en) | Sense amplifier | |
| TWI409824B (zh) | 使用動態參考電壓之單端感應放大器及其運作方法 | |
| CN102148051A (zh) | 存储器和灵敏放大器 | |
| CN102543146A (zh) | Flash灵敏放大器 | |
| CN105761747B (zh) | 静态随机存储器位线预充电路 | |
| US20240177758A1 (en) | Reading method and reading circuit of fram | |
| CN102385901A (zh) | 低功耗apd灵敏放大器 | |
| CN102420002B (zh) | 一种电流模灵敏放大器 | |
| KR20150062937A (ko) | 판독 전압 부스트를 포함하는 메모리 회로 | |
| JP2008159188A (ja) | 半導体記憶装置 | |
| CN103578518B (zh) | 灵敏放大器 | |
| CN101800068B (zh) | 一种读出放大电路 | |
| CN115050406B (zh) | Sram存储器的位线泄漏电流补偿电路、模块及存储器 | |
| CN101783162B (zh) | 具自动增益控制的读出放大器 | |
| JP2010015650A (ja) | 半導体記憶装置 | |
| CN103077740A (zh) | 带补偿电路的电流模式灵敏放大器及使用方法 | |
| CN114676834B (zh) | 一种用于存内计算阵列的位线电压钳制电路 | |
| CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN107888155B (zh) | 一种多输入放大器及包括该放大器的双控制电路 | |
| CN102426845B (zh) | 一种电流模灵敏放大器 | |
| US20090231318A1 (en) | Column select signal adjusting circuit capable of reducing interference between bit lines and data lines and semiconductor memory device having the same | |
| CN107393584B (zh) | 一种基于FinFET器件的全摆幅单端读存储单元 | |
| CN105336360A (zh) | Sram存储阵列的控制电路和sram存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TSINGHUA UNIVERSITY Effective date: 20130731 Owner name: WUXI APPLICATION TECHNOLOGY RESEARCH INSTITUTE OF Free format text: FORMER OWNER: TSINGHUA UNIVERSITY Effective date: 20130731 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100084 HAIDIAN, BEIJING TO: 214072 WUXI, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130731 Address after: 214072 Jiangsu Province Road DiCui Binhu District of Wuxi City No. 100, No. 1 building, 530 floor 12 Patentee after: WUXI RESEARCH INSTITUTE OF APPLIED TECHNOLOGIES, TSINGHUA UNIVERSITY Patentee after: Tsinghua University Address before: 100084 Beijing 100084-82 mailbox Patentee before: Tsinghua University |
|
| DD01 | Delivery of document by public notice |
Addressee: WUXI RESEARCH INSTITUTE OF APPLIED TECHNOLOGIES, TSINGHUA UNIVERSITY Document name: Notification to Pay the Fees |
|
| DD01 | Delivery of document by public notice |
Addressee: WUXI RESEARCH INSTITUTE OF APPLIED TECHNOLOGIES, TSINGHUA UNIVERSITY Document name: Notification of Termination of Patent Right |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 Termination date: 20141210 |
|
| EXPY | Termination of patent right or utility model |