CN102420002B - 一种电流模灵敏放大器 - Google Patents
一种电流模灵敏放大器 Download PDFInfo
- Publication number
- CN102420002B CN102420002B CN201110366935.8A CN201110366935A CN102420002B CN 102420002 B CN102420002 B CN 102420002B CN 201110366935 A CN201110366935 A CN 201110366935A CN 102420002 B CN102420002 B CN 102420002B
- Authority
- CN
- China
- Prior art keywords
- nmos pipe
- current
- electric current
- pipe
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000007493 shaping process Methods 0.000 claims description 23
- 230000000052 comparative effect Effects 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种电流模灵敏放大器，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了正反馈电路，因此能够有效提高电流差。由于电流模灵敏放大器的电流比较时间与所比较的两个电流之间的差额(即电流差)成反比关系，因此本发明能够有效提高数据的读取速度。
Description
技术领域
本发明涉及存储器技术领域，特别是涉及一种电流模灵敏放大器。
背景技术
灵敏放大器是存储器的读取路径关键电路之一，它的作用是对存储单元进行读取并与参考存储单元的输出进行比较，输出判断结果(逻辑“0”或逻辑“1”)。根据工作原理，灵敏放大器分为电压模和电流模两种，它们的输入信号分别是电压量和电流量。
其中，电流模灵敏放大器(AACSA)是一种低电源电压、高响应速度且低功耗的电路，它通过地址变换转换器(ATD，Address Transition Detector)提供的时钟控制位线进行电流的预冲和放电。但是，电流模灵敏放大器的电流比较时间与所比较的两个电流之间的差额(即电流差)成反比关系。在电流差较小时，传统的电流模灵敏放大器需要花费较长的时间进行比较，不利于数据的快速读取。
发明内容
为解决上述技术问题，本发明实施例提供了一种电流模灵敏放大器，以提高数据读取的速度，技术方案如下：
一种电流模灵敏放大器，应用于存储器，包括：反馈钳位电路、电流比较放大器，
所述反馈钳位电路的输入端与存储单元相连接，为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并通过输出端将所述传输电流输入所述电流比较放大器的同相输入端；
所述电流比较放大器的反相输入端与参考存储单元相连接，用于比较从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流的大小，并通过输出端输出比较结果，所述电流比较放大器的输出端反馈回所述电流比较放大器中，形成正反馈电路，用于增大从所述参考存储单元获得的电流和从所述反馈钳位电路获得的电流之间的电流差。
优选的，所述电流比较放大器包括：前级放大单元和正反馈加速单元，
所述前级放大单元的第一输入端为所述电流比较放大器的同相输入端，所述前级放大单元的第二输入端为所述电流比较放大器的反相输入端，所述前级放大单元用于比较从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流的大小，并通过第一输出端输出第一比较结果；
所述正反馈加速单元，用于获得所述第一输出端输出的比较结果，并对其进行正反馈处理，增大从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流之间的电流差。
优选的，该电流模灵敏放大器还包括：输出整形电路，用于对所述电流差信号进行整形，所述输出整形电路的输入端与所述电流比较放大器的输出端相连接，所述输出整形电路的输出端反馈回所述电流比较放大器中，形成正反馈电路。
优选的，所述反馈钳位电路包括：第一反相器、第四NMOS管和第六NMOS管，
所述第一反相器的输入端与所述第四NMOS管的源极相连接，输出端与所述第四NMOS管的栅极相连接；所述第四NMOS管的漏极为所述反馈钳位电路的输出端，源极为所述反馈钳位电路的输入端且与所述存储单元浮栅管的漏极相连接；所述第六NMOS管的漏极与供能电源相连接，栅极输入一预充电信号，以控制所述存储单元浮栅管的漏极快速充电到钳位电位，源极与所述第四NMOS管的源极相连接。
优选的，所述前级放大单元包括：
第二PMOS管、第一PMOS管、第八NMOS管、第一电容和第五NMOS管，
所述第二PMOS管的漏极为所述电流比较放大器的同相输入端，源极与供电电源相连接，栅极与自身漏极相连接；
所述第一PMOS管的栅极与所述第二PMOS管的栅极连接在一起，源极与供电电源相连接，漏极与第五NMOS管的漏极相连接；所述第二PMOS管和所述第一PMOS管构成电流镜像电路，将所述第二PMOS管漏极获取的电流信号镜像到所述第一PMOS管的漏极；
所述第八NMOS管的漏极为所述电流比较放大器的反相输入端，与参考存储单元相连接，获取参考存储单元中流出的电流，所述第八NMOS管的源极接地，栅极与自身的漏极相连接；
所述第五NMOS管的栅极与所述第八NMOS管的栅极相连接，构成电流镜像电路，用于将所述第八NMOS管漏极获得的电流镜像到所述第五NMOS管的漏极，所述第五NMOS管的源极接地，漏极与所述第一PMOS管的漏极相连接，连接点为公共点A，用于在公共点A处比较所述第一PMOS管的漏极电流和所述第五NMOS管的漏极电流，并通过公共点A输出比较结果，其中A点即为所述前级放大单元的第一输出端。
优选的，所述正反馈加速单元包括：第二NMOS管、第三NMOS管和第四PMOS管，
所述第二NMOS管的漏极与供电电源相连接，栅极与所述电流比较放大器的输出端相连接，源极与所述公共点A相连接，用于在所述电流比较放大器的输出端输出高电平时，增大所述第一PMOS管的漏极电流和所述第五NMOS管的漏极电流之间的电流差；
所述第四PMOS管的源极与所述公共点A相连接，漏极接地，栅极与所述第二NMOS管的栅极相连接，用于在所述电流比较放大器的输出端输出低电平时，增大所述第一PMOS管的漏极电流和所述第五NMOS管的漏极电流之间的电流差；
所述第三NMOS管的栅极接供电电源，源极接所述第二NMOS管的栅极，漏极接所述公共点A，用于为所述第二NMOS管和所述第四PMOS管提供静态偏置；
所述电流比较放大器的输出端接所述第二NMOS管栅极和所述第四PMOS管的栅极，形成反馈。
优选的，所述输出整形电路包括：第二反相器和第三反相器，
所述第二反相器的输入端为所述输出整形电路的输入端，所述第二反相器的输出端与所述第三反相器的输入端相连接，所述第三反相器的输出端为所述输出整形电路的输出端。
本发明实施例所提供的技术方案，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了正反馈电路，因此能够有效提高电流差。由于电流模灵敏放大器的电流比较时间与所比较的两个电流之间的差额(即电流差)成反比关系，因此本发明能够有效提高数据的读取速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电流模灵敏放大器的电路图；
图2为本发明实施例提供的另一种电流模灵敏放大器的电路图；
图3为本发明实施例提供的另一种电流模灵敏放大器的电路图；
图4为本发明实施例提供的另一种电流模灵敏放大器的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供的一种电流模灵敏放大器，应用于存储器，包括：反馈钳位电路100、和电流比较放大器300，
反馈钳位电路100的输入端与存储单元400相连接，为存储单元400提供稳定偏置电压以得到流经该存储单元400的稳定的传输电流，并通过输出端将所述传输电流输入电流比较放大器300的同相输入端；
具体的，反馈钳位电路100的输入端可以与存储单元400中浮栅管的漏极相连接。
反馈钳位电路100是一种常用于固定电压的电路，本发明在此不再进行说明。电流比较放大器300的反相输入端与参考存储单元500相连接，用于比较从参考存储单元500获得的电流和从反馈钳位电路300中获得的电流的大小，并通过输出端输出比较结果，电流比较放大器300的输出端反馈回电流比较放大器300内，形成正反馈电路，用于增大从参考存储单元500获得的电流和从反馈钳位电路100获得的电流之间的电流差。
其中，将从反馈钳位电路100流入电流比较放大器300的电流记为Icell，从参考存储单元500流入电流比较放大器300的电流记为Iref。当Icell大于Iref时，电流比较放大器300感知到电流差，其输出判定为逻辑‘1’。由于正反馈电路的存在，当输出判定趋向为逻辑‘1’时，在判定过程中额外增加与Icell同相的电流，使得Icell和Iref的电流差被放大。按照前述的电流比较时间与所比较的两个电流之间的差额(即电流差)成反比关系，放大电流差就可以缩短电流比较的判定时间。反之，当Icell小于Iref时，电流比较放大器300输出判定为逻辑‘0’，在判定过程中额外增加与Iref同相的电流，使得Icell和Iref的电流差被放大，同样缩短了电流比较的判定时间。
本发明实施例提供的一种电流模灵敏放大器，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了正反馈电路，因此能够有效提高电流差。由于电流模灵敏放大器的电流比较时间与所比较的两个电流之间的差额(即电流差)成反比关系，因此本发明能够有效提高数据的读取速度。
如图2所示，本发明实施例提供的另一种电流模灵敏放大器中，电流比较放大器300可以包括：前级放大单元310和正反馈加速单元320，
所述前级放大单元310的第一输入端1为所述电流比较放大器300的同相输入端，所述前级放大单元310的第二输入端2为所述电流比较放大器300的反相输入端，所述前级放大单元310用于比较从所述参考存储单元500获得的电流和从所述反馈钳位电路100中获得的电流的大小，并通过第一输出端3输出第一比较结果；
正反馈加速单元320，用于获得所述第一输出端3输出的比较结果，并对其进行正反馈处理，增大从所述参考存储单元500获得的电流和从所述反馈钳位电路100中获得的电流之间的电流差。
如图3所示，本发明实施例提供的另一种电流模灵敏放大器，还包括：输出整形电路600，用于对所述电流差信号进行整形，输出整形电路600的输入端与电流比较放大器300的输出端相连接，输出整形电路600的输出端反馈回电流比较放大器300内，形成正反馈电路。
本领域技术人员可以理解的是，输出整形电路600可以对所输出的信号进行波形整理，使其电平值更满足标准数字逻辑‘0’、‘1’值。其中，输出整形电路600可以由两个串联在一起的反相器组成，分别进行模数转换和增加驱动能力的处理。
如图4所示，本发明实施例提供的另一种电流模灵敏放大器中，
反馈钳位电路100包括：第一反相器I1、第四NMOS管NM4和第六NMOS管NM6，第一反相器I1的输入端与第四NMOS管NM4的源极相连接，第一反相器I1的输出端与第四NMOS管NM4的栅极相连接，第四NMOS管NM4的漏极为反馈钳位电路100的输出端，第四NMOS管NM4的源极为反馈钳位电路100的输入端，与存储单元中MOS管Celli的漏极相连接，第六NMOS管NM6的漏极与供能电源VDD相连接，第六NMOS管NM6的栅极输入一预充电信号SA_PC，以控制存储单元浮栅管的漏极快速充电到钳位电位，第六NMOS管NM6的源极与第四NMOS管NM4的源极相连接。
电流比较放大器300中前级放大单元310可以包括：
第二PMOS管PM2、第一PMOS管PM1、第八NMOS管NM8、第一电容Cp和第五NMOS管NM5，
第二PMOS管PM2的漏极为电流比较放大器300的同相输入端，源极与供电电源VDD相连接，栅极与自身漏极相连接；第一PMOS管PM1的栅极与第二PMOS管PM2的栅极连接在一起，源极与供电电源VDD相连接，漏极与第五NMOS管NM5的漏极相连接；第二PMOS管PM2和第一PMOS管PM1构成电流镜像电路，将第二PMOS管PM2漏极获取的电流信号镜像到第一PMOS管PM1的漏极；
第八NMOS管NM8的漏极为电流比较放大器300的反相输入端，与参考存储单元相连接，获取参考存储单元中流出的电流，第八NMOS管NM8的源极接地，栅极与自身的漏极相连接；第五NMOS管NM5的栅极与第八NMOS管NM8的栅极相连接，构成电流镜像电路，用于将第八NMOS管NM8漏极获得的电流镜像到第五NMOS管NM5的漏极，第五NMOS管NM5的源极接地，漏极与第一PMOS管PM1的漏极相连接，连接点为公共点A，用于在公共点A处比较第一PMOS管PM1的漏极电流和第五NMOS管NM5的漏极电流，并通过公共点A输出比较结果。
电流比较放大器300中正反馈加速单元320可以包括：第二NMOS管NM2、第三NMOS管NM3和第四PMOS管NM4，
第二NMOS管NM2的漏极与供电电源VDD相连接，栅极与电流比较放大器300的输出端相连接，源极与公共点A相连接，用于在电流比较放大器300的输出端输出高电平时，增大第一PMOS管PM1的漏极电流和第五NMOS管的漏极电流之间的电流差；
第四PMOS管PM4的源极与公共点A相连接，漏极接地，栅极与第二NMOS管NM2的栅极相连接，用于在电流比较放大器300的输出端输出低电平时，增大第一PMOS管PM1的漏极电流和第五NMOS管NM5的漏极电流之间的电流差；
第三NMOS管NM3的栅极接供电电源，源极接第二NMOS管NM2的栅极，漏极接公共点A，用于为第二NMOS管NM2和第四PMOS管NM4提供静态偏置；
正反馈加速单元320的输出端接第二NMOS管NM2栅极和第四PMOS管PM4的栅极。
输出整形电路600包括：第二反相器I2和第三反相器I3，第二反相器I2的输入端为输出整形电路600的输入端，第二反相器I2的输出端与第三反相器I3的输入端相连接，第三反相器I3的输出端为输出整形电路600的输出端。第三反相器I3的输出端与第二NMOS管NM2的栅极相连接。
图4所示的电路中，NM2、PM4、NM3、I2和I3构成正反馈环路。
前级放大单元310分别通过第一输入端1和第二输入端2采样取得存储单元Celli的电流Icell和参考存储单元的电流Iref，并作为电流比较放大器300的两个输入信号。通过第一PMOS管PM1和第二PMOS管PM2、第五NMOS管NM5和第八NMOS管NM8的电流镜像作用，第一PMOS管PM1和第五NMOS管NM5执行对Icell和Iref的比较，比较结果在公共点A转化为电压信号。在读取存储单元Celli时，由于第一PMOS管PM1和第二PMOS管PM2、以及第五NMOS管NM5和第八NMOS管NM8的镜像作用，在A点产生了大小为|Icell-Iref|的电流差，并对第一电容Cp进行充电或放电。当Icell＞Iref时，第一电容Cp充电，A点电位升高；反之放电，A点电位降低。
正反馈加速单元320能检测A点的电位变化，并能通过正反馈正向加速A点的电位变化。在本发明的电流模灵敏放大器没有读取存储单元Celli的时候，正反馈加速单元320通过第三NMOS管NM3的偏置使反馈环路处于平衡稳态，即流经第二NMOS管NM2和第四PMOS管PM4的电流平衡(INM2＝IPM4)。在此平衡状态下，第二反相器I2、第三反相器I3的作用等效于放大器。
当A点电位上升，经过第二反相器I2、第三反相器I3的同相放大作用，B点电位也上升，并且比A点上升的值要多，所以第二NMOS管NM2的栅源电压增大。由MOS管导通特性可知，流过第二NMOS管NM2的电流INM2也增大。同理，当A点电位下降时，IPM4增大。总之，正反馈加速单元320检测A点的电位变化后，在A点产生了大小为|INM2-IPM4|的电流差。
由于前级放大单元310及正反馈加速单元320的以上作用，A点获得的实际充电或放电电流大小为|Icell-Iref|+|INM2-IPM4|，而传统方案仅能达到|Icell-Iref|，可见本方案的设计能加快A点电位变化的瞬态过渡，最终也就加快了B点的电平转移。
本发明实施例提供的一种电流模灵敏放大器，可以使用反馈钳位电路为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并将所述电流输入电流比较放大器，以与从参考存储单元获取的电流进行比较并输出比较结果。由于本发明的电流比较放大器使用了正反馈电路，因此能够有效提高电流差。由于电流模灵敏放大器的电流比较时间与所比较的两个电流之间的差额(即电流差)成反比关系，因此本发明能够有效提高数据的读取速度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (4)
1.一种电流模灵敏放大器，应用于存储器，其特征在于，包括：反馈钳位电路、电流比较放大器，
所述反馈钳位电路的输入端与存储单元相连接，为存储单元提供稳定偏置电压以得到流经该存储单元的稳定的传输电流，并通过所述反馈钳位电路的输出端将所述传输电流输入所述电流比较放大器的同相输入端；
所述电流比较放大器的反相输入端与参考存储单元相连接，用于比较从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流的大小，并通过所述电流比较放大器的输出端输出比较结果，所述电流比较放大器的输出端反馈回所述电流比较放大器中，形成正反馈电路，用于增大从所述参考存储单元获得的电流和从所述反馈钳位电路获得的电流之间的电流差；
所述电流比较放大器包括：前级放大单元和正反馈加速单元，
所述前级放大单元的第一输入端为所述电流比较放大器的同相输入端，所述前级放大单元的第二输入端为所述电流比较放大器的反相输入端，所述前级放大单元用于比较从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流的大小，并通过所述前级放大单元的第一输出端输出第一比较结果；
所述正反馈加速单元，用于获得所述第一输出端输出的比较结果，并对其进行正反馈处理，增大从所述参考存储单元获得的电流和从所述反馈钳位电路中获得的电流之间的电流差；
其中，所述前级放大单元包括：
第二PMOS管、第一PMOS管、第八NMOS管、第一电容和第五NMOS管，
所述第二PMOS管的漏极为所述电流比较放大器的同相输入端，该第二PMOS管的源极与供电电源相连接，该第二PMOS管的栅极与自身漏极相连接；
所述第一PMOS管的栅极与所述第二PMOS管的栅极连接在一起，该第一PMOS管的源极与供电电源相连接，该第一PMOS管的漏极与第五NMOS管的漏极相连接；所述第二PMOS管和所述第一PMOS管构成电流镜像电路，将所述第二PMOS管漏极获取的电流信号镜像到所述第一PMOS管的漏极；
所述第八NMOS管的漏极为所述电流比较放大器的反相输入端，与参考存储单元相连接，获取参考存储单元中流出的电流，所述第八NMOS管的源极接地，所述第八NMOS管栅极与自身的漏极相连接；
所述第五NMOS管的栅极与所述第八NMOS管的栅极相连接，构成电流镜像电路，用于将所述第八NMOS管漏极获得的电流镜像到所述第五NMOS管的漏极，所述第五NMOS管的源极接地，所述第五NMOS管的漏极与所述第一PMOS管的漏极相连接，连接点为公共点A，用于在公共点A处比较所述第一PMOS管的漏极电流和所述第五NMOS管的漏极电流，并通过公共点A输出比较结果，其中A点即为所述前级放大单元的第一输出端；
所述第一电容的一端接地，另一端连接所述公共点A；
所述正反馈加速单元包括：第二NMOS管、第三NMOS管和第四PMOS管，
所述第二NMOS管的漏极与供电电源相连接，该第二NMOS管的栅极与所述电流比较放大器的输出端相连接，该第二NMOS管的源极与所述公共点A相连接，用于在所述电流比较放大器的输出端输出高电平时，增大所述第一PMOS管的漏极电流和所述第五NMOS管的漏极电流之间的电流差；
所述第四PMOS管的源极与所述公共点A相连接，该第四PMOS管的漏极接地，该第四PMOS管的栅极与所述第二NMOS管的栅极相连接，用于在所述电流比较放大器的输出端输出低电平时，增大所述第一PMOS管的漏极电流和所述第五NMOS管的漏极电流之间的电流差；
所述第三NMOS管的栅极接供电电源，该第三NMOS管的源极接所述第二NMOS管的栅极，该第三NMOS管的漏极接所述公共点A，用于为所述第二NMOS管和所述第四PMOS管提供静态偏置；
所述电流比较放大器的输出端接所述第二NMOS管栅极和所述第四PMOS管的栅极，形成反馈。
2.根据权利要求1所述的电流模灵敏放大器，其特征在于，还包括：输出整形电路，用于对所述电流差的信号进行整形，所述输出整形电路的输入端与所述电流比较放大器的输出端相连接，所述输出整形电路的输出端反馈回所述电流比较放大器中，形成正反馈电路。
3.根据权利要求1或2所述的电流模灵敏放大器，其特征在于，所述反馈钳位电路包括：第一反相器、第四NMOS管和第六NMOS管，
所述第一反相器的输入端与所述第四NMOS管的源极相连接，该第一反相器的输出端与所述第四NMOS管的栅极相连接；所述第四NMOS管的漏极为所述反馈钳位电路的输出端，该第四NMOS管的源极为所述反馈钳位电路的输入端且与所述存储单元中浮栅管的漏极相连接；所述第六NMOS管的漏极与供电电源相连接，该第六NMOS管的栅极输入一预充电信号，以控制所述存储单元中浮栅管的漏极快速充电到钳位电位，该第六NMOS管的源极与所述第四NMOS管的源极相连接。
4.根据权利要求2所述的电流模灵敏放大器，其特征在于，所述输出整形电路包括：第二反相器和第三反相器，
所述第二反相器的输入端为所述输出整形电路的输入端，所述第二反相器的输出端与所述第三反相器的输入端相连接，所述第三反相器的输出端为所述输出整形电路的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110366935.8A CN102420002B (zh) | 2011-11-17 | 2011-11-17 | 一种电流模灵敏放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110366935.8A CN102420002B (zh) | 2011-11-17 | 2011-11-17 | 一种电流模灵敏放大器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102420002A CN102420002A (zh) | 2012-04-18 |
| CN102420002B true CN102420002B (zh) | 2014-02-19 |
Family
ID=45944370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110366935.8A Active CN102420002B (zh) | 2011-11-17 | 2011-11-17 | 一种电流模灵敏放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102420002B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377696B (zh) * | 2012-04-24 | 2016-06-08 | 北京兆易创新科技股份有限公司 | 一种为存储单元提供稳定电压的系统 |
| CN104518779A (zh) * | 2014-12-03 | 2015-04-15 | 宁波大学 | 一种传输管电流模混合逻辑电路 |
| CN105185404B (zh) * | 2015-07-30 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 电荷转移型灵敏放大器 |
| CN110942789A (zh) * | 2018-09-21 | 2020-03-31 | 合肥格易集成电路有限公司 | 一种灵敏放大器电路及非易失存储器 |
| CN113793629B (zh) * | 2021-09-02 | 2022-09-06 | 中天弘宇集成电路有限责任公司 | 灵敏放大器及存储装置 |
| CN117907665B (zh) * | 2024-03-12 | 2024-05-14 | 湃晟芯(苏州)科技有限公司 | 一种高精度、高泛用性的电流检测电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634890A (en) * | 1984-09-06 | 1987-01-06 | Thomson Components-Mostek Corporation | Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit |
| CN1231920C (zh) * | 2002-03-28 | 2005-12-14 | 华邦电子股份有限公司 | 供多阶快闪存储器用的快速低电压电流模式识别电路 |
| CN1845253A (zh) * | 2006-04-28 | 2006-10-11 | 清华大学 | 一种应用于快闪存储器的灵敏放大器电路 |
| CN102081959A (zh) * | 2009-11-26 | 2011-06-01 | 中国科学院微电子研究所 | 一种存储器读出电路以及存储器 |
-
2011
- 2011-11-17 CN CN201110366935.8A patent/CN102420002B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634890A (en) * | 1984-09-06 | 1987-01-06 | Thomson Components-Mostek Corporation | Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit |
| CN1231920C (zh) * | 2002-03-28 | 2005-12-14 | 华邦电子股份有限公司 | 供多阶快闪存储器用的快速低电压电流模式识别电路 |
| CN1845253A (zh) * | 2006-04-28 | 2006-10-11 | 清华大学 | 一种应用于快闪存储器的灵敏放大器电路 |
| CN102081959A (zh) * | 2009-11-26 | 2011-06-01 | 中国科学院微电子研究所 | 一种存储器读出电路以及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102420002A (zh) | 2012-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102420002B (zh) | 一种电流模灵敏放大器 | |
| CN107464581B (zh) | 灵敏放大器电路 | |
| CN102394094B (zh) | 一种全电流灵敏放大器 | |
| CN102081959B (zh) | 一种存储器读出电路以及存储器 | |
| CN101916583B (zh) | 灵敏放大器以及存储器 | |
| CN100440377C (zh) | 一种应用于快闪存储器的读出放大器电路 | |
| US5604705A (en) | Static random access memory sense amplifier | |
| JP2008176830A5 (zh) | ||
| CN106205713B (zh) | 一种高速感应放大器 | |
| CN102420004B (zh) | 一种电流模灵敏放大器 | |
| CN104112466B (zh) | 一种应用于多次可编程非易失性存储器的灵敏放大器 | |
| CN108288480B (zh) | 一种基于磁隧道结的数据锁存读出灵敏放大器 | |
| CN102426851A (zh) | 读取时序产生电路 | |
| CN102930891A (zh) | 读出电路 | |
| CN105185404A (zh) | 电荷转移型灵敏放大器 | |
| CN101465157B (zh) | 用于1t1c铁电存储器的动态自适应参考产生电路 | |
| CN103217615A (zh) | 一种输出短路检测电路 | |
| CN101369450A (zh) | 相变存储器的感测电路 | |
| US7804715B2 (en) | Bitcell current sense device and method thereof | |
| CN104078078A (zh) | 一种基于半浮栅存储器的读写控制电路 | |
| CN105741871A (zh) | 灵敏放大电路及存储器 | |
| CN112967740A (zh) | 非易失存储器超高速读出电路及读出方法 | |
| CN102426845B (zh) | 一种电流模灵敏放大器 | |
| CN203895126U (zh) | 一种改进型交叉耦合灵敏放大器 | |
| CN102148060B (zh) | 电荷泵系统及存储器编程电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |