CN102385901B - 低功耗apd灵敏放大器 - Google Patents
低功耗apd灵敏放大器 Download PDFInfo
- Publication number
- CN102385901B CN102385901B CN 201110280437 CN201110280437A CN102385901B CN 102385901 B CN102385901 B CN 102385901B CN 201110280437 CN201110280437 CN 201110280437 CN 201110280437 A CN201110280437 A CN 201110280437A CN 102385901 B CN102385901 B CN 102385901B
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- sense amplifier
- apd
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及集成电路技术领域。公开了一种低功耗APD灵敏放大器,包括APD电路、电流镜型灵敏放大器以及锁存器,所述电流镜型灵敏放大器用于在输入信号sense和pd控制下将位线BL和上的小摆幅信号放大输出,输出为信号Sa_out和并将输出信号Sa_out和作为所述APD电路和锁存器的输入,所述锁存器用于将所述电流镜型灵敏放大器的输出信号Sa_out和进一步放大为全摆幅的输出信号Data_out,所述APD电路用于以所述电流镜型灵敏放大器的输出信号Sa_out和和输入信号sense作为输入,产生电源关断信号pd并输出,作为所述电流镜型灵敏放大器的输入。本发明能在不影响电路速度的情况下,进一步降低基于施密特触发器的APD灵敏放大器的功耗。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种低功耗APD灵敏放大器。
背景技术
随着工艺的进步和集成度的提高,功耗问题日益突出,因此如何降低电路功耗成为现在研究的热点。同时,工艺的进步使得能够将逻辑电路和存储器集成到同一块芯片中,存储器在芯片中所占的面积越来越大。根据ITRS(International Technology Roadmap forSemiconductors,国际半导体技术蓝图)的预测,到2013年,存储器会占整个芯片面积的90%。因此,嵌入式存储器以及它的外围电路将显著的影响整个芯片的功耗,减小存储器及其外围电路的功耗可以显著改善整个芯片的功耗特性。灵敏放大器作为SRAM(Static RandomAccess Memory,静态随机存储器)外围电路的重要组成部分,它的性能优劣对整个SRAM功能的实现、速度和功耗方面有着深刻的影响。因此,改进灵敏放大器的电路结构,对于降低SRAM的功耗,提高SRAM的性能有着重大的意义。
灵敏放大器最主要的功能就是放大SRAM中位线上的电压信号。在SRAM电路中典型的电压摆幅为100mV,如果把位线上的信号直接加到外部电路上,那么外部电路就会由于无法辨认信号的逻辑值而无法正常工作。灵敏放大器要将位线上的电压放大至全摆幅并在输出端输出。
传统的Current-mirror(电流镜)灵敏放大器是一种应用广泛的结构,如图1所示[1],该电路可以由两级结构组成:第一级结构用源跟随器来放大位线上的信号,并把放大后的信号送入第二级主放大器;第二级主放大器则是用类似运算放大器的结构将信号放大至全摆幅输出。当sense=0时,放大器为预充工作;当sense=1时,放大器开始放大位线上的小摆幅信号。在Current-mirror灵敏放大器工作时会有静态电流通过尾管流向地线GND,因此电流镜型灵敏放大器的功耗比较大。
在传统的Current-mirror灵敏放大器基础上,通过外加APD(Automatic-power-down,电源自动关断)电路和锁存器,可以构成APD灵敏放大器,如图2(a)所示[2]。其中的APD电路由两个施密特触发器,一个与非门和一个动态反相器组成。与一般的Current-mirror灵敏放大器不同,这种APD灵敏放大器利用施密特触发器来探测放大器的输出信号,同时产生电源关断信号pd,这样它可以在完成放大之后自动地及时关断灵敏放大器,降低功耗。由于引入了电源关断信号pd,其中的Current-mirror灵敏放大器的结构也做出相应的改进:MN5和MN6串联构成第一级的尾管,MN7和MN8串联构成第二级的尾管,MN6和MN8的栅极受pd信号控制,同时增加了受pd信号控制的预充管MP19、MP20、MP23、MP24。当Current-mirror灵敏放大器的输出sa_out(或)的电平低于施密特触发器的阈值VHL时,施密特触发器的输出变为0,经过与非门和反相器后使得pd信号变为0,关断Current-mirror灵敏放大器。APD电路中主要是采用了施密特触发器,在此把这种灵敏放大器称为基于施密特触发器的APD灵敏放大器。这种基于施密特触发器的APD灵敏放大器降低了Current-mirror灵敏放大器功耗,但是从图2(a)中可以看出,这种灵敏放大器增加了一个比较复杂的APD电路,APD电路本身的功耗和面积都占据了整个电路的50%左右。
上面提到的参考文献如下:
[1]H.Nambu,K.Kanetani,K.Yamasaki,K.Higeta,M.Usami,Y.Fujimura,K.Ando,T.Kusunoki,K.Yamaguchi,and N.Homma,“A1.8-ns access,550-MHz,4.5-Mb CMOS SRAM,”IEEE J.Solid-StateCircuit,1998,vol.33,no.11,1650-1658
[2]Ya-Chun Lai and Shi-Yu Huang,“A resilient and power-efficientautomatic-power-down sense amplifier for SRAM design,”IEEE Circuitsand Systems,2008,vol.55,1031-1035
发明内容
(一)要解决的技术问题
本发明所要解决的技术问题是:如何在不影响电路速度的情况下,进一步降低基于施密特触发器的APD灵敏放大器的功耗。
(二)技术方案
为解决上述技术问题,本发明提供了一种低功耗APD灵敏放大器,包括APD电路、电流镜型灵敏放大器以及锁存器,所述电流镜型灵敏放大器用于在输入信号sense和pd控制下将位线BL和上的小摆幅信号放大输出,输出为信号Sa_out和并将输出信号Sa_out和作为所述APD电路和锁存器的输入,所述锁存器用于将所述电流镜型灵敏放大器的输出信号Sa_out和进一步放大为全摆幅的输出信号Data_out,所述APD电路用于以所述电流镜型灵敏放大器的输出信号Sa_out和和输入信号sense作为输入,产生电源关断信号pd并输出,作为所述电流镜型灵敏放大器的输入。
优选地,所述APD电路包括NMOS管MN0,PMOS管MP2、MP3、MP4,以及两个反相器;MP2和MP3并联,MP2和MP3的源极与MP4的漏极相连,漏极与MN0的漏极相连形成节点A,MP2和MP3的栅极分别连接到所述电流镜型灵敏放大器的输出Sa_out和MN0和MP4的源极分别连接到地线GND和电源VDD;其中一个反相器以信号sense作为输入,输出信号连接到MN0和MP4的栅极;另一个反相器以节点A的信号作为输入,输出产生电源关断信号pd。
优选地,所述锁存器包括两个与非门,其中一个与非门M的一个输入端连接所述电流镜型灵敏放大器的输出端Sa_out,另一个输入端连接到另一个与非门N的输出端;另一个与非门N的一个输入端连接所述电流镜型灵敏放大器的输出端另一个输入端连接到与非门M的输出端。
优选地,所述电流镜型灵敏放大器包括10个NMOS管、8个PMOS管和1个二输入与门;其中,
5个NMOS管MN1、MN2、MN3、MN4、MN5组成第一级电平抬升电路,其中位线BL和上的输入信号与MN1和MN2的栅极相连,MN1和MN2的漏极连接到电源VDD,MN1和MN2的源极分别与MN3和MN4的漏极相连,同时作为第一级电平抬升电路的输出so和sob并作为下一级电路的输入,MN3和MN4的源极与MN5的漏极相连,MN5的源极连接到地线GND;
5个NMOS管MN6、MN7、MN8、MN9、MN10和4个PMOS管MP11、MP12、MP13、MP14组成第二级放大电路,其中MN6的漏极以及MN7、MN8、MN9、MN10的源极相连接,MN6的源极连接到地线GND,信号sense和pd经过所述二输入与门后的输出信号与MN6的栅极相连,MN8和MN10的栅极与第一级电平抬升电路的输出so相连,MN7和MN9的输出与第一级电平抬升电路的输出sob相连,MN7的漏极以及PMOS管MP12漏极与第二级放大电路的输出Sa_out相连,MN10的漏极以及PMOS管MP14的漏极与第二级放大电路的输出相连,MN8的漏极与PMOS管MP11的栅极和漏极以及MP12的栅极相连,MN9的漏极与PMOS管MP13的栅极和漏极以及MP14的栅极相连,PMOS管MP11、MP12、MP13、MP14的源极与电源VDD相连;
其余4个PMOS管MP15、MP16、MP17、MP18作为4个预充管,源极均与电源VDD相连,栅极均与信号sense相连,漏极分别连接到信号so、sob、Sa_out和
(三)有益效果
本发明的结构采用改进的APD电路产生pd信号关断灵敏放大器,与基于施密特触发器的APD灵敏放大器相比,在没有影响整个电路速度的情况下,进一步降低了灵敏放大器的功耗,同时优化了电路的面积。电路模拟仿真软件HSPICE的仿真结果显示,同传统Current-mirror灵敏放大器相比,本发明的低功耗APD灵敏放大器的功耗延迟积降低了44.4%,同基于施密特触发器的APD灵敏放大器相比,功耗延迟积降低了41.7%。
附图说明
图1是传统的Current-mirror灵敏放大器的结构示意图;
图2是传统的基于施密特触发器的APD灵敏放大器结构示意图,其中(a)为总体结构示意图,(b)为其中改进的Current-mirror灵敏放大器的结构示意图;
图3是本发明的低功耗APD灵敏放大器的结构示意图,其中(a)为总体结构示意图,(b)为其中改进的Current-mirror灵敏放大器(SA)的结构示意图;
图4是本发明的低功耗APD灵敏放大器工作时信号sense、BL、Sa_out、data_out和pd的波形图;
图5是三种电路结构的延迟波形图;
图6是三种电路结构的工作电流波形图。
具体实施方式
下面对于本发明所提出的一种低功耗灵敏放大器,结合附图和实施例详细说明。
本发明提供一种低功耗APD灵敏放大器,所述灵敏放大器由一个改进的Current-mirror灵敏放大器(电流镜型灵敏放大器)、APD电路和锁存器组成。所述Current-mirror灵敏放大器在输入信号sense和pd控制下将位线BL和(二者是互为非的信号)上的小摆幅信号(这里的小摆幅信号是相对于全摆幅信号而言的)放大输出(Sa_out和),作为APD电路和锁存器的输入。所述锁存器将Current-mirror灵敏放大器的输出(Sa_out和)进一步放大为全摆幅的输出信号Data_out。所述APD电路以所述Current-mirror的灵敏放大器的输出Sa_out(或)和sense信号为输入,产生电源关断信号pd并输出,作为Current-mirror灵敏放大器的输入。
所述APD电路由NMOS管MN0,PMOS管MP2、MP3、MP4,两个反相器组成。PMOS管MP2和MP3并联,源极同PMOS管MP4的漏极相连(节点B),漏极同NMOS管MN0的漏极相连(节点A),PMOS管MP2和MP3的栅极分别连接到所述Current-mirror灵敏放大器的输出Sa_out和NMOS管MN0和PMOS管MP4的源极分别连接到地线GND和电源VDD。一个反相器以sense信号为输入,输出信号连接到MN0和MP4的栅极。另一个反相器以A节点的信号为输入,输出产生pd信号。
所述Current-mirror灵敏放大器SA由10个NMOS管、8个PMOS管和1个二输入与门组成。5个NMOS管组成第一级电平抬升电路(起电位抬升的作用),其中位线BL和的输入信号(小摆幅信号)同MN1和MN2的栅极相连,MN1和MN2的漏极连接到电源VDD,MN1和MN2的源极分别与MN3和MN4的漏极相连,同时作为第一级电平抬升电路的输出so和sob并作为下一级电路的输入,MN3和MN4的源极与MN5的漏极相连(节点C),MN5的源极连接到地线GND。5个NMOS管和4个PMOS管组成第二级放大电路(用于将信号放大至全摆幅输出),其中NMOS管MN6的漏极以及MN7、MN8、MN9、MN10的源极连接到节点D,MN6的源极连接到地线GND,sense信号和pd信号经过二输入与门后的输出信号与MN6的栅极相连,MN8和MN10的栅极与第一级电平抬升电路的输出so相连,MN7和MN9的输出与第一级电平抬升电路的输出sob相连,MN7的漏极以及PMOS管MP12漏极与第二级放大电路的输出Sa_out相连,MN10的漏极以及PMOS管MP14的漏极与第二级放大电路的输出相连,MN8的漏极与PMOS管MP11的栅极和漏极以及MP12的栅极相连,MN9的漏极与PMOS管MP13的栅极和漏极以及MP14的栅极相连,PMOS管MP11、MP12、MP13、MP14的源极与电源VDD相连。PMOS管MP15、MP16、MP17、MP18是4个预充管,其源极与电源VDD相连,其栅极与sense信号相连,其漏极分别连接到so、sob、Sa out和
本发明的实施例以如图3所示的灵敏放大器结构从位线BL或上读1为例来说明,是在图2所示的基于施密特触发器的APD灵敏放大器的基础上做的改进。图3(a)中表示反相器,表示二输入与非门,MN0为NMOS管,MP2、MP3、MP4为PMOS管,图3(b)中表示二输入与门。如图3(a)所示,该新型灵敏放大器在此称为低功耗APD灵敏放大器。如图3(a)所示,低功耗APD灵敏放大器在基于施密特触发器的APD灵敏放大器基础上改进了APD电路,用由4个MOS管和一个反相器组成的APD替换了原来的两个施密特触发器和一个二输入与非门,简化了APD电路。用所述4个MOS管组成的延时单元及反相器产生电源关断pd信号以降低灵敏放大器的功耗,而简化后的APD电路的功耗也有所降低,这样可以达到降低整个电路功耗的目的;优化设计PMOS管MP2和MP3的尺寸可以保证不影响整个电路的速度和功能。
上述低功耗APD灵敏放大器的具体工作过程为:首先sense=0,图3(b)中MN5和MN6截止,灵敏放大器不工作,MP15、MP16、MP17、MP18导通,对so、sob、Sa_out和进行预充,将Sa_out和都预充为1,在图3(a)中由于sense=0,MN0导通,MP4截止,又由于Sa_out=1,MP2、MP3截止,pd=1。其次,若sense=1,从位线(BL或)上读1,图3(b)中MN5和MN6导通,MP15、MP16、MP17、MP18截止,灵敏放大器开始工作,放大位线BL和上的小摆幅信号,输出信号电平开始下降,图3(a)中sense=1,MN0截止,MP4导通,由于信号电平开始下降,MP3逐渐导通,对节点A充电,当节点A的电平上升到反相器的阈值电压时,通过反相器翻转,使得pd=0,当pd=0以后,图3(b)中MN5和MN6截止,灵敏放大器停止工作,降低功耗,此时输出信号Sa_out和形成一定的电压差,经过锁存器进一步放大为全摆幅的数据输出Data_out,读出结束。需要说明的是,在低功耗APD灵敏放大器开始工作通常会将输出Sa_out和都预充到1,而在正常工作时Sa_out和是互为非的信号。
同基于施密特触发器的APD灵敏放大器相比,首先,上述灵敏放大器的APD电路大大简化,降低了整个电路的功耗。其次,优化设计PMOS管MP2和MP3的尺寸,可以保证电路的速度和功能不受影响。
下面给出仿真结果及分析。
利用HSPICE对上面的电路进行仿真分析,该仿真实验基于0.13μm工艺,电源电压为1.2V。
图4给出了所述灵敏放大器工作时几个主要信号的波形。
分别对背景技术中提到的传统Current-mirror灵敏放大器、基于施密特触发器的APD灵敏放大器和本发明的低功耗APD灵敏放大器电路进行仿真。
可以测量出各电路的延迟时间(sense到Data_out的延迟)如表1所示。
表1三种结构电路的延迟时间
图5给出了三种结构电路的延迟波形图。从图中可以看出,本发明的低功耗APD灵敏放大器同基于施密特触发器的APD灵敏放大器相比,速度更快。
对三种电路结构的平均功耗进行测量,结果如表2所示。
表2各电路平均功耗情况
图6给出三种电路工作时电流的波形图,从图中可以看出本发明的低功耗APD灵敏放大器平均工作电流最小。
从上面的延迟时间和功耗可以得到三种电路的功耗延迟积,列在表3中:
表3三种电路的功耗延迟积
因此,仿真结果显示:1、与Current-mirror灵敏放大器相比,速度相当,但是功耗明显优于Current-mirror灵敏放大器;2、与基于施密特触发器的APD灵敏放大器相比,速度略有提高,功耗也有明显的优势。
由以上实施例可以看出,本发明中,Current-mirror灵敏放大器将位线BL和上的小摆幅信号放大,作为APD电路和锁存器的输入。所述锁存器将Current-mirror灵敏放大器的输出进一步放大为全摆幅的信号。所述APD电路由NMOS管MN0,PMOS管MP2、MP3、MP4,两个反相器组成。该结构采用APD电路产生关断信号,在适当的时间关断Current-mirror灵敏放大器,可以降低灵敏放大器的功耗。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (3)
1.一种低功耗APD灵敏放大器,所述APD为自动电源关闭,其特征在于,包括APD电路、电流镜型灵敏放大器以及锁存器,所述电流镜型灵敏放大器用于在输入信号sense和电源关断信号pd控制下将位线BL和上的小摆幅信号放大输出,输出为信号Sa_out和并将输出信号Sa_out和作为所述APD电路和锁存器的输入,所述锁存器用于将所述电流镜型灵敏放大器的输出信号Sa_out和进一步放大为全摆幅的输出信号Data_out,所述APD电路用于以所述电流镜型灵敏放大器的输出信号Sa_out和和输入信号sense作为输入,产生所述电源关断信号pd并输出,作为所述电流镜型灵敏放大器的输入;
3.如权利要求1所述的低功耗APD灵敏放大器,其特征在于,所述电流镜型灵敏放大器包括10个NMOS管、8个PMOS管和1个二输入与门;其中,
5个NMOS管MN1、MN2、MN3、MN4、MN5组成第一级电平抬升电路,其中位线BL和上的输入信号与MN1和MN2的栅极相连,MN1和MN2的漏极连接到电源VDD,MN1和MN2的源极分别与MN3和MN4的漏极相连,同时MN4和MN3的栅极分别作为第一级电平抬升电路的输出so和sob并作为下一级电路的输入,MN3和MN4的源极与MN5的漏极相连,MN5的栅极与输入信号sense连接,MN5的源极连接到地线GND;
5个NMOS管MN6、MN7、MN8、MN9、MN10和4个PMOS管MP11、MP12、MP13、MP14组成第二级放大电路,其中MN6的漏极以及MN7、MN8、MN9、MN10的源极相连接,MN6的源极连接到地线GND,信号sense和所述电源关断信号pd经过所述二输入与门后的输出信号与MN6的栅极相连,MN8和MN10的栅极与第一级电平抬升电路的输出so相连,MN7和MN9的栅极与第一级电平抬升电路的输出sob相连,MN7的漏极以及PMOS管MP12漏极与第二级放大电路的输出Sa_out相连,MN10的漏极以及PMOS管MP14的漏极与第二级放大电路的输出相连,MN8的漏极与PMOS管MP11的栅极和漏极以及MP12的栅极相连,MN9的漏极与PMOS管MP13的栅极和漏极以及MP14的栅极相连,PMOS管MP11、MP12、MP13、MP14的源极与电源VDD相连;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110280437 CN102385901B (zh) | 2011-09-20 | 2011-09-20 | 低功耗apd灵敏放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110280437 CN102385901B (zh) | 2011-09-20 | 2011-09-20 | 低功耗apd灵敏放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102385901A CN102385901A (zh) | 2012-03-21 |
CN102385901B true CN102385901B (zh) | 2013-10-02 |
Family
ID=45825250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110280437 Expired - Fee Related CN102385901B (zh) | 2011-09-20 | 2011-09-20 | 低功耗apd灵敏放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102385901B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104036821B (zh) * | 2014-06-12 | 2017-03-22 | 江南大学 | 一种改进型交叉耦合灵敏放大器 |
CN106875972B (zh) * | 2017-01-13 | 2019-10-25 | 中国科学院微电子研究所 | 一种应用在静态随机存储器中的读信号控制电路 |
CN106653072B (zh) * | 2017-02-03 | 2019-04-12 | 苏州大学 | 一种伪器件辅助灵敏放大器电路 |
CN109119119B (zh) * | 2018-08-29 | 2020-06-05 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
US11887655B2 (en) | 2020-08-13 | 2024-01-30 | Anhui University | Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches |
US11929111B2 (en) | 2020-09-01 | 2024-03-12 | Anhui University | Sense amplifier, memory and method for controlling sense amplifier |
US11862285B2 (en) | 2020-09-01 | 2024-01-02 | Anhui University | Sense amplifier, memory and control method of sense amplifier |
CN111933194B (zh) * | 2020-09-01 | 2022-11-01 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798252B2 (en) * | 2000-08-07 | 2004-09-28 | Infineon Technologies Ag | High speed sense amplifier |
CN102176186A (zh) * | 2011-03-18 | 2011-09-07 | 北京大学 | 电流镜求值动态电路 |
-
2011
- 2011-09-20 CN CN 201110280437 patent/CN102385901B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798252B2 (en) * | 2000-08-07 | 2004-09-28 | Infineon Technologies Ag | High speed sense amplifier |
CN102176186A (zh) * | 2011-03-18 | 2011-09-07 | 北京大学 | 电流镜求值动态电路 |
Non-Patent Citations (2)
Title |
---|
A Resilient and Power-Efficient Automatic-Power-Down Sense Amplifier for SRAM Design;Ya-Chun Lai等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-II:EXPRESS BRIEFS》;20081031;第55卷(第10期);1031-1035 * |
Ya-Chun Lai等.A Resilient and Power-Efficient Automatic-Power-Down Sense Amplifier for SRAM Design.《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-II:EXPRESS BRIEFS》.2008,第55卷(第10期),1031-1035. |
Also Published As
Publication number | Publication date |
---|---|
CN102385901A (zh) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102385901B (zh) | 低功耗apd灵敏放大器 | |
CN102592650B (zh) | 一种高速低功耗自关断位线灵敏放大器 | |
CN101795132B (zh) | 一种集成电路的i/o口的电位上拉电路和下拉电路 | |
TW423218B (en) | Charge-redistribution low-swing differential logic circuit | |
CN106230416B (zh) | 一种带有源钳位的无自举栅极驱动电路 | |
CN102176659B (zh) | 跨导增强的回收电流折叠mos管共源共栅放大器 | |
US8797789B2 (en) | Sense amplifier | |
CN108233896A (zh) | 一种低功耗灵敏放大器型d触发器 | |
CN102176658B (zh) | 宽带低功耗对称折叠mos管共源共栅放大器 | |
CN102930891A (zh) | 读出电路 | |
CN104579300A (zh) | 一种改善灵敏放大器负偏压温度不稳定性的恢复电路 | |
CN104036821A (zh) | 一种改进型交叉耦合灵敏放大器 | |
CN102339643B (zh) | 存储器及其读取电路 | |
KR101341734B1 (ko) | 전압 부스팅 기법을 이용한 cmos 차동 로직 회로 | |
CN116827320B (zh) | 一种快速响应的自适应电源转换电路 | |
CN203895126U (zh) | 一种改进型交叉耦合灵敏放大器 | |
CN112863561B (zh) | 灵敏放大器及其控制方法 | |
JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
CN106571796A (zh) | 上电复位电路和方法 | |
CN102946246A (zh) | 一种用于提高电压驱动能力的缓冲器 | |
CN109861673B (zh) | 一种电流比较器 | |
CN108418573B (zh) | 电源采样电路及包括其的零功耗上电复位电路 | |
CN101674057B (zh) | 可降低耗电量的轨对轨运算放大器 | |
CN102034540B (zh) | 压摆率控制装置及其控制方法 | |
CN104637531A (zh) | Sram存储模块及其灵敏放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131002 Termination date: 20160920 |
|
CF01 | Termination of patent right due to non-payment of annual fee |