CN112863561B - 灵敏放大器及其控制方法 - Google Patents

Abstract

本发明涉及一种灵敏放大器及其控制方法，灵敏放大器包括：预充电模块、第一输入输出端、第二输入输出端、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、第六开关单元、第七开关单元、第八开关单元、第一储能单元及第二储能单元。上述灵敏放大器可以对失调电压进行补偿，使得灵敏放大器的失调电压大大减小，从而提高灵敏放大器的灵敏度及分辨率。

Description

灵敏放大器及其控制方法

技术领域

本发明涉及集成电路技术领域，特别是涉及一种灵敏放大器及其控制方法。

背景技术

灵敏放大器中各器件之间存在的随机失配会造成器件之间的阈值电压的失配，这将会导致灵敏放大器失调电压的产生；而失调电压会导致灵敏放大器读取的时候产生低感阈度(low sense margin)的问题，从而使得灵敏放大器的灵敏度较低、分辨率较低及容易造成读取错误。

另一方面，灵敏放大器的小信号差分输入电压由电荷分享效应(charge sharing)产生，由于位线越来越长，位线的寄生电容越来愈大，而与此同时，存储电容越来越小，这将导致电荷分享效应产生的小信号差分输入电压越来越小，从而使得失调电压的影响越来越显著。

发明内容

基于此，有必要针对现有技术中的灵敏放大器存在失调电压，从而导致灵敏放大器的灵敏度较低、分辨率较低及容易造成读取错误的问题，提供一种灵敏放大器及其控制方法。

本发明提供一种灵敏放大器，包括：

包括：预充电模块、第一输入输出端、第二输入输出端、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、第六开关单元、第七开关单元、第八开关单元、第一储能单元及第二储能单元；其中，

所述预充电模块一端与第一位线相连接，另一端与第二位线相连接，用于将所述第一位线及所述第二位线预充电至预设电压；

所述第一输入输出端与所述第一位线相连接；所述第二输入输出端与所述第二位线相连接；

所述第一PMOS管的栅极经由所述第二开关单元与所述第二输入输出端相连接，所述第一PMOS管的漏极经由所述第一开关单元与所述第一输入输出端相连接；所述第二PMOS管的栅极经由所述第一开关单元与所述第一输入输出端相连接，所述第二PMOS管的漏极经由所述第二开关单元与所述第二输入输出端相连接；所述第一NMOS管的栅极与所述第二输入输出端相连接，且经由所述第三开关单元与所述第一输入输出端相连接，所述第一NMOS管的漏极经由所述第三开关单元与所述第一输入输出端相连接；所述第二NMOS管的栅极与所述第一输入输出端相连接，且经由所述第四开关单元与所述第二输入输出端相连接，所述第二NMOS管的漏极经由所述第四开关单元与所述第二输入输出端相连接；

所述第五开关单元一端与电源电压相连接，另一端与所述第一输入输出端相连接；所述第六开关单元一端与所述电源电压相连接，另一端与所述第二输入输出端相连接；

所述第一储能单元一端与所述第一输入输出端相连接，另一端经由所述第七开关单元接地；所述第二储能单元一端与所述第二输入输出端相连接，另一端经由所述第八开关单元接地；

所述第一开关单元、所述第二开关单元、所述第三开关单元及所述第四开关单元用于将所述第一PMOS管、所述第二PMOS管、所述第一NMOS管及所述第二NMOS管配置为放大模式或二极管模式。

上述灵敏放大器可以对失调电压进行补偿，使得灵敏放大器的失调电压大大减小，从而提高灵敏放大器的灵敏度及分辨率。

在一个可选的实施例中，所述灵敏放大器还包括：第九开关单元及第十开关单元；所述第九开关单元一端与所述第一位线相连接，另一端与所述第一储能单元的一端相连接；所述第十开关单元一端与所述第二位线相连接，另一端与所述第二储能单元的一端相连接。

在一个可选的实施例中，所述灵敏放大器还包括：第十一开关单元及第十二开关单元；所述第十一开关单元一端与所述第一位线相连接，另一端与所述第一输入输出端相连接；所述第十二开关单元一端与所述第二位线相连接，另一端与所述第二输入输出端相连接。

在一个可选的实施例中，所述灵敏放大器还包括：第一驱动管及第二驱动管；所述第一驱动管一端与所述电源电压相连接，另一端与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；所述第二驱动管一端接地，另一端与所述第一NMOS管的源极及所述第二NMOS管的源极相连接。

在一个可选的实施例中，所述第一驱动管包括PMOS管，所述第一驱动管的源极与所述电源电压相连接，所述第一驱动管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；所述第二驱动管包括NMOS管，所述第二驱动管的源极接地，所述第二驱动管的漏极与所述第一NMOS管的源极及所述第二NMOS管的源极相连接。

在一个可选的实施例中，所述灵敏放大器还包括第一开关管、第二开关管、第三储能单元、第四储能单元；所述第一开关管的一端与所述第一位线相连接，另一端连接所述第三储能单元的一端，所述第三储能单元的另一端接地；所述第二开关管的一端与所述第二位线相连接，另一端连接所述第四储能单元的一端，所述第四储能单元的另一端接地。

在一个可选的实施例中，所述第三开关单元包括第三开关管和第五开关管，所述第四开关单元包括第四开关管和第六开关管；

所述第三开关管的一端连接所述第一输入输出端，所述第三开关管的另一端连接所述第一NMOS管的漏极，所述第五开关管的一端连接所述第一NMOS管的漏极，所述第五开关管的另一端连接所述第一NMOS管的栅极；

所述第四开关管的一端连接所述第二输入输出端，所述第四开关管的另一端连接所述第二NMOS管的漏极，所述第六开关管的一端连接所述第二NMOS管的漏极，所述第六开关管的另一端连接所述第二NMOS管的栅极。

在一个可选的实施例中，所述第三开关管、所述第四开关管、所述第五开关管及第六开光管均为NMOS管或由NMOS管和PMOS管组成的传输门。

本发明还提供一种如上述任一示例中的灵敏放大器的控制方法，包括：

预充电阶段：将所述第一位线及所述第二位线预充电至预设电压；

失调电压补偿阶段：调节所述第一PMOS管、所述第二PMOS管、所述第二NMOS管及所述第二NMOS管的连接模式，补偿所述第一输入输出端和所述第二输入输出端的失调电压差。

上述灵敏放大器的控制方法通过对失调电压进行补偿，可以使得灵敏放大器的失调电压大大减小，从而提高灵敏放大器的灵敏度和分辨率。

在一个可选的实施例中，失调电压补偿阶段包括如下步骤：

至少将所述第一开关单元、所述第二开关单元、所述第三开关单元及所述第四开关单元置于关断状态，且将所述第五开关单元、所述第六开关单元、所述第七开关单元及所述第八开关单元置于闭合状态，以将所述第一输入输出端及所述第二输入输出端充电至所述电源电压；

将所述第五开关单元及所述第六开关单元置于关断状态，将所述第一NMOS管的栅极与所述第一NMOS管的漏极短接，并将所述第二NMOS管的栅极与所述第二NMOS管的漏极短接，以将所述第一输入输出端的电压放电至所述第二NMOS管的阈值电压，并经所述第二输入输出端的电压放电至所述第一NMOS管的阈值电压。

在一个可选的实施例中，失调电压补偿阶段之后还包括：

小信号放大阶段：将所述第一NMOS管及所述第二NMOS管连接为放大模式，对所述第一输入输出端与所述第二输入输出端的电压差进行放大；将所述第一PMOS管及所述第二PMOS管也连接为放大模式，将所述第一输入输出端或所述第二输入输出端的电压上拉至所述电源电压；

回写阶段：对所述第一位线进行回写。

附图说明

图1为本发明一个实施例中提供的灵敏放大器处于预充电状态时的电路图；

图2至图3为本发明一个实施例中提供的灵敏放大器处于失调电压补偿状态时的电路图；

图4至图6为本发明一个实施例中提供的灵敏放大器处于小信号放大状态时的电路图；

图7为本发明一个实施例中提供的灵敏放大器处于回写状态时的电路图。

附图标号说明

11 预充电模块

12 第三开关单元

13 第四开关单元

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在一个实施例中，如图1至图7所示，本发明提供一种灵敏放大器，包括：预充电模块11、第一输入输出端N1、第二输入输出端N2、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第一开关单元K1、第二开关单元K2、第三开关单元12、第四开关单元13、第五开关单元K5、第六开关单元K6、第七开关单元K7、第八开关单元K8、第一储能单元C1及第二储能单元C2；其中，预充电模块11一端与第一位线BLT相连接，另一端与第二位线BLC相连接，预充电模块11用于将第一位线BLT及第二位线BLC预充电至预设电压；第一输入输出端N1与第一位线BLT相连接；第二输入输出端N2与第二位线BLC相连接；第一PMOS管MP1的栅极经由第二开关单元K2与第二输入输出端N2相连接，第一PMOS管MP1的漏极经由第一开关单元K1与第一输入输出端N1相连接；第二PMOS管MP2的栅极经由第一开关单元K1与第一输入输出端N1相连接，第二PMOS管Mp2的漏极经由第二开关单元K2与第二输入输出端N2相连接；第一NMOS管MN1的栅极与第二输入输出端N2相连接，且经由第三开关单元12与第一输入输出端N1相连接，第一NMOS管N1的漏极经由第三开关单元12与第一输入输出端N1相连接；第二NMOS管MN2的栅极与第一输入输出端N1相连接，且经由第四开关单元13与第二输入输出端N2相连接，第二NMOS管MN2的漏极经由第四开关单元13与第二输入输出端N2相连接；第五开关单元K5一端与电源电压VDD相连接，另一端与第一输入输出端N1相连接；第六开关单元K6一端与电源电压VDD相连接，另一端与第二输入输出端N2相连接；第一储能单元C1一端与第一输入输出端N1相连接，另一端经由第七开关单元K7接地；第二储能单元C2一端与第二输入输出端N2相连接，另一端经由第八开关单元K8接地；第一开关单元K1、第二开关单元K2、第三开关单元12及第四开关单元13用于将第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1及第二NMOS管MN2配置为放大模式或二极管模式。

上述灵敏放大器可以对失调电压进行补偿，使得灵敏放大器的失调电压大大减小，从而提高灵敏放大器的灵敏度和分辨率。

在一个示例中，灵敏放大器还包括：第九开关单元K9及第十开关单元K10；第九开关单元K9一端与第一位线BLT相连接，另一端与第一储能单元C1的一端相连接；第十开关单元K10一端与第二位线BLC相连接，另一端与第二储能单元C2的一端相连接。

在一个示例中，灵敏放大器还包括：第十一开关单元K11及第十二开关单元K12；第十一开关单元K11一端与第一位线BLT相连接，另一端与第一输入输出端N1相连接；第十二开关单元K12一端与第二位线BLC相连接，另一端与第二输入输出端N2相连接。

在上述示例中，第一开关单元K1、第二开关单元K2、第五开关单元K5、第六开关单元K6、第七开关单元K7、第八开关单元K8、第九开关单元K9、第十开关单元K10、第十一开关单元K11及第十二开关单元K12均可以为NMOS管或由NMOS管和PMOS管组成的传输门。

在一个示例中，灵敏放大器还包括：第一驱动管M1及第二驱动管M2；第一驱动管M1一端与电源电压VDD相连接，另一端与第一PMOS管MP1的源极及第二PMOS管MP2的源极相连接；第二驱动管M2一端接地，另一端与第一NMOS管MN1的源极及第二NMOS管MN2的源极相连接

具体的，第一驱动管M1包括PMOS管，第一驱动管M1的源极与电源电压VDD相连接，第一驱动管M1的漏极与第一PMOS管MP1的源极及第二PMOS管MP2的源极相连接；第二驱动管M2包括NMOS管，第二驱动管M2的源极接地，第二驱动管M2的漏极与第一NMOS管MN1的源极及第二NMOS管MN2的源极相连接。

在一个示例中，灵敏放大器还包括第一开关管M3、第二开关管M4、第三储能单元C3、第四储能单元C4；第一开关管M3的一端与第一位线BLT相连接，另一端连接第三储能单元C3的一端，第三储能单元C3的另一端接地；第二开关管M4的一端与第二位线BLC相连接，另一端连接第四储能单元C4的一端，第四储能单元C4的另一端接地。

在一个示例中，第一开关管M3可以为NMOS管，第一开关管M3的漏极与第一位线BLT相连接，第一开关管M3的源极与第三储能单元C3相连接；第二开关管M4可以为NMOS管，第二开关管M4的漏极与第二位线BLC相连接，第二开关管M4的源极与第四储能单元C4相连接。

在一个示例中，第三开关单元12包括第三开关管K31和第五开关管K32，第四开关单元13包括第四开关管K41和第六开关管K42；第三开关管K31的一端连接第一输入输出端N1，第三开关管K31的另一端连接第一NMOS管MN1的漏极，第五开关管K32的一端连接第一NMOS管MN1的漏极，第五开关管K32的另一端连接第一NMOS管MN1的栅极；第四开关管K41的一端连接第二输入输出端N2，第四开关管K41的另一端连接第二NMOS管MN2的漏极，第六开关管K42的一端连接第二NMOS管MN2的漏极，第六开关管K42的另一端连接第二NMOS管MN2的栅极。

在一个示例中，第三开关管K31、第四开关管K41及第五开关管K32及第六开关管K4均为由NMOS管或由NMOS管和PMOS管组成的传输门。

本发明还提供一种上述灵敏放大器的控制方法，包括：

预充电阶段：将第一位线BLT及第二位线BLC预充电至预设电压；

失调电压补偿阶段：调节第一PMOS管MP1、第二PMOS管MP2、第二NMOS管MN1及第二NMOS管MN2的连接模式，补偿第一输入输出端N1和第二输入输出端N2的失调电压差。

在一个示例中，如图1所示，使用预充电(EQ)模块11将第一位线BLT及第二位线BLC预充电至预设电压。当预充电完成后，即断开预充电模块11。具体的，预设电压可以为电源电压的一半，也可以为其他值。

在一个示例中，失调电压补偿阶段包括如下步骤：首先，将第一开关单元K1、第二开关单元K2、第十一开关单元K11、第十二开关单元K12、第三开关单元12及第四开关单元13均置于断开状态，且将第五开关单元K5、第六开关单元K6、第七开关单元K7及第八开关单元K8置于闭合状态，如图2所示，以将第一输入输出端N1及第二输入输出端N2充电至电源电压VDD；然后，将第五开关单元K5及第六开关单元K6置于断开状态，闭合第五开关管K32，以将第一NMOS管MN1的栅极与第一NMOS管MN1的漏极短接，并闭合第六开关管K42，以将第二NMOS管MN2的栅极与第二NMOS管MN2的漏极短接，如图3所示，从而将第一输入输出端N1的电压放电至第二NMOS管MN2的阈值电压，并将第二输入输出端N2的电压放电至第一NMOS管MN1的阈值电压，进而，第一NMOS管MN1的阈值电压被存储至第二储能单元C2上，第二NMOS管MN2的阈值电压被存储至第一储能单元C1上。

在其中一个示例中，失调电压补偿阶段之后还包括：

小信号放大阶段：将第一NMOS管MN1及第二NMOS管MN2连接为放大模式，对第一输入输出端N1与第二输入输出端N2的电压差进行放大；将第一PMOS管MP1及第二PMOS管MP2也连接为放大模式，将第一输入输出端N1或第二输入输出端N2的电压上拉至电源电压VDD；

回写阶段：对第一位线BLT进行回写。

具体的，小信号放大阶段具体包括：首先，将第一开关管M3控制端的电压由低电平跳变至高电平，使得第一开关管M3导通，第三储能单元C3与第一位线BLT相连接，如图4所示，当第三储能单元C3的电压低于第一位线BLT的电压时，第一位线BLT对第三储能单元C3进行充电，当第三储能单元C3的电压高于第一位线BLT的电压时，第三储能单元C3对第一位线BLT充电；其次，闭合第九开关单元K9及第十开关单元K10，并断开第七开关单元K7及第八开关单元K8，且断开第五开关管K32和第六开关管K42，且闭合第三开关管K31和第四开关管K41，如图5所示，由于第一储能单元C1及第二储能单元C2两端的电压不能突变，此时，第一输入输出端N1的电压为第二NMOS管MN2的阈值电压与第一位线BLT的电压之和，第二输入输出端N2的电压为第一NMOS管NM1的阈值电压与第二位线BLC电压之和，第一NMOS管MN1及第二NMOS管MN2连接为放大模式，实现对差分输入信号进行放大，此时，第一PMOS管MP1及第二PMOS管MP2不介入放大过程，若图4过程中第三储能单元C3对第一位线BLT充电，则图5的过程中第一输入输出端N1的电压大于第二输入输出端N2的电压，若图4过程中第一位线BLT对第三储能单元C3充电，则图5的过程中第一输入输出端N1的电压小于第二输入输出端N2的电压；最后，将第一开关单元K1及第二开关单元K2闭合，以将第一PMOS管MP1及第二PMOS管MP2接入，如图6所示，第一驱动管M1的控制端的电压SAP拉低，使得第一驱动管M1导通，第一PMOS管MP1及第二PMOS管MP2连接为放大模式，利用第一PMOS管MP1及第二PMOS管MP2将第一输入输出端N1或第二输入输出端N2上拉至电源电压VDD；具体的，图6所示的过程之前，若第一输入输出端N1的电压大于第二输入输出端N2的电压，则第一PMOS管MP1的上拉能力增强，第一NMOS管MN1的下拉能力降低，第一输入输出端N1的电压被上拉至电源电压VDD，同时，第二PMOS管MP2的上拉能力降低，第二NMOS管MN2的下拉能力增强，第二输入输出端N2的电压被下拉至接地电压(GND)；图6所示的过程之前，若第一输入输出端N1的电压小于第二输入输出端N2的电压，第二PMOS管MP2的上拉能力增强，第二NMOS管MN2的下拉能力降低，第二输入输出端N2的电压被上拉至电源电压VDD，同时，第一PMOS管MP1的上拉能力降低，第一NMOS管MN1的下拉能力增强，第一输入输出端N1的电压被下拉至接地电压。需要说明的是，在小信号放大阶段，由于第一输入输出端N1的电压与第二输入输出端的电压N2已经分开较大的数值，即第一输入输出端N1的电压与第二输入输出端N2的电压相差较大，第一PMOS管MP1与第二PMOS管MP2之间的失配不足以导致读取错误。

在一个示例中，如图7所示，回写阶段具体为：将第十一开关单元K11置于闭合状态，以对第一位线BLT进行回写；更为具体的为：将第九开关单元S9断开，并将第十一开关单元K11闭合，第一输入输出端N1对第三储能单元C3进行充电，以实现对第一位线BLT的回写。

需要说明的是，也可以将第十开关单元K10断开，并将第十二开关单元K12闭合，第二输入输出端N2对第四储能单元C4进行充电，以实现对第二位线BLC的回写。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种灵敏放大器，其特征在于，包括：预充电模块、第一输入输出端、第二输入输出端、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、第六开关单元、第七开关单元、第八开关单元、第一储能单元及第二储能单元；其中，

所述预充电模块一端与第一位线相连接，另一端与第二位线相连接，用于将所述第一位线及所述第二位线预充电至预设电压；

所述第一输入输出端与所述第一位线相连接；所述第二输入输出端与所述第二位线相连接；

所述第一PMOS管的栅极经由所述第二开关单元与所述第二输入输出端相连接，所述第一PMOS管的漏极经由所述第一开关单元与所述第一输入输出端相连接；所述第二PMOS管的栅极经由所述第一开关单元与所述第一输入输出端相连接，所述第二PMOS管的漏极经由所述第二开关单元与所述第二输入输出端相连接，所述第一PMOS管和所述第二PMOS管的源极均电连接电源电压；所述第一NMOS管的栅极与所述第二输入输出端相连接，且经由所述第三开关单元与所述第一输入输出端相连接，所述第一NMOS管的漏极经由所述第三开关单元与所述第一输入输出端相连接；所述第二NMOS管的栅极与所述第一输入输出端相连接，且经由所述第四开关单元与所述第二输入输出端相连接，所述第二NMOS管的漏极经由所述第四开关单元与所述第二输入输出端相连接，所述第一NMOS管和所述第二NMOS管的源极均电连接地；

所述第五开关单元一端与电源电压相连接，另一端与所述第一输入输出端相连接；所述第六开关单元一端与所述电源电压相连接，另一端与所述第二输入输出端相连接；

所述第一储能单元一端与所述第一输入输出端相连接，另一端经由所述第七开关单元接地；所述第二储能单元一端与所述第二输入输出端相连接，另一端经由所述第八开关单元接地；

所述第一开关单元、所述第二开关单元、所述第三开关单元及所述第四开关单元用于将所述第一PMOS管、所述第二PMOS管、所述第一NMOS管及所述第二NMOS管配置为放大模式或二极管模式，所述第一开关单元可以为NMOS管或由NMOS管和PMOS管组成的传输门；

所述灵敏放大器还包括：第九开关单元及第十开关单元；所述第九开关单元一端与所述第一位线相连接，另一端与所述第一储能单元的一端相连接；所述第十开关单元一端与所述第二位线相连接，另一端与所述第二储能单元的一端相连接。

2.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：第十一开关单元及第十二开关单元；所述第十一开关单元一端与所述第一位线相连接，另一端与所述第一输入输出端相连接；所述第十二开关单元一端与所述第二位线相连接，另一端与所述第二输入输出端相连接。

3.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：第一驱动管及第二驱动管；所述第一驱动管一端与所述电源电压相连接，另一端与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；所述第二驱动管一端接地，另一端与所述第一NMOS管的源极及所述第二NMOS管的源极相连接。

4.根据权利要求3所述的灵敏放大器，其特征在于，所述第一驱动管包括PMOS管，所述第一驱动管的源极与所述电源电压相连接，所述第一驱动管的漏极与所述第一PMOS管的源极及所述第二PMOS管的源极相连接；所述第二驱动管包括NMOS管，所述第二驱动管的源极接地，所述第二驱动管的漏极与所述第一NMOS管的源极及所述第二NMOS管的源极相连接。

5.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括第一开关管、第二开关管、第三储能单元、第四储能单元；所述第一开关管的一端与所述第一位线相连接，另一端连接所述第三储能单元的一端，所述第三储能单元的另一端接地；所述第二开关管的一端与所述第二位线相连接，另一端连接所述第四储能单元的一端，所述第四储能单元的另一端接地。

6.根据权利要求5所述的灵敏放大器，其特征在于，所述第三开关单元包括第三开关管和第五开关管，所述第四开关单元包括第四开关管和第六开关管；

所述第三开关管的一端连接所述第一输入输出端，所述第三开关管的另一端连接所述第一NMOS管的漏极，所述第五开关管的一端连接所述第一NMOS管的漏极，所述第五开关管的另一端连接所述第一NMOS管的栅极；

所述第四开关管的一端连接所述第二输入输出端，所述第四开关管的另一端连接所述第二NMOS管的漏极，所述第六开关管的一端连接所述第二NMOS管的漏极，所述第六开关管的另一端连接所述第二NMOS管的栅极。

7.根据权利要求6所述的灵敏放大器，其特征在于，所述第三开关管、所述第四开关管、所述第五开关管及第六开关管均为NMOS管或由NMOS管和PMOS管组成的传输门。

8.一种如权利要求1至7中任一项所述的灵敏放大器的控制方法，其特征在于，包括：

预充电阶段：将所述第一位线及所述第二位线预充电至预设电压；

失调电压补偿阶段：调节所述第一PMOS管、所述第二PMOS管、所述第二NMOS管及所述第二NMOS管的连接模式，补偿所述第一输入输出端和所述第二输入输出端的失调电压差，所述失调电压补偿阶段包括如下步骤：

至少将所述第一开关单元、所述第二开关单元、所述第三开关单元及所述第四开关单元置于关断状态，且将所述第五开关单元、所述第六开关单元、所述第七开关单元及所述第八开关单元置于闭合状态，以将所述第一输入输出端及所述第二输入输出端充电至所述电源电压；

将所述第五开关单元及所述第六开关单元置于关断状态，将所述第一NMOS管的栅极与所述第一NMOS管的漏极短接，并将所述第二NMOS管的栅极与所述第二NMOS管的漏极短接，以将所述第一输入输出端的电压放电至所述第二NMOS管的阈值电压，并经所述第二输入输出端的电压放电至所述第一NMOS管的阈值电压。

9.根据权利要求8所述的灵敏放大器的控制方法，其特征在于，失调电压补偿阶段之后还包括：

小信号放大阶段：将所述第一NMOS管及所述第二NMOS管连接为放大模式，对所述第一输入输出端与所述第二输入输出端的电压差进行放大；将所述第一PMOS管及所述第二PMOS管也连接为放大模式，将所述第一输入输出端或所述第二输入输出端的电压上拉至所述电源电压；

回写阶段：对所述第一位线进行回写。