CN104579300A - 一种改善灵敏放大器负偏压温度不稳定性的恢复电路 - Google Patents

一种改善灵敏放大器负偏压温度不稳定性的恢复电路 Download PDF

Info

Publication number
CN104579300A
CN104579300A CN201410803600.1A CN201410803600A CN104579300A CN 104579300 A CN104579300 A CN 104579300A CN 201410803600 A CN201410803600 A CN 201410803600A CN 104579300 A CN104579300 A CN 104579300A
Authority
CN
China
Prior art keywords
pmos transistor
nmos pass
connects
transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410803600.1A
Other languages
English (en)
Inventor
翁宇飞
李力南
姜伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU KUANWEN ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SUZHOU KUANWEN ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU KUANWEN ELECTRONIC TECHNOLOGY Co Ltd filed Critical SUZHOU KUANWEN ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201410803600.1A priority Critical patent/CN104579300A/zh
Publication of CN104579300A publication Critical patent/CN104579300A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明是一种改善灵敏放大器负偏压温度不稳定性的恢复电路，包括一个SRAM灵敏放大器单元、以及一个NBTI效应恢复单元，所述SRAM灵敏放大器单元包括位线BLB、位线BL、预充电信号端Precharge、以及两个PMOS晶体管和三个NMOS晶体管，所述NBTI效应恢复单元包括所述反相器INV、第三PMOS晶体管M6、以及恢复单元信号输入端IN。本发明降低了NBTI效应对灵敏放大器电路的影响，提高了灵敏放大器电路的性能与可靠性，降低了电路功耗，提高存储器整体稳定性，增强了存储器的存取性能。

Description

一种改善灵敏放大器负偏压温度不稳定性的恢复电路
技术领域
本发明涉及半导体存储器领域，具体涉及一种改善灵敏放大器负偏压温度不稳定性的恢复电路。
背景技术
随着半导体存储器集成电路的集成度越来越高，对晶体管性能的要求也日益增高。因此，对于晶体管可靠性的要求也随之提高。在CMOS工艺中，负栅压温度不稳定性（NBTI）会极大影响PMOS的工作稳定性。
NBTI（negative bias temperature instability）效应发生在PMOS 器件中，引起其一系列电学参数的退化 ，当器件的栅极处于负偏压下时，器件的饱和漏极电流Idsat 和跨导Gm 不断减小、阈值电压绝对值不断增大。这种导致器件性能衰退的NBTI 效应，会随着栅极上的偏置电压的增加和温度的升高而更加显着。NBTI 主要是由硅/ 氧化层界面陷阱电荷和氧化层电荷的变化而引起的。在栅极的硅/ 氧化层界面中存在着一些Si 的悬挂键，如Si3≡Si·和Si2O≡Si·，一般认为在工艺工程上，H 会和硅的悬挂键结合形成SiH 键，称为氢钝化。但是在器件工作中会在栅极上形成一个高电场，此时SiH 键就容易被打断，形成H，H+ 或H2。这样硅的悬挂键就会吸引一个电荷，成为带正电性的界面陷阱电荷（Interface trapped charge）。这样所形成的不稳定状态我们称做界面态，这是一个可逆的电化学反应，受栅极上的偏置电压的增加和温度的升高影响显着。界面陷阱电荷的变化率和电场强度成正比，由于电场强度会随着技术节点的提高，以及氧化层厚度的减小而增加（如图1所示），因此可以认为NBTI 效应会随着技术节点的提高而更加显着。
在存储器电路中，灵敏放大器的设计直接制约着存储器的存取时间, 往往是提高存储器速度的瓶颈所在。随着工艺节点的不断下降，NBTI效应对灵敏放大器电路中的PMOS管性能的影响越来越大，有必要提出一种改善灵敏放大器负偏压温度不稳定性的恢复电路，有效消除NBTI效应对电路的影响，从而提高存储器电路的整体性能和可靠性。
发明内容
本发明的目的在于克服现有技术存在的问题，提供改善灵敏放大器负偏压温度不稳定性的恢复电路，可以用于缓解PMOS晶体管的NBTI效应。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种改善灵敏放大器负偏压温度不稳定性的恢复电路，包括一个SRAM灵敏放大器单元、以及一个NBTI效应恢复单元：
所述SRAM灵敏放大器单元包括位线BLB、位线BL、预充电信号端Precharge、以及两个PMOS晶体管和三个NMOS晶体管，其中，第一PMOS晶体管M1的源极和第二PMOS晶体管M2的源极共同连接高电平端VDD，栅极互连，第一PMOS晶体管M1的漏极连接放大器输出端OUT及第一NMOS晶体管M3的漏极，第二PMOS晶体管M2的漏极与其自身栅极互连，其漏极与栅极连接的公共端连接第二NMOS晶体管M4的漏极；
所述第一NMOS晶体管M3的栅极连接位线BLB，第二NMOS晶体管M4的栅极连接另一条位线BL，第一NMOS晶体管M3的源极与第二NMOS晶体管M4的源极互连，其源极互连的公共端连接第三NMOS晶体管M5的漏极；
所述第三NMOS晶体管M5的源极连接一个反相器INV的输出端，第三NMOS晶体管M5的栅极连接预充电信号端Precharge；
所述NBTI效应恢复单元包括所述反相器INV、第三PMOS晶体管M6、以及恢复单元信号输入端IN，其中，所述反相器INV的输入端和第三PMOS晶体管M6的栅极共同连接恢复单元信号输入端IN，第三PMOS晶体管M6的源极连接高电平端VDD，其漏极连接第一PMOS晶体管M1和第二PMOS晶体管M2的栅极互连公共端。
进一步的，所述输出端OUT设置于第一PMOS晶体管M1的漏极与第一NMOS晶体管M3的漏极互连公共端。
进一步的，所述PMOS晶体管M6为高阈值电压晶体管。
本发明的有益效果是:
1.当灵敏放大器工作于恢复模式时，信号输入端IN为低电平0V，PMOS晶体管M1与PMOS晶体管M2的栅极通过PMOS晶体管M6充电到VDD，有效地加速了灵敏放大器中PMOS晶体管M1和PMOS晶体管M2的NBTI效应恢复速度，有效抑制了PMOS管阈值电压的负向漂移，提高了灵敏放大器电路的性能与可靠性。
2. 当灵敏放大器工作于恢复模式时，信号输入端IN为低电平0V，反相器INV的输出端为高电平VDD,由于PMOS晶体管M1与PMOS晶体管M2的源极也连接高电平VDD,所以灵敏放大器的上下两端都连接高电平VDD，也就是说灵敏放大器上下两端的电压摆幅为0，有效地改善了灵敏放大器电路的静态功耗。
附图说明
图1为氧化层电场强度随技术节点和氧化层厚度的减小而变化的趋势图；
图2为本发明中改善灵敏放大器负偏压温度不稳定性的恢复电路。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。
参照图2所示，一种改善灵敏放大器负偏压温度不稳定性的恢复电路，包括一个SRAM灵敏放大器单元、以及一个NBTI效应恢复单元：
虚线框内为所述SRAM灵敏放大器单元，所述SRAM灵敏放大器单元包括位线BLB、位线BL、预充电信号端Precharge、以及两个PMOS晶体管和三个NMOS晶体管，其中，第一PMOS晶体管M1的源极和第二PMOS晶体管M2的源极共同连接高电平端VDD，栅极互连，第一PMOS晶体管M1的漏极连接放大器输出端OUT及第一NMOS晶体管M3的漏极，第二PMOS晶体管M2的漏极与其自身栅极互连，其漏极与栅极连接的公共端连接第二NMOS晶体管M4的漏极；
所述第一NMOS晶体管M3的栅极连接位线BLB，第二NMOS晶体管M4的栅极连接另一条位线BL，第一NMOS晶体管M3的源极与第二NMOS晶体管M4的源极互连，其源极互连的公共端连接第三NMOS晶体管M5的漏极；
所述第三NMOS晶体管M5的源极连接一个反相器INV的输出端，第三NMOS晶体管M5的栅极连接预充电信号端Precharge；
所述NBTI效应恢复单元包括所述反相器INV、第三PMOS晶体管M6、以及恢复单元信号输入端IN，其中，所述反相器INV的输入端和第三PMOS晶体管M6的栅极共同连接恢复单元信号输入端IN，第三PMOS晶体管M6的源极连接高电平端VDD，其漏极连接第一PMOS晶体管M1和第二PMOS晶体管M2的栅极互连公共端。
所述输出端OUT设置于第一PMOS晶体管M1的漏极与第一NMOS晶体管M3的漏极互连公共端。
在恢复单元中使用一个额外的PMOS晶体管M6来为灵敏放大器中的PMOS晶体管M1和M2提供栅极高电平VDD。所述PMOS晶体管M6为高阈值电压晶体管，其本身对NBTI效应不敏感。虽然高阈值电压的晶体管会造成电路速度的下降，但PMOS晶体管M6的作用只是将处于正常工作模式的灵敏放大器切换到恢复模式，所以只会增加切换延时而不影响灵敏放大器电路的整体性能。并且通过优化PMOS晶体管M6的尺寸能够有效降低电路整体面积。
当灵敏放大器电路处在正常工作模式时，高电平VDD施加于输入端IN，反相器INV输出低电平0V，高阈值PMOS晶体管M6关闭，两条位线BLB和BL预充电到高电平VDD,     Precharge先置为高电平VDD，通过PMOS晶体管M5使灵敏放大器电路的内部节点放电，设置初始状态；然后Precharge信号置为低电平0V，灵敏放大器进入灵敏放大阶段，通过输出端OUT输出灵敏放大结果，整个电路正常工作。
当灵敏放大器处于恢复模式时，低电平0V施加于输入端IN，反相器INV输出高电平VDD，Precharge信号保持低电平0V，这时，高阈值PMOS晶体管M6打开，灵敏放大器内部的PMOS晶体管M1和M2的栅极通过高阈值PMOS晶体管M6充电到高电平VDD，进入NBTI效应恢复模式。
恢复模式有效抑制了PMOS管阈值电压的负向漂移，提高了灵敏放大器电路的性能与可靠性。同时，PMOS晶体管M1与PMOS晶体管M2的源极以及NMOS晶体管的源极都连接高电平VDD，也就是说灵敏放大器上下两端的电压摆幅为0，有效地改善了灵敏放大器电路的静态功耗。从整体上加强了电路的性能。电路结构简单，具有很高的实用价值和广阔的市场前景。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种改善灵敏放大器负偏压温度不稳定性的恢复电路，其特征在于，包括一个SRAM灵敏放大器单元、以及一个NBTI效应恢复单元：
所述SRAM灵敏放大器单元包括位线BLB、位线BL、预充电信号端Precharge、以及两个PMOS晶体管和三个NMOS晶体管，其中，第一PMOS晶体管M1的源极和第二PMOS晶体管M2的源极共同连接高电平端VDD，栅极互连，第一PMOS晶体管M1的漏极连接放大器输出端OUT及第一NMOS晶体管M3的漏极，第二PMOS晶体管M2的漏极与其自身栅极互连，其漏极与栅极连接的公共端连接第二NMOS晶体管M4的漏极；
所述第一NMOS晶体管M3的栅极连接位线BLB，第二NMOS晶体管M4的栅极连接另一条位线BL，第一NMOS晶体管M3的源极与第二NMOS晶体管M4的源极互连，其源极互连的公共端连接第三NMOS晶体管M5的漏极；
所述第三NMOS晶体管M5的源极连接一个反相器INV的输出端，第三NMOS晶体管M5的栅极连接预充电信号端Precharge；
所述NBTI效应恢复单元包括所述反相器INV、第三PMOS晶体管M6、以及恢复单元信号输入端IN，其中，所述反相器INV的输入端和第三PMOS晶体管M6的栅极共同连接恢复单元信号输入端IN，第三PMOS晶体管M6的源极连接高电平端VDD，其漏极连接第一PMOS晶体管M1和第二PMOS晶体管M2的栅极互连公共端。
2.根据权利要求1所述的改善灵敏放大器负偏压温度不稳定性的恢复电路，其特征在于，所述输出端OUT设置于第一PMOS晶体管M1的漏极与第一NMOS晶体管M3的漏极互连公共端。
3.根据权利要求1所述的改善灵敏放大器负偏压温度不稳定性的恢复电路，其特征在于，所述PMOS晶体管M6为高阈值电压晶体管。
CN201410803600.1A 2014-12-23 2014-12-23 一种改善灵敏放大器负偏压温度不稳定性的恢复电路 Pending CN104579300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410803600.1A CN104579300A (zh) 2014-12-23 2014-12-23 一种改善灵敏放大器负偏压温度不稳定性的恢复电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410803600.1A CN104579300A (zh) 2014-12-23 2014-12-23 一种改善灵敏放大器负偏压温度不稳定性的恢复电路

Publications (1)

Publication Number Publication Date
CN104579300A true CN104579300A (zh) 2015-04-29

Family

ID=53094648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410803600.1A Pending CN104579300A (zh) 2014-12-23 2014-12-23 一种改善灵敏放大器负偏压温度不稳定性的恢复电路

Country Status (1)

Country Link
CN (1) CN104579300A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827232A (zh) * 2016-03-18 2016-08-03 苏州芯宽电子科技有限公司 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路
CN106531210A (zh) * 2016-10-11 2017-03-22 苏州宽温电子科技有限公司 一种改善p型nvm存储器nbti效应的差分架构存储单元
CN108305662A (zh) * 2018-03-27 2018-07-20 苏州大学 基于熔丝特性的改进的差分架构otp存储单元及存储器
CN108461103A (zh) * 2018-01-30 2018-08-28 苏州大学 一种提高sram良率的补偿电路
CN108511022A (zh) * 2018-03-27 2018-09-07 苏州大学 基于串联晶体管型的改进的差分架构Nor flash存储单元及存储器
CN108665919A (zh) * 2018-01-30 2018-10-16 苏州大学 一种改进的差分架构xpm存储单元及存储器
CN108711442A (zh) * 2018-01-30 2018-10-26 苏州大学 一种改进的差分架构SONOS Flash存储单元及存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922570A (zh) * 2004-02-12 2007-02-28 日立超大规模集成电路系统株式会社 随机数发生方法和半导体集成电路器件
US20080297195A1 (en) * 2007-05-31 2008-12-04 Yukihiro Urakawa Programmable rom
CN102760764A (zh) * 2011-04-29 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件
CN103297036A (zh) * 2013-06-26 2013-09-11 北京大学 低功耗电流模式逻辑电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922570A (zh) * 2004-02-12 2007-02-28 日立超大规模集成电路系统株式会社 随机数发生方法和半导体集成电路器件
US20080297195A1 (en) * 2007-05-31 2008-12-04 Yukihiro Urakawa Programmable rom
CN102760764A (zh) * 2011-04-29 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件
CN103297036A (zh) * 2013-06-26 2013-09-11 北京大学 低功耗电流模式逻辑电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827232A (zh) * 2016-03-18 2016-08-03 苏州芯宽电子科技有限公司 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路
CN105827232B (zh) * 2016-03-18 2019-01-15 苏州芯宽电子科技有限公司 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路
CN106531210A (zh) * 2016-10-11 2017-03-22 苏州宽温电子科技有限公司 一种改善p型nvm存储器nbti效应的差分架构存储单元
CN106531210B (zh) * 2016-10-11 2019-11-05 苏州宽温电子科技有限公司 一种改善p型nvm存储器nbti效应的差分架构存储单元
CN108461103A (zh) * 2018-01-30 2018-08-28 苏州大学 一种提高sram良率的补偿电路
CN108665919A (zh) * 2018-01-30 2018-10-16 苏州大学 一种改进的差分架构xpm存储单元及存储器
CN108711442A (zh) * 2018-01-30 2018-10-26 苏州大学 一种改进的差分架构SONOS Flash存储单元及存储器
CN108305662A (zh) * 2018-03-27 2018-07-20 苏州大学 基于熔丝特性的改进的差分架构otp存储单元及存储器
CN108511022A (zh) * 2018-03-27 2018-09-07 苏州大学 基于串联晶体管型的改进的差分架构Nor flash存储单元及存储器

Similar Documents

Publication Publication Date Title
CN104579300A (zh) 一种改善灵敏放大器负偏压温度不稳定性的恢复电路
US7830203B2 (en) System-on-a-chip and power gating circuit thereof
Jooq et al. Ultra-compact ternary logic gates based on negative capacitance carbon nanotube FETs
TWI437574B (zh) 電流感測放大器及其方法
CN102097123A (zh) 一种抗单粒子效应的静态随机存储器单元
CN105825878A (zh) 一种改善存储器时钟电路负偏压温度不稳定性的恢复电路
Faraji et al. Adaptive technique for overcoming performance degradation due to aging on 6T SRAM cells
JP2005528719A (ja) フィードバックｍｏｓｆｅｔを使用したｓｅｕに対する抵抗力を持つｓｒａｍ
TWI483251B (zh) 用以量測偏壓溫度效應之環形震盪器
US20130049835A1 (en) Soft Error Robust Low Power Latch Device Layout Techniques
TWI221337B (en) Semiconductor integrated circuit system
TW201312580A (zh) 用於記憶體的電路及方法
CN105827232B (zh) 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路
CN104579308A (zh) 一种改善电平转换电路负偏压温度不稳定性的恢复电路
CN105761740A (zh) 用于改善存储器控制电路负偏压温度不稳定性的恢复电路
CN103001205A (zh) 一种应用于电源管脚的静电保护电路
CN107800411A (zh) 一种延时电路
CN102945682B (zh) 一种抗单粒子翻转的静态随机存储单元
US9418713B2 (en) Apparatus and method for sense amplifying
JPWO2020217138A5 (zh)
CN104751876B (zh) 双端口sram结构
Dhindsa et al. A novel differential 9T cell SRAM with reduced sub threshold leakage power
CN208126877U (zh) Ddr4标准的高速接收器电路
CN103580662B (zh) 用于减少的电荷注入的cmos图像传感器开关电路
CN103187964A (zh) 负偏压温度不稳定性的恢复电路和恢复方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429