TWI437574B - 電流感測放大器及其方法 - Google Patents
電流感測放大器及其方法 Download PDFInfo
- Publication number
- TWI437574B TWI437574B TW099130510A TW99130510A TWI437574B TW I437574 B TWI437574 B TW I437574B TW 099130510 A TW099130510 A TW 099130510A TW 99130510 A TW99130510 A TW 99130510A TW I437574 B TWI437574 B TW I437574B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- switch
- node
- gate
- current
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
Landscapes
- Amplifiers (AREA)
- Dram (AREA)
Description
本發明是有關於一種電流感測放大器及其方法,特別是有關於一種可消除漂移電壓影響的電流感測放大器及其方法。
在非揮發性記憶體中,記憶體資料讀取需要提供電流源或電壓源流入選定的記憶單元中,由並且由電晶體產生讀取電流(Sense Current)來判斷儲存於記憶單元內的資料邏輯狀態。
隨著半導體製程技術的演進,單位面積上的記憶單元數目日益增加,以提供高容量的記憶體。然而由於半導體製程中隨機佈植(Random Doping)的關係,以及製程尺寸縮小的因素,使電晶體的臨界電壓產生偏移(Offset),因此可能會導致錯誤判讀資料邏輯狀態。
為了消除電晶體臨界電壓偏移,Edward Wai在美國專利號第5,032,744號中提出一種可消除臨界電壓偏移的高速比較器,在重置相位(Reset Phase)時,使用兩個電容阻擋所有的直流電壓;在正反饋相位(Regeneration Phase)時,使差動放大器進入飽和(Saturation)狀態,藉此以消除臨界電壓偏移。然而此兩個電容需歷經充電狀態及放電狀態,因此會降低判讀資料邏輯狀態的速度。
另,Esin Terzioglu在美國專利號第6,781,421號中提出一種可消除臨界電壓偏移的感測放大器,其主要將不同電晶體的臨界電壓偏移差值儲存於電容之中,等到需要判讀資料邏輯狀態的結果時,再加上此臨界電壓偏移差值,藉此以消除臨界電壓偏移。然此先前技藝中之電容也同樣需要歷經充電狀態及放電狀態,因此也無法提高判讀資料邏輯狀態的速度。
有鑑於上述習知技藝之問題,本發明之目的就是在提供一種電流感測放大器及其方法,以解決臨界電壓偏移所產生的記憶單元邏輯狀態錯誤判讀問題,以及無法提高判讀速度的問題。
根據本發明之目的,提出一種電流感測放大器,此電流感測放大器包含一第一電壓輸入端、一第一電流路徑、一第二電流路徑、一第三開關、一第四開關、一第一電容、一第二電容、一栓鎖電路及一栓鎖開關。
第一電壓輸入端可提供一輸入電壓。第一電流路徑包含依序相連之一第一電晶體、一第一開關及一第一負載,第一電晶體及第一開關連接於一第一節點,且第一電晶體之源極連接電壓輸入端。第二電流路徑包含依序相連之一第二電晶體、一第二開關及一第二負載,第二電晶體及第二開關連接於一第二節點,且第二電晶體之源極連接電壓輸入端。第三開關連接於第一電晶體之閘極與第一節點間;第四開關連接於第二電晶體之閘極與第二節點間。第一電容連接第一電晶體之閘極與第二節點間;第二電容連接第二電晶體之閘極與第一節點間。栓鎖電路連接第一節點與第二節點,而栓鎖開關連接於栓鎖電路與一接地端間。
其中,當第一開關、第二開關、第三開關及第四開關同時被導通且栓鎖開關被關閉時,一第一電流與一第二電流分別於第一電流路徑及第二電流路徑流通,並於第一節點與第二節點間產生一電位差,此電位差為該第一電晶體之閘極之一第一閘極電位與該第二電晶體之閘極之一第二閘極電位之差值。
其中,當第一開關、第二開關、第三開關、第四開關及栓鎖開關同時被關閉時,第一電容與第二電容分別耦合第一閘極電位與第二閘極電位至第一電晶體與第二電晶體,以使第一電晶體與第二電晶體放大此電位差。
其中,當第一開關、第二開關、第三開關及第四開關同時被關閉,且栓鎖開關被開啟時,栓鎖電路將第一節點或第二節點其中之一之電位提昇為輸入電壓之電壓值,且將第一節點或第二節點其中另一之電位降低至零電位。
此外,本發明更提出一種電流感測放大之方法,此電流感測方法包含下列步驟。首先,提供一第一電流路徑及一第二電流路徑,此第一電流路徑包含依序相連之一第一電晶體、一第一開關及一第一負載,此第二電流路徑包含依序相連之一第二電晶體、一第二開關及一第二負載,且第一電晶體及第一開關連接於一第一節點,第二電晶體及第二開關連接於一第二節點。再提供一第三開關連接於第一電晶體之閘極與第一節點間,以及提供一第四開關連接於第二電晶體之閘極與該第二節點間。提供一第一電容連接於第一電晶體之閘極與第二節點間,以及提供一第二電容連接第二電晶體之閘極與第一節點間。再提供一栓鎖電路連接第一節點與該第二節點。並且提供一栓鎖開關連接於栓鎖電路與一接地端
間。導通第一開關、第二開關、第三開關及第四開關,且關閉栓鎖開關,以使一第一電流與一第二電流分別於第一電流路徑及第二電流路徑流通,並於第一節點與第二節點間產生一電位差,此電位差為第一電晶體之閘極之一第一閘極電位與第二電晶體之閘極之一第二閘極電位之差值。關閉第一開關、第二開關、第三開關、第四開關以及栓鎖開關,以使第一電容與第二電容係分別耦合第一閘極電位與第二閘極電位至第一電晶體與第二電晶體,並使第一電晶體與第二電晶體放大此電位差。最後關閉第一開關、第二開關、第三開關及第四開關,且導通栓鎖開關,使栓鎖電路將第一節點或第二節點其中之一之電位提昇為輸入電壓之電壓值,以及將第一節點或第二節點其中另一之電位降低至零電位。
承上所述,依本發明之電流感測放大器及其方法,其可具有一或多個下述優點:
(1)此電流感測放大器及其方法可藉由電流直接對電容充電,以產生與臨界電壓無關的電流判斷結果。
(2)此電流感測放大器及其方法可藉由電流直接對電容充電,再由電容反饋充電後的電壓,藉此可提高判讀記憶單元邏輯狀態的速度。
C1‧‧‧第一電容
C2‧‧‧第二電容
Cp1‧‧‧第一電流路徑
Cp2‧‧‧第二電流路徑
I1‧‧‧第一電流
I2‧‧‧第一電流
Latch‧‧‧栓鎖電路
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
N1‧‧‧第一節點
N2‧‧‧第二節點
R1‧‧‧第一負載
R2‧‧‧第二負載
S1‧‧‧第一開關
S2‧‧‧第二開關
S3‧‧‧第三開關
S4‧‧‧第四開關
S5‧‧‧栓鎖開關
Vdd‧‧‧電壓輸入端
S10~S80‧‧‧步驟
第1圖 係為本發明之電流感測放大器之之第一實施例之電路圖;第2圖 係為本發明之電流感測放大器之之第二實施例之電路圖;以及第3圖 係為本發明之電流感測放大之方法的流程圖。
請參閱第1圖,其係為本發明之電流感測放大器之第一實施例之電路圖。該圖中,電流感測放大器包含電壓輸入端Vdd、第一電流路徑Cp1、第二電流路徑Cp2、第一電容C1、第二電容C2、第三開關S3、第四開關S4、栓鎖電路Latch及栓鎖開關S5。
第一電流路徑Cp1包含依序相連的第一電晶體M1、第一開關S1及第一負載R1,第一電晶體M1與第一開關S1相連於第一節點N1,且第一電晶體M1的源極連接電壓輸入端Vdd,以接收電壓輸入端Vdd所傳送之輸入電壓。第二電流路徑Cp2包含依序相連的第二電晶體M2、第二開關S2及第二負載R2,第二電晶體M2與第二開關S2相連於第二節點N2,且第二電晶體M2的源極連接電壓輸入端Vdd,以接收電壓輸入端Vdd所傳送之輸入電壓。其中,此第一電晶體M1及第二電晶體M2較佳為P型金氧半場效電晶體(PMOS),且第一負載R1與第二負載R2通常分別為參考記憶單元與被比較的記憶單元。
第三開關S3連接於第一電晶體M1的閘極與第二節點N2間,第四開關S4則是連接於第二電晶體M2的閘極與第一節點N1間。而第一電容C1連接第一電晶體M1的閘極與第二節點N2間,第二電容C2則是連接在第二電晶體M2與第一節點N1間。此外,栓鎖電路Latch則是連接第一節點N1與第二節點N2,且栓鎖開關S5連接栓鎖電路Latch與接地端間。
本發明之電流感測放大器可分為三個操作階段。在第一個階段中,第一開關S1、第二開關S2、第三開關S3以及第四開關S4同時被導通,且栓鎖開關S5被關閉。此時,第一電流路徑Cp1與第二電流路徑Cp2上有第一電流I1及第二電流I2通過,此第一電流及第二
電流之電流值大小是由第一負載R1及第二負載R2的阻抗值決定,且本發明之電流感測放大器的設計目的就是在於比較此第一電流I1及第二電流I2的大小。當第一電流I1與第二電流I2流通時,第一電容C1與第二電容C2分別會對第一電流I1與第二電流I2進行電流取樣動作,以分別儲存第一電晶體M1閘極的第一閘極電位與第二電晶體M2閘極的第二閘極電位。由於第一負載R1與第二負載R2的阻抗值不同,因此第一電流I1與第二電流I2值大小也不相同,從而導致第一閘極電位與第二閘極電位不同。因此第一電流I1與第二電流I2會在第一節點N1與第二節點N2間產生一個電位差,此電位差即為第一閘極電位與第二閘極電位的差值。值得注意的是,此第一閘極電位與第二閘極電位是與臨界電壓相關的。
在第二個階段中,第一開關S1、第二開關S2、第三開關S3、第四開關S4以及栓鎖開關S5同時被關閉,以切斷電流流往第一負載R1或第二負載R2的路徑,但電流仍然可以藉由第一節點N1或第二節點N2流往其他電子元件(圖中未示)。在各開關由導通狀態轉換為關閉狀態時,由於第一電容C1與第二電容C2分別儲存了第一閘極電位與第二閘極電位,因此第一電晶體M1與第二電晶體M2導通的電流仍然是第一電流I1與第二電流I2之電流值。以第二電流值大於第一電流值舉例而言,第二節點N2上的電壓會大於第一節點N1上的電壓,因此第二節點N1上的電壓會透過第一電容C1耦合至第一電晶體M1的閘極,因此會提昇第一電晶體M1閘極上的電壓,又第一電晶體M1為PMOS,因此會持續的將第一電晶體M1流通的電流值降低,直到第一電晶體進入截止狀態為止,並藉此提昇將第一節點N1與第二節點N2的電位差。請注意,第二階段中提昇過後的
電位差值是與第一電晶體與第二電晶體的臨界電壓無關。
在第三個階段中,第一開關S1、第二開關S2、第三開關S3以及第四開關S4為關閉狀態,但栓鎖開關S5為導通狀態。此時栓鎖電路Latch會被啟動,以具有較高電位的節點上的電位提昇至輸入電壓之電壓值,並將具有較低電位的節點上的電位降低至零電位。亦即,第一節點N1與第二節點N1設為軌對軌(Rail-to-Rail)狀態,使得輸出擺伏與供電電壓相同。藉此,即可藉由第一節點N1或第二節點N2上的電位產生與電晶體臨界電壓無關的判斷結果。
此外,由於目前多數的記憶體皆為使用小於一百奈米(nm)線寬的製程,因此第一電流I1與第二電流I2的電流值非常小,使得第一電晶體M1與第二電晶體M2會被操作在次臨界區。
請參閱第2圖,其係為本發明之電流感測放大器之第二實施例之之電路圖。與第一實施例相較,其差異在於第二實施例之栓鎖電路Latch由第三電晶體M3與第四電晶體M4所組成,且第一節點N1與第二節點N2更分別連接了第一反相器Inv1與第二反相器Inv2,以於第一或第二反相器Inv1、Inv2的輸出端輸出電流比較結果。其餘部分皆與第一實施例相同,就不在此贅述。
此第三電晶體M3與第四電晶體M4較佳為N型金氧半場效電晶體。第三電晶體M3的汲極與第四電晶體M4之閘極分別連接第一節點N1;第四電晶體M4之汲極與第三電晶體M3之閘極分別連接第二節點N2,且第三電晶體M3與第四電晶體M4的源極連接栓鎖開關S5。且栓鎖開關S5較佳為N型金氧半場效電晶體,並可在電晶體的閘極施加操作電壓,藉以控制栓鎖開關S5的導通或關閉狀態。
請注意,雖然第三電晶體M3與第四電晶體M4的臨界電壓會受製程因素的影響而產生偏差,但在第二階段中,第一節點N1與第二節點N2已經提昇過電位差。因此,提昇過的電位差已經足夠大到可以克服第三電晶體M3與第四電晶體M4的臨界電壓不匹配,以將兩個節點上的電位提昇至輸入電壓或零電位,並且藉由第一反相器Inv1或第二反相器Inv2的輸出端輸出比較結果。
此外,值得一提的是,本發明之電流感測放大器的設計上皆為全對稱設置,因此對製程上的電壓、噪音或溫度等變異因素具有高抵抗能力。
儘管前述實施例已同時說明本發明之電流感測放大之方法,但為使讀者能更加清楚明瞭,以下將再另外繪示流程圖搭配說明之。
請參閱第3圖,其係為本發明之電流感測放大之方法的流程圖。該圖中,此方法包含下列步驟:
在步驟S10中,提供一第一電流路徑及一第二電流路徑。該第一電流路徑包含依序相連之一第一電晶體、一第一開關及一第一負載。第二電流路徑包含依序相連之一第二電晶體、一第二開關及一第二負載。且第一電晶體及第一開關連接於一第一節點,該第二電晶體及第二開關連接於一第二節點。
在步驟S20中,提供一第三開關連接於第一電晶體之閘極與第一節點間,以及提供一第四開關連接於第二電晶體之閘極與第二節點間。
在步驟S30中,提供一第一電容連接於第一電晶體之閘極與第二節點間,以及提供一第二電容連接第二電晶體之閘極與第一節點
間。
在步驟S40中,提供一栓鎖電路連接第一節點與第二節點。
在步驟S50中,提供一栓鎖開關連接於栓鎖電路與一接地端間。
在步驟S60中,關閉第一、第二、第三與第四開關,且關閉栓鎖開關,以使一第一電流與一第二電流分別於第一電流路徑及第二電流路徑流通,並於第一節點與第二節點間產生一電位差。
在步驟S70中,關閉第一、第二、第三與第四開關,且導通栓鎖開關,以使第一電晶體與第二電晶體提昇此電位差。
在步驟S80中,導通栓鎖開關以啟動栓鎖電路,藉以將第一節點或第二節點其中之一之電位提昇為輸入電壓之電壓值,以及將第一節點或第二節點其中另一之電位降低至零電位。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
C1‧‧‧第一電容
C2‧‧‧第二電容
Cp1‧‧‧第一電流路徑
Cp2‧‧‧第二電流路徑
I1‧‧‧第一電流
I2‧‧‧第一電流
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
N1‧‧‧第一節點
N2‧‧‧第二節點
R1‧‧‧第一負載
R2‧‧‧第二負載
S1‧‧‧第一開關
S2‧‧‧第二開關
S3‧‧‧第三開關
S4‧‧‧第四開關
S5‧‧‧栓鎖開關
Vdd‧‧‧電壓輸入端
Claims (12)
- 一種電流感測放大器,係包含:一電壓輸入端,係提供一輸入電壓;一第一電流路徑,係包含依序相連之一第一電晶體、一第一開關及一第一負載,該第一電晶體及該第一開關連接於一第一節點,且該第一電晶體之源極連接該電壓輸入端;一第二電流路徑,係包含依序相連之一第二電晶體、一第二開關及一第二負載,該第二電晶體及該第二開關連接於一第二節點,且該第二電晶體之源極連接該電壓輸入端;一第三開關,係連接於該第一電晶體之閘極與該第一節點間;一第四開關,係連接於該第二電晶體之閘極與該第二節點間;一第一電容,係連接於該第一電晶體之閘極與該第二節點間;一第二電容,係連接於該第二電晶體之閘極與該第一節點間;一栓鎖電路,係連接於該第一節點與該第二節點;以及一栓鎖開關,連接於該栓鎖電路與一接地端間。
- 如申請專利範圍第1項所述之電流感測放大器,其中當該第一開關、該第二開關、該第三開關及該第四開關同時被導通且該栓鎖開關被關閉時,一第一電流與一第二電流分別於該第一電流路徑及該第二電流路徑流通,並於該第一節點與該第二節點間產生一電位差,該電位差係為該第一電晶體之閘極之一第一閘極電位與該第二電晶體之閘極之一第二閘極電位之差值。
- 如申請專利範圍第2項所述之電流感測放大器,其中當該第一開關 、該第二開關、該第三開關、該第四開關及該栓鎖開關同時被關閉時,該第一電容與該第二電容係分別耦合該第一閘極電位與該第二閘極電位至該第一電晶體與該第二電晶體,以使該第一電晶體與該第二電晶體放大該電位差。
- 如申請專利範圍第3項所述之電流感測放大器,其中當該第一開關、該第二開關、該第三開關及該第四開關同時被關閉,且該栓鎖開關被開啟時,該栓鎖電路係將該第一節點或該第二節點其中之一之電位提昇為該輸入電壓之電壓值,且將該第一節點或該第二節點其中另一之電位降低至零電位。
- 如申請專利範圍第1項所述之電流感測放大器,其中該栓鎖電路包含一第三電晶體及一第四電晶體,該第三電晶體之汲極與該第四電晶體之閘極分別與該第一節點相接,該第四電晶體之汲極與該第三電晶體之閘極分別與該第二節點相接,且該第三電晶體之源極與該第四電晶體之源極相接於該栓鎖開關。
- 如申請專利範圍第5項所述之電流感測放大器,其中該第三電晶體與該第四電晶體係為金氧半場效電晶體。
- 如申請專利範圍第1項所述之電流感測放大器,其中該第一電晶體與該第二電晶體為P型金氧半場效電晶體,且該第一電晶體與該第二電晶體被操作於次臨界區(Sub-threshold Region)。
- 一種電流感測放大之方法,包含:提供一第一電流路徑及一第二電流路徑,該第一電流路徑包含依序相連之一第一電晶體、一第一開關及一第一負載,該第二電流路徑包含依序相連之一第二電晶體、一第二開關及一第二負載,且該第一電晶體及該第一開關連接於一第一節點,該第二電晶體及該第二開關連接於一第二節點; 提供一第三開關連接於該第一電晶體之閘極與該第一節點間,以及提供一第四開關連接於該第二電晶體之閘極與該第二節點間;提供一第一電容連接於該第一電晶體之閘極與該第二節點間,以及提供一第二電容連接於該第二電晶體之閘極與該第一節點間;提供一栓鎖電路連接於該第一節點與該第二節點間;提供一栓鎖開關連接於該栓鎖電路與一接地端間;導通該第一開關、該第二開關、該第三開關及該第四開關,且關閉該栓鎖開關,以使一第一電流與一第二電流分別於該第一電流路徑及該第二電流路徑流通,並於該第一節點與該第二節點間產生一電位差,該電位差係為該第一電晶體之閘極之一第一閘極電位與該第二電晶體之閘極之一第二閘極電位之差值;關閉該第一開關、該第二開關、該第三開關、該第四開關以及該栓鎖開關,以使該第一電容與該第二電容係分別耦合該第一閘極電位與該第二閘極電位至該第一電晶體與該第二電晶體,並使該第一電晶體與該第二電晶體放大該電位差;關閉該第一開關、該第二開關、該第三開關及該第四開關,且導通該栓鎖開關,使該栓鎖電路將該第一節點或該第二節點其中之一之電位提昇為該輸入電壓之電壓值,以及將該第一節點或該第二節點其中另一之電位降低至零電位。
- 如申請專利範圍第8項所述之電流感測放大之方法,其中該栓鎖電路包含一第三電晶體及一第四電晶體,該第三電晶體之汲極與該第四電晶體之閘極分別與該第一節點相接,該第四電晶體之汲極與該第三電晶體之閘極分別與該第二節點相接,且該第三電晶體之源極與該第四電晶體之源極相接於該栓鎖開關。
- 如申請專利範圍第9項所述之電流感測放大之方法,其中該第三電 晶體與該第四電晶體係為金氧半場效電晶體。
- 如申請專利範圍第8項所述之電流感測放大之方法,其中該第一電晶體與該第二電晶體為P型金氧半場效電晶體,且該第一電晶體與該第二電晶體被操作於次臨界區。
- 如申請專利範圍第8項所述之電流感測放大之方法,更包含提供一第一反相器與一第二反相器分別連接該第一節點與該第二節點,以使該第一反相器或第二反相器分別根據該第一節點或該第二節點之電位輸出一電流比較結果。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/872,004 US8072244B1 (en) | 2010-08-31 | 2010-08-31 | Current sensing amplifier and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201209843A TW201209843A (en) | 2012-03-01 |
TWI437574B true TWI437574B (zh) | 2014-05-11 |
Family
ID=45034409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099130510A TWI437574B (zh) | 2010-08-31 | 2010-09-09 | 電流感測放大器及其方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8072244B1 (zh) |
TW (1) | TWI437574B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736310B2 (en) * | 2010-12-17 | 2014-05-27 | Stmicroelectronics Asia Pacific Pte. Ltd. | Comparator with offset compensation and improved dynamic range |
US8320211B1 (en) * | 2011-05-16 | 2012-11-27 | National Tsing Hua University | Current-sense amplifier with low-offset adjustment and method of low-offset adjustment thereof |
TWI501558B (zh) * | 2012-11-13 | 2015-09-21 | Ind Tech Res Inst | 栓鎖裝置及其應用 |
US9197198B2 (en) * | 2013-10-29 | 2015-11-24 | Qualcomm Incorporated | Latch comparator circuits and methods |
US9036405B1 (en) * | 2013-11-27 | 2015-05-19 | The Regents Of The University Of Michigan | Memory sense amplifier with multiple modes of operation |
US9378781B1 (en) * | 2015-04-09 | 2016-06-28 | Qualcomm Incorporated | System, apparatus, and method for sense amplifiers |
JP6114796B1 (ja) * | 2015-10-05 | 2017-04-12 | 力晶科技股▲ふん▼有限公司 | 不揮発性記憶装置のためのセンス回路及び不揮発性記憶装置 |
US9852783B1 (en) * | 2016-09-23 | 2017-12-26 | Qualcomm Technologies, Inc. | Metal-oxide semiconductor (MOS) transistor offset-cancelling (OC), zero-sensing (ZS) dead zone, current-latched sense amplifiers (SAs) (CLSAs) (OCZS-SAs) for sensing differential voltages |
CN110556137B (zh) * | 2018-06-04 | 2021-05-04 | 上海磁宇信息科技有限公司 | 一种抵消偏差的mram读出放大器 |
US10446214B1 (en) * | 2018-08-13 | 2019-10-15 | Micron Technology, Inc. | Sense amplifier with split capacitors |
CN109596512B (zh) * | 2019-01-10 | 2021-06-08 | 珠海多创科技有限公司 | 一种物体内部直流微小电流的测量方法 |
JP2023090454A (ja) * | 2021-12-17 | 2023-06-29 | キオクシア株式会社 | 記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849673A (en) * | 1973-11-09 | 1974-11-19 | Bell Telephone Labor Inc | Compensated igfet flip-flop amplifiers |
JPS62252597A (ja) * | 1986-04-24 | 1987-11-04 | Sony Corp | センスアンプ |
JPS62273694A (ja) * | 1986-05-22 | 1987-11-27 | Sony Corp | センスアンプ |
JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
US6768348B2 (en) * | 2001-11-30 | 2004-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
US6750704B1 (en) * | 2003-01-09 | 2004-06-15 | Motorola, Inc. | Offset compensated differential amplifier |
-
2010
- 2010-08-31 US US12/872,004 patent/US8072244B1/en active Active
- 2010-09-09 TW TW099130510A patent/TWI437574B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US8072244B1 (en) | 2011-12-06 |
TW201209843A (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437574B (zh) | 電流感測放大器及其方法 | |
US7830203B2 (en) | System-on-a-chip and power gating circuit thereof | |
TWI464745B (zh) | 具有由資料控制之電源供應的靜態隨機存取記憶體 | |
TWI545568B (zh) | 記憶體及其操作電壓開關電路的方法 | |
US9293179B2 (en) | Multiple power domain circuit and related method | |
US8378737B2 (en) | Charge pump circuits, systems, and operational methods thereof | |
US9548131B1 (en) | Reduced power read sensing for one-time programmable memories | |
CN103531235A (zh) | 用于电阻型存储器的感测放大器电路 | |
TWI446355B (zh) | 用於低供應電壓記憶體單元的感測電路 | |
US11592856B2 (en) | Switchable power supply | |
US6614680B2 (en) | Current leakage reduction for loaded bit-lines in on-chip memory structures | |
US11601117B1 (en) | Sense amplifier for coupling effect reduction | |
US20150016176A1 (en) | Memory storage circuit and method of driving memory storage circuit | |
KR20140022080A (ko) | 메모리에 대한 회로들 및 방법들 | |
US8514645B2 (en) | Current-mode sense amplifier for high-speed sensing | |
US9064552B2 (en) | Word line driver and related method | |
US20130010560A1 (en) | Generating and amplifying differential signals | |
CN104579308A (zh) | 一种改善电平转换电路负偏压温度不稳定性的恢复电路 | |
CN105405466B (zh) | 数据读出电路 | |
US9378806B2 (en) | Boosting voltage level | |
Raghuwanshi et al. | Run Time $ V_ {th} $ Extraction Based On-Chip NBTI Mitigation Sensor for 6T SRAM Cell | |
US8816264B2 (en) | CMOS image sensor switch circuit for reduced charge injection | |
US20230288950A1 (en) | Switchable power supply | |
US20130009703A1 (en) | Bulk-driven current-sense amplifier and operating method thereof | |
Alimkhan et al. | Notice of Retraction: New Voltage Mode Sense Amplifier Design with CMOS-Memristive Components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |