TWI446355B - 用於低供應電壓記憶體單元的感測電路 - Google Patents

Description

用於低供應電壓記憶體單元的感測電路

本發明係揭露一種感測電路，尤指一種用於低供應電壓記憶體單元的感測電路。

在傳統的記憶體單元中，其所儲存之位元可被編寫(Programmed)或消去(Erased)，因此記憶體單元可用來連續儲存複數個不同的位元。記憶體單元具有一寫入狀態(Program State)與一抹除狀態(Erase State)，其中該寫入狀態用來編寫位元於該記憶體單元中，而該抹除狀態則用來消去該記憶體單元所儲存之位元。在該寫入狀態下，記憶體單元的輸出電流強度會變高，反觀在該抹除狀態下，記憶體單元的輸出電流強度會變低，且該記憶體單元的輸出電流強度與該記憶體單元本身的跨壓大小相關。為了在寫入狀態與抹除狀態下皆可正確的讀取記憶體單元所儲存之位元，一種專門為感測記憶體單元之輸出電流而設計的開關式(Latch-Type)電路係用來輔助辨識該寫入狀態與該抹除狀態。

請參閱第1圖，其為一種一般之開關式電路10的示意圖，其中開關式電路10用來辨識記憶體單元處於寫入狀態或是抹除狀態。如第1圖所示，開關式電路10包含一第一P型金氧半電晶體P1、一第二P型金氧半電晶體P2、一保險絲(Fuse)12、以及一N型金氧半電晶體N1。位於保險絲12之一第一端與第一P型金氧半電晶體P1之汲極之間節點A1連接於記憶體單元之輸出端，以用來感測記憶體單元之輸出電流並辨識記憶體單元目前正處於寫入狀態或抹除狀態；為了簡略圖示，記憶體單元並未圖示於第1圖。當記憶體單元在抹除狀態下運作時，保險絲12會被開路(Open-circuited)，使得第一N型金氧半電晶體N1被開啟，且第二P型金氧半電晶體P2會被關閉；此時，位於第一N型金氧半電晶體N1之汲極的輸出電壓Vout會處於低電位以指出目前記憶體單元在抹除狀態下運作的情況。保險絲12可具有其本身的電阻。當記憶體單元將從抹除狀態轉至寫入狀態下運作時，保險絲12會被短路(Short-circuited)，使得第一N型金氧半電晶體N1會被關閉，且第二P型金氧半電晶體P2會被開啟；此時，輸出電壓Vout會處於高電位以指示記憶體單元目前正在寫入狀態下運作的情況。

假設第二P型金氧半電晶體P2具有一臨界電壓Vthp，則當保險絲12在抹除狀態下被短路且記憶體單元將要由抹除狀態轉至寫入狀態時，位於節點A1的電位必須低於(Vdd-Vthp)，以開啟第二P型金氧半電晶體P2，其中Vdd為一供應電壓。對於一般的記憶體單元來說，在節點A1得到上述低於(Vdd-Vthp)的電位並不難，然而對於規格極小的各種記憶體單元來說，供應電壓Vdd的電位會被大幅降低，而使得位於節點A1的電位難以低於(Vdd-Vthp)時，第二P型金氧半電晶體P2會無法被開啟，並連帶使得記憶體單元無法順利由抹除狀態轉至寫入狀態而無法正確的運作。換句話說，當設計記憶體單元時，供應電壓Vdd的電位規格會面臨其下限的限制，且此點對於記憶體單元在縮小規格的設計上也相當的不利。

請參閱第2圖，其為用來辨識記憶體單元之寫入狀態與抹除狀態的一般開關式電路20的示意圖。如第2圖所示，開關式電路20包含一第二N型金氧半電晶體N2、一第三P型金氧半電晶體P3、一第三N型金氧半電晶體N3、以及一保險絲22。與第1圖所示之開關式電路10類似，位於保險絲22之一第一端與第二N型金氧半電晶體N2之間的節點A2係直接連接於第1圖所述之記憶體單元的輸出端，且該記憶體單元亦未圖示於第2圖。在記憶體單元運作於寫入狀態時，保險絲22會被短路，使得節點A2處於高電位，且第三P型金氧半電晶體P3會被關閉，第三N型金氧半電晶體N3會被開啟；如此一來，輸出電壓Vout會處於低電位以指出目前記憶體單元在寫入狀態下運作的情況。接著，當記憶體單元欲脫離寫入狀態而進入抹除狀態時，保險絲22會被開路，使得節點A2處於低電位，且第三P型金氧半電晶體P3會被開啟，而第三N型金氧半電晶體N3會被關閉。第三N型金氧半電晶體的臨界電壓在此被假設為Vthn。同理，當在抹除狀態下，且記憶體單元將要脫離抹除狀態而進入寫入狀態時，保險絲22會被短路，而節點A2之電位將會高於臨界電壓Vthn而開啟第三N型金氧半電晶體N3；然而，若供應電壓Vdd的電位因為較小規格的記憶體單元而過低，節點A2的電位可能會不夠高而無法開啟第三N型金氧半電晶體N3，而造成記憶體單元之後無法脫離寫入狀態以進入抹除狀態的狀況。

本發明揭露一種用於低供應電壓記憶體單元的感測電路。該感測電路包含一感測模組、一反向器、及一參考電晶體。該感測模組包含一第一P型金氧半電晶體及一第一N型金氧半電晶體。該第一P型金氧半電晶體之閘極連接於一記憶體單元，以接收該記憶體單元之一輸出電流。該第一N型金氧半電晶體之汲極係連接於該第一P型金氧半電晶體之汲極，且該第一N型金氧半電晶體之源極係接地。該反向器之一輸入端係連接於該第一N型金氧半電晶體之汲極。該參考電晶體之閘極係連接於一參考訊號，且該參考電晶體之汲極係連接於該第一P型金氧半電晶體之閘極。位於該反向器之一輸出端的一電壓係用來指示該記憶體單元之一寫入狀態(Program State)或一抹除狀態(Erase State)。流經該第一N型金氧半電晶體之一電流係用來與流經該第一P型金氧半電晶體之一電流比較。流經該參考電晶體之一電流係用來與該記憶體單元所產生之一電流比較。

本發明係揭露一種用於低供應電壓記憶體的感測電路。該感測電路包含一第一級電路、一參考電晶體、及一第二級電路。該第一級電路包含一第一P型金氧半電晶體、一第一N型金氧半電晶體、及一第二P型金氧半電晶體。該第一P型金氧半電晶體之閘極係連接於一記憶體單元。該第一N型金氧半電晶體之汲極係連接於該第一P型金氧半電晶體之源極，且該第一N型金氧半電晶體之源極係接地。該第二P型金氧半電晶體之汲極係連接於該第一P型金氧半電晶體之源極，且該第二P型金氧半電晶體之源極係連接於一供應電壓。該參考電晶體之閘極係連接於一參考訊號，且該參考電壓體之汲極係連接於該第一P型金氧半電晶體之閘極。該第二級電路包含一反向器。該反向器之一輸入端係連接於該第一P型金氧半電晶體之汲極。位於該反向器之一輸出端的一電壓係用來指示該記憶體單元之一寫入狀態或一抹除狀態。

為使較小規格且需要在低供應電壓下運作的記憶體單元可以準確的切換寫入狀態與抹除狀態，而使得寫入狀態與抹除狀態可被正確的辨識，本發明揭露一種用於低供應電壓記憶體單元的感測電路，以使得低供應電壓記憶體單元可準確的在寫入狀態與抹除狀態之間切換。

請參閱第3圖，其為本發明之第一實施例所揭露之一感測電路30的示意圖。如第3圖所示，感測電路30包含一放大級電路310、一反向器INV、一參考電晶體MREF、一重置電晶體RES、一充電電晶體340、及一讀取致能電路360。參考電晶體MREF為一N型金氧半電晶體，重置電晶體RES為一N型金氧半電晶體，且充電電晶體340為一P型金氧半電晶體。感測電路30連接於一記憶體單元390，以感測記憶體單元390之一輸出電流Iout的電流強度，其中記憶體單元390係以一電壓Vcp來供電。放大級電路310包含一第一P型金氧半電晶體MP1、一第一N型金氧半電晶體MN1、一第二P型金氧半電晶體MP2、及一第三P型金氧半電晶體MP3。第一P型金氧半電晶體MP1之汲極連接於第一N型金氧半晶體之汲極MN1。第一P型金氧半電晶體MP1之源極連接於第二P型金氧半電晶體MP2之汲極與第二P型金氧半電晶體MP3之汲極。第一N型金氧半電晶體MN1之源極接地，且第一N型金氧半電晶體MN1之閘極連接於一參考訊號NBIAS，其中參考訊號NBIAS是由一未圖示於第3圖之參考電路所產生。供應電壓Vcp連接於第二P型金氧半電晶體MP2之源極與第三P型金氧半電晶體MP3之源極。參考電晶體MREF之閘極連接於一參考訊號MRR，其中參考訊號MRR是由未圖示於第3圖之該參考電路所產生。參考電晶體MREF之源極接地，且參考電晶體MREF之汲極連接於第一P型金氧半電晶體MP1之閘極。重置電晶體RES之閘極連接於一重置訊號RE，重置電晶體RES之源極接地，且重置電晶體RES之汲極連接於第一P型金氧半電晶體MP1之閘極。位於第一P型金氧半電晶體MP1之閘極的節點在此被標記為VSA。反向器INV之輸入端連接於第一P型金氧半電晶體之汲極，且反向器INV之輸出端連接於第二P型金氧半電晶體之閘極。第三P型金氧半電晶體MP3之閘極連接於一訊號ENRE。充電電晶體340之汲極連接於第一P型金氧半電晶體MP1之汲極，充電電晶體340之閘極連接於一訊號ZRE，且充電電晶體之源極連接於供應電壓Vcp。讀取致能電路360包含一N型金氧半電晶體362與一P型金氧半電晶體364。N型金氧半電晶體362與P型金氧半電晶體364的汲極皆連接於記憶體單元390。N型金氧半電晶體362之源極與P型金氧半電晶體364之汲極皆連接於第一P型金氧半電晶體MP1之閘極。N型金氧半電晶體362之閘極連接於一訊號ENSA，且P型金氧半電晶體364之閘極連接於一訊號ZENSA。訊號ENSA與ZENSA彼此係電位相反，且訊號RE與ZRE彼此亦電位相反。第3圖所示之電壓Vss用來表示接地端。記憶體單元390之輸出端電壓在此被標記為DLU。

記憶體單元390所包含之各元件的運作方式將敘述如下。當記憶體單元390在寫入狀態或抹除狀態下運作時，讀取致能電路360用來致能記憶體單元390的位元讀取操作。在大部份的情況下，N型金氧半電晶體362與P型金氧半電晶體364會同時被訊號ENSA與ZENSA開啟或關閉，且當記憶體單元390所儲存之一位元被讀取時，N型金氧半電晶體362與P型金氧半電晶體354會被開啟，換言之，訊號ENSA係為一讀取致能訊號。參考電晶體MREF用來提供一參考電流Iref以將參考電流Iref與記憶體單元390的輸出電流Iout比較。請注意，參考電流Iref的電流強度會隨著參考訊號MRR的訊號強度變動。重置記憶體RES用來在記憶體單元390被讀取時重置電壓DLU之電位，此係因電壓DLU的殘留電荷(Residual Charge)會影響到記憶體單元390在寫入狀態與抹除狀態兩者之間的轉態。

當訊號RE處於高電位時，重置電晶體RES會被開啟，而將電壓VSA與DLU的電位皆降至接地。第一P型金氧半電晶體MP1此時以主要放大級(Primary Amplifier Stage)的方式運作而將電壓VSA當作其輸入電壓。第一P型金氧半電晶體MP1之電流強度與電壓VSA的電位高度相關，此係為第一P型金氧半電晶體MP1的閘極至汲極電壓差所造成。第一N型金氧半電晶體MN1此時以一固定電流源的方式運作，並引進第3圖所示之電流Imn1；其中參考訊號NBIAS亦在記憶體單元390被啟動以讀取其儲存之位元時用來當作一讀取訊號。請注意，位於第一P型金氧半電晶體之汲極的節點在此被標記為ZD，因此節點ZD所在之電壓亦標記為V_ZD ；因此，第一N型金氧半電晶體MN1亦提供了將電壓V_ZD 加以接地的路徑。充電電晶體340用來在訊號ZRE處於低電位時(亦即當訊號RE處於高電位而將執行電位重置時)對電壓V_ZD 充電。位於反向器INV之輸出端的節點在此被標記為D，因此位於節點D的電壓被標記為V_D 。電壓V_ZD 在第二P型金氧半電晶體MP2之閘極以反饋(Feedback)的方式被饋入，且第二P型金氧半電晶體MP2此時用來當作一開關，以決定電壓V_D 是否可以反饋之方式被送達至第一P型金氧半電晶體MP1之源極。當第一P型金氧半電晶體MP1、反向器INV、及第二P型金氧半電晶體MP2之間形成通路之迴路時，位於第三P型金氧半電晶體MP3之訊號ENRE會處於高電位。訊號ENRE用來在第二P型金氧半電晶體MP2被關閉時，藉由關閉第三P型金氧半電晶體MP3來防止電壓Vcp到達第一P型金氧半電晶體MP1，以防止電壓Vcp多餘的功率消耗。

請參閱第4圖，其為第3圖中電壓V_ZD 與電流Im1之間電流/電壓關係曲線(I-V Curve)示意圖。第4圖圖示有寫入狀態下第一P型金氧半電晶體MP1的電流/電壓關係曲線、抹除狀態下第一P型金氧半電晶體MP1的電流/電壓關係曲線、及第一N型金氧半電晶體MN1的電流/電壓關係曲線。因為記憶體單元390會在寫入狀態下輸出較高強度的電流Iout，且電流Iout的強度高於參考電晶體MREF之參考電流Iref的強度，比較電流Iout與參考電流Iref後會使電壓VSA會處於高電位；如第4圖所示，第一P型金氧半電晶體MP1會帶來低於電流Imn1強度之電流，而使得電壓V_ZD 的電位降低。同理，如第4圖所示，由於記憶體單元390在抹除狀態下輸出的電流I_out 強度較小，使得電壓VSA的電位會被降低，第一P型金氧半電晶體MP1會產生較電流Imn1強度為高的電流，且電壓V_ZD 的電位會提高。觀察第4圖可知，第一N型金氧半電晶體MN1之電流/電壓關係曲線的有效運作範圍是根據第一N型金氧半電晶體MN1在寫入狀態及抹除狀態的兩條不同曲線之交點所決定。

第3圖所示之感測電路的詳細運作方式將根據第3、4、5圖之圖示來詳述如下。請參閱第5圖，其為第3圖所示部份訊號的波形示意圖。

當在抹除狀態的開始，用來致能記憶體單元390之讀取操作的訊號ZENSA處於低電位時，訊號RE會處於高電位以重置電壓VSA與DLU。訊號MRR會由高電位降至一穩定電位，以產生參考電流Iref；在此同時，訊號ZRE會處於低電位以事先將電壓V_ZD 充電至高電位。在重置程序結束後，因為當記憶體單元390運作於抹除狀態會產生較低強度的輸出電流Iout，使得電壓VSA之電位會微幅上升，並使得第一P型金氧半電晶體MP1的電流強度會高過電流Imn1的電流強度，且電壓V_ZD 會被維持在高電位。如同之前所述，第一N型金氧半電晶體MN1會以一固定電流源的方式輸出電流Imn1。因為重置程序此時已完成，訊號ZRE會處於高電位以關閉充電電晶體340。藉由反向器INV之運作，因為電壓V_ZD 之電位在抹除狀態下是高電位，位於節點D的電壓V_D 會對應的處於低電位，以指示記憶體單元390目前在抹除狀態下運作的狀況。第二P型金氧半電晶體MP2會被低電位的電壓V_D 開啟，使得供應電壓Vcp可在記憶體單元390的讀取程序完成前持續的對電壓V_ZD 充電。

如第5圖所示，當記憶體單元390的讀取程序完成時，參考訊號NBIAS會轉為低電位以關閉第一P型金氧半電晶體MP1、第二P型金氧半電晶體MP2、及反向器INV所形成之通路迴圈，其中反向器INV會被訊號ENSA所控制，直到記憶體單元390的讀取程序再次被開啟且訊號RE轉為高電位為止。在重置程序中，訊號RE會再次被轉為高電位以清空電壓VSA與DLU因為寄生電荷所產生的殘餘電荷；除此以外，訊號ZRE也會再次被轉至低電位以將電壓V_ZD 之電位充電至接近電壓Vcp的程度。在重置程序完成後，且當記憶體單元390轉為在寫入狀態下運作時，因為此時輸出電流Iout之電流強度會高於其在抹除狀態下的電流強度，電壓VSA之電位也會被提高。此時，若訊號ENRE之電位被設定至接近電壓Vcp時，第一P型金氧半電晶體MP1的電流強度會小於電流Imn1的電流強度，使得電壓V_ZD 之電位會接近電壓Vss，亦即接近接地電位。充電電晶體340在重置程序完成後會被關閉，使得電壓V_ZD 之電位會經由第一N型金氧半電晶體MN1而降低。同理，電壓V_D 此時會處於高電位，以指示目前記憶體單元390在寫入狀態下運作的狀況，且第二P型金氧半電晶體MP2會被關閉以節省寫入狀態下的功率消耗。

請注意，第三P型金氧半電晶體MP3在感測電路30中係為一可選擇是否設置之元件。訊號ENRE亦可選擇性的被設定其電位高低。當訊號ENRE處於高電位時，第三P型金氧半電晶體MP3會被關閉，以節省寫入狀態下的功率消耗。當訊號ENRE處於低電位時，第三P型金氧半電晶體MP3會被開啟以持續提供電流給第一P型金氧半電晶體MP1，使得包含第一P型金氧半電晶體MP1、反向器INV、及第二P型金氧半電晶體MP2之迴路此時無法產生通路。

請參閱第6圖，感測電路40包含一第一級電路410、一第二級電路420、參考電晶體MREF、重置電晶體RES、N型金氧半電晶體362、及P型金氧半電晶體364。第一級電路410包含第一P型金氧半電晶體MP1、第一N型金氧半電晶體MN1、及一第二P型金氧半電晶體412。第二級電路420包含一第二N型金氧半電晶體424、一第三N型金氧半電晶體426、一第三P型金氧半電晶體422、及反向器INV。感測電路40用來感測記憶體單元390之輸出電流Iout以辨識記憶體單元390處於寫入狀態或抹除狀態。感測電路40中元件組合與第3圖所示感測電路30重複的部分，在此不多贅述。在第一級電路410中，第一N型金氧半電晶體MN1之閘極連接於一重置訊號RE2；位於第一P型金氧半電晶體MP1之汲極的節點ZD具有一電壓V_ZD ；第二P型金氧半電晶體412之閘極連接於一控制訊號ZENRE，其中控制訊號ZENRE係為對訊號RE2及ZENSA進行邏輯或(Logic OR)運算所產生。第二P型金氧半電晶體412之汲極連接於第一P型金氧半電晶體MP1之源極，第二P型金氧半電晶體412之源極連接於供應電壓Vcp。在第二級電路420中，第三P型金氧半電晶體422之源極連接於供應電壓Vcp，第三P型金氧半電晶體422之汲極連接於第一P型金氧半電晶體MP1之汲極與反向器INV之輸入端，第三P型金氧半電晶體422之閘極連接於反向器INV之輸出端。第二N型金氧半電晶體424之汲極連接於第三P型金氧半電晶體422之汲極，且第二N型金氧半電晶體424之閘極連接於反向器INV之輸出端。第三N型金氧半電晶體426之汲極連接於第二N型金氧半電晶體424之源極，第三N型金氧半電晶體426之閘極連接於反向器INV之輸出端，且第三N型金氧半電晶體426之源極連接於電壓Vss，亦即連接於接地端。位於第三P型金氧半電晶體422之閘極的節點被標記為D，因此位於節點D的電壓被標記為V_D ，其中電壓V_D 係代表感測電路40的輸出訊號，並用來指示記憶體單元390在寫入狀態或抹除狀態下運作的狀況。

感測電路40的詳細運作方式係描述如下。請參閱第7圖，其為第6圖中部份訊號的波形示意圖。訊號RE用來重置電壓Vsa。訊號RE2用來重置電壓V_ZD 。感測電路402的重置程序包含兩個階段，各自對應於訊號RE與RE2。如第7圖中訊號RE與RE2的工作周期所示，當感測電路40進行重置程序時，在第一階段，重置電晶體RES會被重置訊號RE所開啟而重置電壓Vsa之電位；在第二階段，因為電壓Vsa被重置至穩定的低電位，且控制訊號ZENRE會被致能而關閉第二P型金氧半電晶體412，使得電壓V_ZD 轉為低電位，其中訊號RE2與ZENSA其中之一在該重置程序中處於高電位，且被致能的重置訊號RE2會開啟第一N型金氧半電晶體MN1以重置電壓V_ZD 之電位。如此一來，電壓V_ZD 之電位或殘餘電荷可被確保在重置程序中完全的清空，且電壓Vsa之電位亦可在重置程序結束前被確保其穩定狀態。再者，藉由控制訊號ZENRE與第二P型金氧半電晶體412，感測電路40在重置程序中的功率消耗可被大幅降低。

當記憶體單元390在抹除狀態下運作時，記憶體單元390的輸出電流強度會小於參考電流Iref的電流強度，因此電壓Vsa會處於低電位，使得第一P型金氧半電晶體MP1之電流強度亦變大。因為流經第一P型金氧半電晶體MP1的電流I(MP1)強度會高於參考電流Iref2的電流強度，因此電壓V_ZD 之電位會變高。此時，因為電壓V_ZD 處於高電位，感測電路40的輸出電壓V_D 會處於低電位，以指示目前記憶體單元390正在抹除狀態下運作的狀況。最後，因為輸出電壓V_D 處於低電位，第二N型金氧半電晶體424與第三N型金氧半電晶體426會被關閉，且第三P型金氧半電晶體422會被開啟，以維持輸出電壓V_D 的低電位。

當記憶體單元390運作於寫入狀態時，輸出電流Iout的強度會高於參考電流Iref的電流強度，使得電壓Vsa處於高電位。第一P型金氧半電晶體MP1的電流強度會因為高電位的電壓Vsa而降低。電壓V_ZD 的電位會因為電流I(MP1)之強度小於電流Iref2的強度而轉為低電位。此時，因為電壓V_ZD 處於低電位，感測電路40的輸出電壓V_D 會轉為高電位以指示記憶體單元390運作於寫入狀態下的狀況。如此一來，因為電壓V_D 處於高電位，第二N型金氧半電晶體424與第三N型金氧半電晶體426會被開啟，以穩定的提供第6圖所示參考電流Iref2，且第三P型金氧半電晶體422會被關閉以維持電壓V_D 的高電位。

藉由本發明上述所揭露之各實施例，在需要辨識記憶體單元運作於寫入狀態或是抹除狀態時，僅需偵測記憶體單元的輸出電流即可。如此一來，本發明揭露之各感測電路並不會如先前技術所述面臨所使用電晶體之電壓差不足的問題。換句話說，本發明所揭露之各感測電路亦可在正確的辨識寫入狀態與抹除狀態的前提下應用於低供應電壓記憶體單元。再者，感測電路30之設計可在寫入狀態下節省功率消耗，而感測電路40之設計可藉由重置某些節點之電壓以辨識寫入狀態與抹除狀態時達到節省功率消耗的目的。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、20．．．開關式電路

P1、P2、P3、MP1、MP2、MP3、364、412、422．．．P型金氧半電晶體

12、22．．．保險絲

N1、N2、N3、MN1、362、424、426．．．N型金氧半電晶體

30、40．．．感測電路

310．．．放大級電路

INV．．．反向器

MREF‧‧‧參考電晶體

RES‧‧‧重置電晶體

340‧‧‧充電電晶體

360‧‧‧讀取致能電路

390‧‧‧記憶體單元

410‧‧‧第一級電路

420‧‧‧第二級電路

第1圖為一種一般之開關式電路的示意圖。

第2圖為用來辨識記憶體單元之寫入狀態與抹除狀態的一般開關式電路的示意圖。

第3圖為本發明之第一實施例所揭露之感測電路的示意圖。

第4圖為第3圖中電壓V_ZD 與電流Im1之間電流/電壓關係曲線之示意圖。

第5圖為第3圖所示部份訊號的波形示意圖。

第6圖為本發明之第二實施例所揭露之感測電路的示意圖。

第7圖為第6圖中部份訊號的波形示意圖。

MP1、MP2、MP3、364．．．P型金氧半電晶體

MN1、362．．．N型金氧半電晶體

30．．．感測電路

310．．．放大級電路

INV．．．反向器

MREF．．．參考電晶體

RES．．．重置電晶體

340．．．充電電晶體

360．．．讀取致能電路

390．．．記憶體單元

Claims (7)

1. 一種用於低供應電壓記憶體單元的感測電路，包含：一感測模組，包含：一第一P型金氧半電晶體，其閘極連接於一記憶體單元，以接收該記憶體單元之一輸出電流；及一第一N型金氧半電晶體，其汲極係連接於該第一P型金氧半電晶體之汲極，且該第一N型金氧半電晶體之源極係接地；一反向器，其一輸入端係連接於該第一N型金氧半電晶體之汲極；一第二P型金氧半電晶體，其汲極係連接於該第一P型金氧半電晶體之源極，該第二P型金氧半電晶體之閘極係連接於該反向器之一輸出端，且該第二P型金氧半電晶體之源極係連接於一供應電壓；及一參考電晶體，其閘極係連接於一參考訊號，且該參考電晶體之汲極係連接於該第一P型金氧半電晶體之閘極；其中位於該反向器之該輸出端的一電壓係用來指示該記憶體單元之一寫入狀態(Program State)或一抹除狀態(Erase State)；其中流經該第一N型金氧半電晶體之一電流係用來與流經該第一P型金氧半電晶體之一電流比較；及其中流經該參考電晶體之一電流係用來與該記憶體單元所產生之一電流比較。
2. 如請求項1所述之感測電路，另包含：一第三P型金氧半電晶體，其汲極係連接於該第二P型金氧半電晶體之汲極，該第三P型金氧半電晶體之閘極係連接於一可選擇訊號(Optional Signal)，且該第三P型金氧半電晶體之源極係連接於該供應電壓；其中該可選擇訊號係用來在讀取處於該寫入狀態之該記憶體單元時，打開一迴授路徑(Feedback Loop)。
3. 如請求項1所述之感測電路，另包含：一重置電晶體，其閘極係連接於一重置訊號，該重置電晶體之汲極係連接於該第一P型金氧半電晶體之閘極，且該重置電晶體之源極係接地；及一充電電晶體，其源極係連接於該供應電壓，該充電電晶體之一閘極係連接於一反向重置訊號，且該充電電晶體之汲極係連接於該第一P型金氧半電晶體之汲極；其中該參考電晶體之源極係接地；其中該反向重置訊號係代表該重置訊號之反向電位；其中該重置訊號係用來控制該重置電晶體，以重置該第一P型金氧半電晶體之閘極的電位；其中該參考訊號係用來控制流經該參考電晶體之一電流的強度；其中該反向重置訊號係用來控制該充電電晶體，以在該第一P 型金氧半電晶體之閘極的電位被該重置訊號所重置時對該第一P型金氧半電晶體之汲極的電位進行充電；及其中該參考電晶體與該重置電晶體皆為N型金氧半電晶體，且該充電電晶體係為P型金氧半電晶體。
4. 如請求項1所述之感測電路，另包含：一第二N型金氧半電晶體，其閘極係連接於一讀取致能訊號，該第二N型金氧半電晶體之汲極係連接於該記憶體單元，且該第二N型金氧半電晶體之源極係連接於該第一P型金氧半電晶體之閘極；及一第四P型金氧半電晶體，其閘極係連接於該讀取致能訊號之一反向訊號，該第四P型金氧半電晶體之汲極係連接於該第一P型金氧半電晶體之閘極，且該第四P型金氧半電晶體之源極係連接於該第二N型金氧半電晶體之汲極；其中當讀取該記憶體單元時，該讀取致能訊號係處於高電位，且該讀取致能訊號之該反向訊號係處於低電位。
5. 一種用於低供應電壓記憶體的感測電路，包含：一第一級電路，包含：一第一P型金氧半電晶體，其閘極係連接於一記憶體單元；一第一N型金氧半電晶體，其汲極係連接於該第一P型金氧半電晶體之源極，且該第一N型金氧半電晶體之源極係接地；及 一第二P型金氧半電晶體，其汲極係連接於該第一P型金氧半電晶體之源極，其閘極係連接於一控制訊號，且該第二P型金氧半電晶體之源極係連接於一供應電壓；一參考電晶體，其閘極係連接於一參考訊號，且該參考電壓體之汲極係連接於該第一P型金氧半電晶體之閘極；及一第二級電路，包含：一反向器，其一輸入端係連接於該第一P型金氧半電晶體之汲極；一第二N型金氧半電晶體，其汲極係連接於該第一P型金氧半電晶體之汲極，且該第二N型金氧半電晶體之閘極係連接於該反向器之一輸出端；一第三N型金氧半電晶體，其源極係接地，該第三N型金氧半電晶體之閘極係連接於該反向器之該輸出端，且該第三N型金氧半電晶體之汲極係連接於該第二N型金氧半電晶體之源極；及一第三P型金氧半電晶體，其源極係連接於該供應電壓，且該第三P型金氧半電晶體之汲極係連接於該第一P型金氧半電晶體之源極；其中位於該反向器之該輸出端的一電壓係用來指示該記憶體單元之一寫入狀態或一抹除狀態；及其中該控制訊號係根據一第二重置訊號及一讀取致能訊號之一反向訊號，並對該第二重置訊號及該讀取致能訊號之該反向訊號進行或邏輯(Logic OR)運算所產生。
6. 如請求項5所述之感測電路，另包含：一重置電晶體，其閘極係連接於一第一重置訊號，該重置電晶體之汲極係連接於該第一P型金氧半電晶體之閘極，且該重置電晶體之源極係接地；其中該參考電晶體之源極係接地；其中該第一重置訊號係用來控制該重置電晶體，以重置該第一P型金氧半電晶體之閘極的電位；其中該第一N型金氧半電晶體之閘極係連接於一第二重置訊號，且該第二重置訊號之週期(Duration)係涵蓋並長於該第一重置訊號之週期；其中該第二重置訊號係用來控制該第一N型金氧半電晶體，以重置該第一P型金氧半電晶體之汲極的電位；其中該參考訊號係用來控制流經該參考電晶體之一電流的強度；及其中該參考電晶體與該重置電晶體皆為N型金氧半電晶體。
7. 如請求項6所述之感測電路，另包含：一第四N型金氧半電晶體，其閘極係連接於該讀取致能訊號，該第四N型金氧半電晶體之汲極係連接於該記憶體單元，且該第四N型金氧半電晶體之源極係連接於該第一P型金氧半電晶體之閘極；及一第四P型金氧半電晶體，其閘極係連接於該讀取致能訊號之 一反向訊號，該第四P型金氧半電晶體之汲極係連接於該第一P型金氧半電晶體之閘極，且該第四P型金氧半電晶體之源極係連接於該第四N型金氧半電晶體之汲極；其中當在該寫入狀態或該抹除狀態下讀取該記憶體單元所儲存之一位元時，該讀取致能訊號係處於高電位，且該讀取致能訊號之該反向訊號係處於低電位。