CN109119119B - 灵敏放大器 - Google Patents

灵敏放大器 Download PDF

Info

Publication number
CN109119119B
CN109119119B CN201810992772.6A CN201810992772A CN109119119B CN 109119119 B CN109119119 B CN 109119119B CN 201810992772 A CN201810992772 A CN 201810992772A CN 109119119 B CN109119119 B CN 109119119B
Authority
CN
China
Prior art keywords
nmos transistor
transistor
electrode
clock signal
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810992772.6A
Other languages
English (en)
Other versions
CN109119119A (zh
Inventor
曹亚历
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810992772.6A priority Critical patent/CN109119119B/zh
Publication of CN109119119A publication Critical patent/CN109119119A/zh
Application granted granted Critical
Publication of CN109119119B publication Critical patent/CN109119119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种灵敏放大器，由十二个NMOS晶体管、六个PMOS晶体管和一个反相器组成，CLK为时钟信号，CLKD为CLK经过一级缓冲器缓冲后得到的时钟信号，采用差分输入，差分输出，能够使输出数据稳定；第一NMOS晶体管～第六NMOS晶体管，第一PMOS晶体管～第四PMOS晶体管组成预充电前端放大器，节点L1、L2作为预充电前端放大器的输出端，该预充电前端放大器在时钟信号CLK上升沿处采样差分输入信号；第七NMOS晶体管～第十二NMOS晶体管、第五PMOS晶体管～第六PMOS晶体管组成RS触发器，该RS触发器由时钟信号CLK控制。本发明反应灵敏，速度快，能稳定输出正确信号。

Description

灵敏放大器
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种灵敏放大器(SA)。
背景技术
灵敏放大器作为重要电路，广泛应用于SRAM(静态随机存取存储器)中位线BL和位线BLB之间小电压信号处理。
图1所示的是一种传统灵敏放大器，它由十个PMOS晶体管、六个NMOS晶体管和三个反相器组成，其存在的缺点是所采用的MOS晶体管数量多，速度不够快，版图面积大。
如何设计一个能快速反应，并且能稳定输出正确信号的灵敏放大器，对提升SRAM性能起到重要作用。
发明内容
本发明要解决的技术问题是提供一种灵敏放大器，反应灵敏，速度快，能稳定输出正确信号。
为解决上述技术问题，本发明的灵敏放大器，由十二个NMOS晶体管、六个PMOS晶体管和一个缓冲器组成，CLK为时钟信号，CLKD为CLK经过一级所述缓冲器缓冲后得到的时钟信号；
第一PMOS晶体管～第六PMOS晶体管的源极与电源电压端VDD相连接；
第五PMOS晶体管的漏极、第六PMOS晶体管的栅极与第九NMOS晶体管的漏极、第十NMOS晶体管的漏极和第十一NMOS晶体管的栅极相连接，其连接的节点作为差分输出端OUT_端；
第六PMOS晶体管的漏极、第五PMOS晶体管的栅极与第十一NMOS晶体管的漏极、第十二NMOS晶体管的漏极和第十NMOS晶体管的栅极相连接，其连接的节点作为差分输出端OUT；
第九NMOS晶体管的栅极和第十二NMOS晶体管的栅极输入时钟信号CLKD；第九NMOS晶体管的源极与第七NMOS晶体管的漏极相连接，第十二NMOS晶体管的源极与第八NMOS晶体管的漏极相连接，第七NMOS晶体管的源极、第八NMOS晶体管的源极、第十NMOS晶体管的源极和第十一NMOS晶体管的源极接地；
第一PMOS晶体管的漏极、第二PMOS晶体管的漏极、第三PMOS晶体管的栅极和第五NMOS晶体管的漏极、第六NMOS晶体管的栅极、第七NMOS晶体管的栅极相连接，其连接的节点记为L2；
第三PMOS晶体管的漏极、第四PMOS晶体管的漏极、第二PMOS晶体管的栅极和第六NMOS晶体管的漏极、第五NMOS晶体管的栅极、第八NMOS晶体管的栅极相连接，其连接的节点记为L1；
第一PMOS晶体管的栅极和第四PMOS晶体管的栅极输入时钟信号CLK；
第五NMOS晶体管的源极与第四NMOS晶体管的源极、第二NMOS晶体管的漏极相连接，第六NMOS晶体管的源极与第三NMOS晶体管的漏极、第四NMOS晶体管的漏极相连接；
第二NMOS晶体管的源极、第三NMOS晶体管的源极和第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极接地；
第四NMOS晶体管的栅极与电源电压端VDD相连接，第一NMOS晶体管的栅极输入时钟信号CLK，第二NMOS晶体管NM2的栅极作为差分输入端IN，第三NMOS晶体管NM3的栅极作为差分输入端IN_端。
采用本发明的灵敏放大器，反应灵敏，速度快；采用差分输出，能够使输出数据稳定；所采用的MOS管数量少，能减少版图面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的灵敏放大器原理图；
图2是改进后的灵敏放大器一实施例原理图。
具体实施方式
结合图2所示，改进后的灵敏放大器在下面的实施例中，由十二个NMOS晶体管、六个PMOS晶体管和一个缓冲器组成。CLK为时钟信号，CLKD为CLK经过一级所述缓冲器缓冲后得到的时钟信号。
PMOS晶体管PM1～PM6的源极与电源电压端VDD相连接，PMOS晶体管PM5的漏极、PM6的栅极与NMOS晶体管NM9的漏极、NM10的漏极和NM11的栅极相连接，其连接的节点作为差分输出端OUT_端。
PMOS晶体管PM6的漏极、PM5的栅极与NMOS晶体管NM11的漏极、NM12的漏极和NM10的栅极相连接，其连接的节点作为差分输出端OUT。
NMOS晶体管NM9的栅极和NM12的栅极输入CLKD。NMOS晶体管NM9的源极与NM7的漏极相连接，NMOS晶体管NM12的源极与NM8的漏极相连接。NMOS晶体管NM7的源极、NM8的源极、NM10的源极和NM11的源极接地。
PMOS晶体管PM1的漏极、PM2的漏极、PM3的栅极和NMOS晶体管NM5的漏极、NM6的栅极、NM7的栅极相连接，其连接的节点记为L2。
PMOS晶体管PM3的漏极、PM4的漏极、PM2的栅极和NMOS晶体管NM6的漏极、NM5的栅极、NM8的栅极相连接，其连接的节点记为L1。
PMOS晶体管PM1的栅极和PM4的栅极输入CLK。
NMOS晶体管NM5的源极与NM4的源极、NM2的漏极相连接，NMOS晶体管NM6的源极与NM3的漏极、NM4的漏极相连接。
NMOS晶体管NM2的源极、NM3的源极和NM1的漏极相连接。NMOS晶体管NM1的源极接地。
NMOS晶体管NM4的栅极与电源电压端VDD相连接，NMOS晶体管NM1的栅极输入CLK，NMOS晶体管NM2的栅极作为差分输入端IN，NMOS晶体管NM3的栅极作为差分输入端IN_端。
本发明的灵敏放大器由于采用差分输出结构，因此能够使输出数据稳定。
图2中，时钟信号CLK输入一缓冲器HC1，经该缓冲器HC1对时钟信号CLK缓冲后输出时钟信号CLKD，CLKD是一个经过小延时的时钟信号，CLKD信号端连接在NMOS晶体管NM9和NM12的栅极上，用于避免当时钟信号CLK刚刚变为高电平时，节点L1和L2同时保持预充电的高电平时，会出现电平竞争，产生功耗。
图2所示的灵敏放大器，采用了一个由NMOS晶体管NM1～NM6，PMOS晶体管PM1～PM4组成的预充电前端放大器，其在时钟上升沿处采样差分输入信号。预充电前端放大器的输出，即节点L1、L2送到一个由CLK信号控制的快速RS触发器，该RS触发器由NMOS晶体管NM7～NM12、PMOS晶体管PM5～PM6组成。所述RS触发器在CLK为低电平时保持上一次数据并保证差分输出每个时钟周期才能进行一次切换，在CLK为高电平时，由节点L1、L2产生电压差输送给所述RS触发器，该RS触发器快速切换到正确状态。
预充电前端放大器的核心由耦合的方向器构成，该交叉耦合的方向器由PMOS晶体管PM2～PM3、NMOS晶体管NM5～NM6组成。在时钟信号CLK低电平阶段由PMOS晶体管PM1和PM4预充电，使得节点L1、L2预充电至高电平。NMOS晶体管NM1类似一个求值开关，在时钟上升沿，求值开关即NMOS晶体管NM1导通，差分输入IN、IN_对NMOS晶体管NM2、NM3有效，差分输入信号IN、IN_之间的差在节点L1和L2上被放大。交叉耦合的方向器根据输入值翻转到一个稳定状态。NMOS晶体管NM4为短路管，用来提供一个对地的DC(直流)漏电路径。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种灵敏放大器，其特征在于：由十二个NMOS晶体管、六个PMOS晶体管和一个缓冲器组成，CLK为时钟信号，CLKD为CLK经过一级所述缓冲器缓冲后得到的时钟信号；
第一PMOS晶体管～第六PMOS晶体管的源极与电源电压端VDD相连接；
第五PMOS晶体管的漏极、第六PMOS晶体管的栅极与第九NMOS晶体管的漏极、第十NMOS晶体管的漏极和第十一NMOS晶体管的栅极相连接，其连接的节点作为差分输出端OUT_端；
第六PMOS晶体管的漏极、第五PMOS晶体管的栅极与第十一NMOS晶体管的漏极、第十二NMOS晶体管的漏极和第十NMOS晶体管的栅极相连接，其连接的节点作为差分输出端OUT；
第九NMOS晶体管的栅极和第十二NMOS晶体管的栅极输入时钟信号CLKD；第九NMOS晶体管的源极与第七NMOS晶体管的漏极相连接，第十二NMOS晶体管的源极与第八NMOS晶体管的漏极相连接，第七NMOS晶体管的源极、第八NMOS晶体管的源极、第十NMOS晶体管的源极和第十一NMOS晶体管的源极接地；
第一PMOS晶体管的漏极、第二PMOS晶体管的漏极、第三PMOS晶体管的栅极和第五NMOS晶体管的漏极、第六NMOS晶体管的栅极、第七NMOS晶体管的栅极相连接，其连接的节点记为L2；
第三PMOS晶体管的漏极、第四PMOS晶体管的漏极、第二PMOS晶体管的栅极和第六NMOS晶体管的漏极、第五NMOS晶体管的栅极、第八NMOS晶体管的栅极相连接，其连接的节点记为L1；
第一PMOS晶体管的栅极和第四PMOS晶体管的栅极输入时钟信号CLK；
第五NMOS晶体管的源极与第四NMOS晶体管的源极、第二NMOS晶体管的漏极相连接，第六NMOS晶体管的源极与第三NMOS晶体管的漏极、第四NMOS晶体管的漏极相连接；
第二NMOS晶体管的源极、第三NMOS晶体管的源极和第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极接地；
第四NMOS晶体管的栅极与电源电压端VDD相连接，第一NMOS晶体管的栅极输入时钟信号CLK，第二NMOS晶体管NM2的栅极作为差分输入端IN，第三NMOS晶体管NM3的栅极作为差分输入端IN_端。
2.如权利要求1所述的灵敏放大器，其特征在于：所述时钟信号CLK输入第一缓冲器，经该缓冲器对时钟信号CLK缓冲后输出时钟信号CLKD，CLKD输入第九NMOS晶体管和第十二NMOS晶体管的栅极上，用于避免当时钟信号CLK刚刚变为高电平时，所述节点L1和L2同时保持预充电的高电平时，出现电平竞争，产生功耗。
3.如权利要求1所述的灵敏放大器，其特征在于：所述第一NMOS晶体管～第六NMOS晶体管，第一PMOS晶体管～第四PMOS晶体管组成预充电前端放大器，节点L1、L2作为预充电前端放大器的输出端，该预充电前端放大器在时钟信号CLK上升沿处采样差分输入信号。
4.如权利要求1或3所述的灵敏放大器，其特征在于：所述第七NMOS晶体管～第十二NMOS晶体管、第五PMOS晶体管～第六PMOS晶体管组成RS触发器，该RS触发器由时钟信号CLK控制。
5.如权利要求4所述的灵敏放大器，其特征在于：所述RS触发器在CLK为低电平时保持上一次数据并保证差分输出每个时钟周期才能进行一次切换，在CLK为高电平时，由节点L1、L2产生电压差输送给所述RS触发器，该RS触发器快速切换到正确状态。
6.如权利要求3所述的灵敏放大器，其特征在于：由第二PMOS晶体管～第三PMOS晶体管、第五NMOS晶体管～第六NMOS晶体管组成交叉耦合的方向器，该交叉耦合的方向器作为所述预充电前端放大器的核心组成部分；在时钟信号CLK低电平阶段由第一PMOS晶体管和第四PMOS晶体管预充电，使得节点L1、L2预充电至高电平。
7.如权利要求6所述的灵敏放大器，其特征在于：在时钟上升沿，第一NMOS晶体管导通，差分输入IN、IN_对第二NMOS晶体管、第三NMOS晶体管有效，差分输入信号IN、IN_之间的差在节点L1和L2上被放大，交叉耦合的方向器根据输入值翻转到一个稳定状态。
8.如权利要求1或3所述的灵敏放大器，其特征在于：所述第四NMOS晶体管为短路管，用于提供一个对地的DC漏电路径。
CN201810992772.6A 2018-08-29 2018-08-29 灵敏放大器 Active CN109119119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810992772.6A CN109119119B (zh) 2018-08-29 2018-08-29 灵敏放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810992772.6A CN109119119B (zh) 2018-08-29 2018-08-29 灵敏放大器

Publications (2)

Publication Number Publication Date
CN109119119A CN109119119A (zh) 2019-01-01
CN109119119B true CN109119119B (zh) 2020-06-05

Family

ID=64861120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810992772.6A Active CN109119119B (zh) 2018-08-29 2018-08-29 灵敏放大器

Country Status (1)

Country Link
CN (1) CN109119119B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769807B (zh) * 2020-06-11 2024-06-18 上海华虹宏力半导体制造有限公司 灵敏放大型d触发器
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器
US11961580B2 (en) 2022-06-01 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178987A (zh) * 1996-07-19 1998-04-15 株式会社日立制作所 改进了的dram用主放大电路和输入输出总线
CN102299537B (zh) * 2011-08-22 2013-12-11 北京兆易创新科技股份有限公司 一种灵敏放大器的预充电控制电路及方法
CN102385901B (zh) * 2011-09-20 2013-10-02 北京大学 低功耗apd灵敏放大器
US9013941B2 (en) * 2013-03-15 2015-04-21 Intel Corporation DRAM with pulse sense amp
CN104036821B (zh) * 2014-06-12 2017-03-22 江南大学 一种改进型交叉耦合灵敏放大器
CN104637531A (zh) * 2014-12-10 2015-05-20 深圳市国微电子有限公司 Sram存储模块及其灵敏放大器电路
CN204558019U (zh) * 2015-04-21 2015-08-12 福州大学 基于两级放大器的stt-ram读取电路
US10038429B1 (en) * 2017-08-22 2018-07-31 Qualcomm Incorporated High-speed soft-edge sense-amplifier-based flip-flop

Also Published As

Publication number Publication date
CN109119119A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US8717811B2 (en) Latching circuit
CN109841240B (zh) 一种sram型存储器高速灵敏放大器电路
CN111863054B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN109119119B (zh) 灵敏放大器
KR102103470B1 (ko) 반도체 장치의 버퍼 회로
JP3667700B2 (ja) 入力バッファ回路及び半導体記憶装置
Reddy et al. SRAM cell with better read and write stability with Minimum area
KR20170101071A (ko) 감지 증폭기 및 래칭 기법
CN103871461A (zh) 一种适用于静态随机存储器的写复制电路
Jeong et al. Bitline precharging and preamplifying switching pMOS for high-speed low-power SRAM
Zhu et al. A review of sense amplifiers for static random access memory
Tao et al. Design of sense amplifier in the high speed SRAM
CN108109647A (zh) 读出放大电路
JP3357634B2 (ja) 構成可能なハーフ・ラッチによる高速シングルエンド・センシング
KR100714282B1 (ko) 센스앰프 기반의 플립플롭 및 그의 출력 지연시간 감소방법
US8854868B2 (en) Sense amplifier
Zhao et al. An offset cancellation technique for SRAM sense amplifier based on relation of the delay and offset
CN109257024B (zh) 灵敏放大器电路
Hemaprabha et al. Comparative analysis of sense amplifiers for memories
US8675427B2 (en) Implementing RC and coupling delay correction for SRAM
Indhumathi et al. Implementation of 3t dram using adiabatic logic for ultra low power applications
CN103745744A (zh) 一种提高sram良率的补偿电路
Karthika et al. Power analysis of bit interleaving 9T SRAM array
JP4600827B2 (ja) 差動増幅回路
Kumar et al. Design and Implementation of Three Transistor SRAM Cell using 45nm CMOS Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant