CN108109647A - 读出放大电路 - Google Patents

读出放大电路 Download PDF

Info

Publication number
CN108109647A
CN108109647A CN201711180527.7A CN201711180527A CN108109647A CN 108109647 A CN108109647 A CN 108109647A CN 201711180527 A CN201711180527 A CN 201711180527A CN 108109647 A CN108109647 A CN 108109647A
Authority
CN
China
Prior art keywords
mentioned
current
transistor
signal
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711180527.7A
Other languages
English (en)
Other versions
CN108109647B (zh
Inventor
大塚雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN108109647A publication Critical patent/CN108109647A/zh
Application granted granted Critical
Publication of CN108109647B publication Critical patent/CN108109647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种能够减少消耗电流并且能够对来自存储单元的读出数据进行检测的读出放大电路。是对从存储单元读出的数据进行检测的读出放大电路，其具备：控制与存储单元连接的位线的电位的电位控制部；放大从存储单元向位线流动的读出电流并生成放大电流的电流放大部；基于放大电流，对从存储单元读出的数据进行检测的检测部。电位控制部在数据读出期间对位线的电位进行控制，在数据读出期间内设置有电流放大期间，电流放大部在电流放大期间放大读出电流。

Description

读出放大电路
技术领域
本发明及读出放大电路。
使用读出放大电路作为对从存储单元读出的数据进行检测的电路。作为这样的读出放大电路公知有通过从所选择出的存储单元对在位线中流动的电流进行检测，来判定来自存储单元的读出数据的所谓电流检测型的读出放大电路。
电流检测型的读出放大电路例如由晶体管以及逆变器构成，具有控制位线的电位的电位控制部、基于读出电流对读出数据进行检测的检测部。在上述读出放大电路中，对位线的电位进行控制，并基于根据从存储单元向位线流动的电流(读出电流)而变化的节点电位与逆变器的阈值电位的比较结果，逆变器输出高电平或者低电平的信号，由此进行存储于存储单元的数据的判定(例如专利文献1)。
专利文献1：日本特开2001-250391号公报
在上述那样的读出放大电路中，在位线中流动的读出电流小的情况下，需要用于放大读出电流的电流放大部。在具备电流放大部的读出放大电路中，由于在存储器读出期间将电位控制部与电流放大部均控制为开启状态(进行动作的状态)，所以存在电路整体的消耗电流大这样的问题。
另外，在进行长周期的读出的情况下，通常被要求与短周期的读出相比消耗电力低。然而，在上述那样的读出放大电路中，每小时的消耗电流在读出期间之间是一定的，因此存在无法满足低消耗电力的要求这样的问题。
发明内容
本发明的读出放大电路是对从存储单元读出的数据进行检测的读出放大电路，其特征在于具备：电位控制部，控制与上述存储单元连接的位线的电位；电流放大部，放大从上述存储单元向上述位线流动的读出电流并生成放大电流；以及检测部，基于上述放大电流，对从上述存储单元读出的数据进行检测，上述电位控制部在数据读出期间控制上述位线的电位，在上述数据读出期间内设置有电流放大期间，上述电流放大部在上述电流放大期间放大上述放大读出电流。
根据本发明的读出放大电路，能够减少消耗电流并且能够对来自存储单元的读出数据进行检测。
附图说明
图1是表示实施例1的读出放大电路的构成的电路图。
图2是示意性表示存储单元的结构的图。
图3是表示实施例1的延迟电路的构成的电路图。
图4是表示实施例1的延迟电路的动作时的信号波形以及节点电位的时序图。
图5是表示实施例1的读出放大电路的动作时的信号波形以及节点电位的时序图。
图6是表示实施例2的读出放大电路的构成的电路图。
图7是表示实施例2的延迟电路的构成的电路图。
图8是表示实施例2的延迟电路的动作时的信号波形以及节点电位的时序图。
图9是表示实施例2的读出放大电路的动作时的信号波形以及节点电位的时序图。
图10是表示实施例2的读出放大电路的变形例的图。
附图标记说明
10、40、60…读出放大电路；20…存储器阵列；30、50…延迟电路；11、41、61…电位控制部；12、42、62…电流放大部；13、43、63…控制部；14、44、64…读出数据检测部；45、65…锁存电路；PM0～16…P沟道型MOS晶体管；NM0～15…N沟道型MOS晶体管；CAP0～2…电容器；INV0～INV7…逆变器；NAND0～NAND2NAND…栅极
具体实施方式
以下参照附图来说明本发明的实施例。此外，在以下的各实施例的说明以及附图中，对实际上相同或者等价的部分标注相同的参照符号。
实施例1
图1是表示本发明的实施例1的读出放大电路10的构成的电路图。读出放大电路10具备控制存储单元阵列的位线BL的电位的电位控制部11、放大来自存储单元的读出电流的电流放大部12、控制电路的动作时刻的控制部13、基于放大后的读出电流(放大电流)对读出数据进行检测的读出数据检测部14、以及作为输出检测结果的输出部的逆变器INV1。
电位控制部11由第一导电型的P沟道型MOS晶体管亦即晶体管PM0、PM1以及PM4、与第一导电型相反导电型的N沟道型MOS晶体管亦即晶体管NM0、NM1、NM4以及NM5构成。
晶体管PM0的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM0的漏极与晶体管NM0的漏极连接，并且与连接晶体管NM0的栅极以及晶体管NM1的栅极的节点亦即节点N0连接。对晶体管PM0的栅极提供用于控制存储器阵列的位线BL的电位的控制电压CLMPREF。
晶体管PM4的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM4的栅极与控制部13连接，从控制部13接受第一控制信号SENSE的供给。晶体管PM4的漏极经由节点N0与晶体管NM0以及NM1的栅极连接，并且与晶体管PM0以及NM0的漏极连接。
晶体管PM1的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM1的栅极以及漏极被共通连接，经由节点N1与电流放大部12的晶体管PM2的栅极连接。
晶体管NM0、NM1、NM4以及NM5构成电流镜电路。晶体管NM0的源极与晶体管NM4的漏极连接。晶体管NM0的栅极经由节点N0与晶体管NM1的栅极连接。晶体管NM0的漏极与晶体管PM4的漏极连接。
晶体管NM4的源极被接地。晶体管NM4的栅极与控制部13连接，接受第一控制信号SENSE的供给。
晶体管NM1的源极与晶体管NM5的漏极连接。晶体管NM1的漏极与晶体管PM1的漏极连接并且与节点N1连接。
晶体管NM5的源极与存储器阵列的位线BL连接。晶体管NM5的栅极与控制部13连接，接受第一控制信号SENSE的供给。
电位控制部11从控制部13接受第一控制信号SENSE的供给并进行动作。具体而言，若被施加电源电平的高电平的信号(以下“H”)则成为激活模式，若被施加接地电平的低电平的信号(以下“L”)则成为待机模式。在激活模式中，与控制电压CLMPREF对应的电流向晶体管NM0流动，决定节点N0的电位。由此，使位线BL充电，位线BL的电位被控制为规定电位。此外，在本实施例中，读出期间TCYC的期间，信号电平是“H”的第一控制信号SENSE被向电位控制部11供给。即，在读出期间TCYC的期间，电位控制部11控制成激活模式。
在由晶体管PM1、NM1以及NM5构成的电流路中流动与来自存储单元阵列的读出数据对应的电流(读出电流)。具体而言，在存储单元阵列中从所选择出的存储单元读出的数据是“0”的情况下不流动电流，在读出的数据是“1”的情况下流动电流。
图2是示意性表示存储单元阵列20的构成的图。存储单元阵列20由行解码器21、列解码器22、存储单元晶体管MC0、MC1、MC2以及MC3、N沟道型MOS晶体管亦即NMOS晶体管NS0以及NS1构成。
另外，存储单元阵列20设置有字线WL0以及WL1、子位线SBL0以及SBL1、列信号线Y0以及Y1。字线WL0以及WL1是在行方向的存储单元晶体管的栅极被共用地连接的信号线，与行解码器21连接。列信号线Y0以及Y1是分别与NMOS晶体管NS0以及NS1的栅极连接的信号线，与列解码器22连接。子位线SBL0以及SBL1与位线BL连接。
存储单元晶体管MC0～MC3是具备浮动门的N沟道型MOS晶体管，被配置为矩阵状。存储单元晶体管MC0以及MC1共同与字线WL0连接。存储单元晶体管MC2以及MC3共同与字线WL1连接。存储单元晶体管MC0～MC3的源极共同与源极线SL0连接。存储单元晶体管MC0以及MC2的漏极与子位线SBL0连接。存储单元晶体管MC1以及MC3的漏极与子位线SBL1连接。
晶体管NS0的源极与子位线SBL0连接，晶体管NS1的源极与子位线SBL1连接。晶体管NS0以及NS1的漏极共同与位线BL连接。
字线WL0以及WL1与列信号线Y0以及Y1被供给“H”或者“L”的信号，存储单元晶体管MC0～MC3中的任一个被选择。例如若对WL0提供“L”、对WL1提供“H”、对Y0提供“L”、对Y1提供“H”的信号，则存储单元晶体管MC3被选择。
再次参照图1，电流放大部12由P沟道型MOS晶体管亦即晶体管PM2以及PM5、N沟道型MOS晶体管亦即晶体管NM2以及NM3构成。读出数据检测部14由P沟道型MOS晶体管亦即晶体管PM3以及PM6、N沟道型MOS晶体管亦即晶体管NM3构成。晶体管PM1以及PM2、NM2以及NM3分别构成电流镜，将在电位控制部11的晶体管PM1中流动的电流例如放大为2倍。
晶体管PM5的源极与接授电源电压VDD的施加的电源端子连接。晶体管PM5的漏极经由节点N1与晶体管PM1以及PM2的栅极连接。晶体管PM5的栅极与控制部13连接，从控制部13接受第二控制信号SENSE2的供给。
晶体管PM2的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM2的栅极经由节点N1与晶体管PM1的栅极连接。晶体管PM2的漏极与晶体管NM2的漏极连接，并且经由节点N2与晶体管NM2以及NM3的栅极连接。
晶体管PM3的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM3的漏极与晶体管NM3的漏极连接，并且经由节点N3与逆变器INV1的输入端连接。向晶体管PM3供给用于判定存储单元的数据的参考电流控制电压SENREF。
晶体管NM2的源极被接地。晶体管NM2的栅极以及漏极经由节点N2被共通连接，与晶体管NM3的栅极连接。
晶体管NM3的源极被接地。晶体管NM3的栅极与晶体管NM2的栅极连接。晶体管NM3的漏极经由节点N3与逆变器INV1的输入端连接。
晶体管NM6的源极被接地。晶体管NM6的漏极与节点N2连接。晶体管NM6的栅极与逆变器INV0的输出端连接。
晶体管PM6的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM6的漏极经由节点N3与晶体管PM3、NM3以及逆变器INV1的输入端连接。晶体管PM6的栅极与控制部13连接，从控制部13接受第二控制信号SENSE2的供给。
逆变器INV0的输入端与控制部13连接，从控制部13接受第二控制信号SENSE2的供给。逆变器INV0的输出端与晶体管NM6的栅极连接。逆变器INV0生成第二控制信号SENSE2的反转信号，并向晶体管NM6的栅极供给。
逆变器INV1的输入端与节点N3连接。逆变器INV1的输出端与输出电流检测结果的DOUT端子连接。逆变器INV1将对节点N3的信号电平(电压电平)进行了反转的信号作为检测信号从DOUT端子输出。
控制部13将第一控制信号SENSE向电位控制部11供给，将第二控制信号SENSE2向电流放大部12以及读出数据检测部14供给。控制部13基于表示从存储单元读出数据的读出期间的时刻的读出信号REB，生成第二控制信号SENSE2。控制部13具有例如通过使读出信号REB延迟来生成第二控制信号SENSE2的延迟电路30。
图3是表示延迟电路30的构成的电路图。延迟电路30具有：P沟道型MOS晶体管亦即晶体管PM7、PM8以及PM9；N沟道型MOS晶体管亦即晶体管NM7以及NM8；电容器CAP0；逆变器INV2以及INV3；NAND栅极NAND0(以下，仅称为NAND0)。
逆变器INV2接受读出信号REB的输入并将其进行了反转后的信号向逆变器INV3以及NAND0供给。逆变器INV3进一步使从逆变器INV2供给的信号反转并向晶体管PM7以及NM7的栅极供给。
对于晶体管PM9而言，向源极施加电源电压VDD，向栅极施加偏压电压PBIAS，漏极与晶体管PM7的源极连接。晶体管PM7的漏极与晶体管NM7的漏极、晶体管PM8以及NM8的栅极连接。晶体管NM7的源极被接地。
电容器CAP0的一端与连接晶体管PM7、NM7的漏极以及晶体管PM8以及NM8的栅极的节点(节点B)连接，另一端被接地。
对于晶体管PM8而言，源极被施加电源电压VDD，漏极与晶体管NM8的漏极以及NAND0的输入端子中的一个连接。晶体管NM8的源极被接地。
NAND0的2个输入端子的一方与逆变器INV2的输出端子连接，另一方与晶体管PM8以及NM8的漏极连接。NAND0将向2个输入端子输入的信号的与非逻辑运算的信号作为第二控制信号SENSE2而输出。
图4是表示延迟电路30的动作时的信号波形的图。读出信号REB是信号电平变化为“H”以及“L”的信号，是表示从存储单元读出数据时的读出期间的开始的时刻的信号。在本实施例中，读出信号REB的信号电平从“H”向“L”变化的下降沿的时刻成为1周期的读出期间TCYC(以下，仅称为读出期间TCYC)的开始(以及结束)的时刻。
读出信号REB被输入逆变器INV2。逆变器INV2输出使读出信号REB反转并延迟的信号(图中，作为X来表示)。
从逆变器INV2输出的信号向逆变器INV3输入。逆变器INV3输出使被输入的信号反转且延迟的信号(图中，作为A来表示)。
逆变器INV3的输出信号向晶体管PM7以及NM7的栅极供给。从晶体管PM7以及NM7的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为B来表示)。
晶体管PM7以及NM7的漏极的输出信号向晶体管PM8以及NM8的栅极供给。从晶体管PM8以及NM8的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为C来表示)。
NAND0将由逆变器INV2的输出信号与来自晶体管PM8以及NM8的漏极的输出信号的与非逻辑运算构成的信号作为第二控制信号SENSE2而输出。由此，从读出期间TCYC的开始后不久的期间信号电平是“L”，然后变化为“H”的第二控制信号SENSE2被生成。
接下来，参照图1、图2以及图5对本实施例的读出放大电路10进行的检测动作进行说明。如图5的AMPOFF表示传感放大器非活性期间，AMPON表示传感放大器活性期间。以下以从存储单元晶体管MC3读出数据的情况为例来进行说明。此外，图5是表示在存储单元晶体管MC3中存储了数据“1”的情况下的信号电平(电位电平)的变化的时序图。
第一控制信号SENSE是“H”，因此电位控制部11是激活模式，晶体管NM4以及NM5被控制为ON状态，晶体管PM4被控制为OFF状态。
在读出期间TCYC中，若图2的字线WL0被供给“L”、字线WL1被供给“H”、列信号线Y0被供给“L”、列信号线Y1被供给“H”的信号，则存储单元晶体管MC3被选择。
再次参照图1，晶体管PM0的栅极被供给控制电压CLMPREF，晶体管PM3的栅极被供给参考电流控制电压SENREF。
在晶体管PM0中流动的电流在与二极管连接的晶体管NM0中流动。如上所述，晶体管NM0、NM1、NM4以及NM5构成电流镜电路，所以也能够在晶体管NM1中流动电流。由此，位线BL被供给与控制电压CLMPREF对应的电流，位线BL的电位被控制为规定电位。
参考电流控制电压SENREF以晶体管PM3中流动的电流成为在从存储单元晶体管读出的数据是“1”时在晶体管NM3中流动的电流与读出的数据是“0”时在晶体管NM3中流动的电流的中间电流的方式被设定。因此，在读出数据“1”时，节点N3的电位迁移至接地电平(“L”)，利用逆变器INV1该反转信号“H”向DOUT端子输出。另一方面，在读出数据“0”时，节点N3的电位迁移至电源电平(“H”)，利用逆变器INV1该反转信号“L”向DOUT端子输出。
在图5的AMPOFF期间，信号电平是“L”的第二控制信号SENSE2被向晶体管PM5以及PM6的栅极供给。另外，利用逆变器INV0使其反转后的信号电平“H”的信号被向晶体管NM6的栅极供给。因此，晶体管PM5、PM6以及NM6均成为ON状态。
此时，虽在晶体管NM1中流动的电流在晶体管PM1以及PM5中流动，但若将晶体管PM5的尺寸设为能够将节点N1的电位充电到电源电平(电源电压VDD电平)的尺寸，则由于晶体管PM1成为OFF状态，所以成为从晶体管PM5供给在晶体管NM1中流动的电流。
在节点N1是电源电平(“H”)的情况下，晶体管PM2也成为OFF状态。由于晶体管NM6是ON状态，所以节点N2成为接地电平(“L”)，晶体管NM2成为OFF状态。即，在晶体管PM2以及NM2中流动的电流路径被切断。在节点N2是接地电平(“L”)的情况下，晶体管NM3也成为OFF状态，在晶体管NM3中流动的电流路径被切断。此时，由于晶体管PM6是ON状态，因此节点N3成为电源电平(“H”)，逆变器INV1输出信号电平“L”的信号。
另一方面，在AMPON期间，信号电平是“H”的第二控制信号SENSE2被向晶体管PM5以及PM6的栅极供给。另外，利用逆变器INV0使其反转后的信号电平“L”的信号被向晶体管NM6的栅极供给。因此，晶体管PM5、PM6以及NM6均成为OFF状态。
此时，在来自存储单元晶体管MC3的读出数据是“1”的情况下，读出电流在晶体管PM1中流动，如图5的时序图所示，节点N1的电位电平降低。通过节点N1的电位电平的降低，能够在晶体管PM2中流动多的电流，节点N2的电位电平上升。通过节点N2的电位电平的上升，能够在晶体管NM3中流动多的电流，节点N3的电位电平降低。通过节点N3的电位电平的降低，使其反转后的信号电平“H”的信号从逆变器INV1输出。
另一方面，在来自存储单元晶体管MC3的读出数据是“0”的情况下，读出电流不在晶体管PM1中流动，与图5的时序图不同，在构成电流镜的晶体管PM2、NM2以及NM3中也不流动电流。另一方面，因在晶体管PM3中流动电流，所以节点N3的电位电平成为电源电平(“H”)。因此，使其反转后的信号电平“L”的信号从逆变器INV1输出。
这样，在本实施例的读出放大电路10中，向电位控制部11供给信号电平“H”的第一控制信号SENSE而设为激活模式，另一方面在读出期间TCYC中将变化为信号电平是“H”以及“L”的第二控制信号SENSE2向电流放大部12以及读出数据检测部14供给，使电流放大部12以及读出数据检测部14的动作状态(AMPON期间与AMPOFF期间)变化。
如上所述，根据本实施例的读出放大电路10，在AMPOFF期间之间，进行针对位线BL的电流供给(即位线BL的电位的控制)，并且能够切断晶体管PM2的电流路径以及晶体管NM3的电流路径。因此，能够减少电流放大部12以及读出数据检测部14的消耗电流。
另外，在进行长周期的读出的情况下，通过在读出期间TCYC内较长地设定AMPOFF期间，能够有效地减少消耗电流。
另外，在本实施例中，AMPON期间成为电流放大期间，另一方面AMPOFF期间成为位线BL的预充电期间。即，在AMPOFF期间之间，通过使第一控制信号SENSE向电位控制部11供给，向位线BL供给电流，使位线BL进行预充电。因此，能够缩短来自存储单元的数据的读出时间。
[实施例2]
图6是表示本发明的实施例2的读出放大电路40的构成的电路图。读出放大电路40作为输出部代替逆变器INV1而具有锁存电路45这一点，与实施例1的读出放大电路10不同。
锁存电路45具备控制端子、输入端子以及输出端子。对于锁存电路45而言，控制端子接受第二控制信号SENSE2的供给，输入端子接受晶体管PM3以及NM3的输出信号的供给。锁存电路45在被供给信号电平“H”的第二控制信号SENSE2的情况下，输出向输入端子输入的信号的反转信号，在第二控制信号SENSE2从信号电平“H”迁移到“L”的情况下，此时保持输出中的数据。
电位控制部41、电流放大部42以及读出数据检测部44具有与实施例1的读出放大电路10的电位控制部11、电流放大部12以及读出数据检测部14相同的构成。
控制部43将第一控制信号SENSE向电位控制部41供给，将第二控制信号SENSE2向电流放大部42以及读出数据检测部44供给。控制部43具有使表示从存储单元读出数据的读出期间的时刻的读出信号REB延迟并生成第二控制信号SENSE2的延迟电路50。
图7是表示延迟电路50的构成的电路图。延迟电路50具有：P沟道型MOS晶体管亦即晶体管PM7、PM8、PM9、PM10、PM11、PM12、PM13、PM14以及PM15；N沟道型MOS晶体管亦即晶体管NM7、NM8、NM9、NM10、NM11以及NM12；电容器CAP0、CAP1以及CAP2；逆变器INV2、INV3、INV4、INV5以及INV6；NAND栅极NAND0以及NAND1(以下，仅称为NAND0、NAND1)。
逆变器INV2接受读出信号REB的输入，将使其反转后的信号向NAND0、逆变器INV3、NAND1以及逆变器INV4供给。
逆变器INV3进一步使从逆变器INV2供给的信号反转并向晶体管PM7以及NM7的栅极供给。
对于晶体管PM9而言，对源极施加电源电压VDD，对栅极施加偏压电压PBIAS，漏极与晶体管PM7的源极连接。晶体管PM7的漏极与晶体管NM7的漏极、晶体管PM8以及NM8的栅极连接。晶体管NM7的源极被接地。
电容器CAP0的一端与连接晶体管PM7以及NM7的漏极以及晶体管PM8以及NM8的栅极的节点(节点B)连接，另一端被接地。
对于晶体管PM8而言，源极被施加电源电压VDD，漏极与晶体管NM8的漏极以及NAND0的输入端子中的一个连接。晶体管NM8的源极被接地。
NAND0的2个输入端子的一方与逆变器INV2的输出端子连接，另一方与晶体管PM8以及NM8的漏极连接。NAND0输出向2个输入端子输入的信号的否定与的信号并向NAND2供给。
逆变器INV4进一步使从逆变器INV2供给的信号反转并向晶体管PM10以及NM9的栅极供给。
对于晶体管PM14而言，源极被施加电源电压VDD，对栅极施加偏压电压PBIAS，漏极与晶体管PM10的源极连接。晶体管PM10的漏极与晶体管NM9的漏极、晶体管PM11以及NM10的栅极连接。晶体管NM9的源极被接地。
电容器CAP1的一端与连接晶体管PM10以及NM9的漏极和晶体管PM11以及NM10的栅极的节点(节点G)连接，另一端被接地。
对于晶体管PM11而言，对源极施加电源电压VDD，漏极与晶体管NM10的漏极、晶体管PM12以及NM11的栅极连接。晶体管NM10的源极被接地。
对于晶体管PM15而言，对源极施加电源电压VDD，对栅极施加偏压电压PBIAS，漏极与晶体管PM12的源极连接。晶体管PM12的漏极与晶体管NM11的漏极、晶体管PM13以及NM12的栅极连接。晶体管NM11的源极被接地。
对于晶体管PM13而言，对源极施加电源电压VDD，漏极与晶体管NM12的漏极以及NAND1的输入端子的一个连接。晶体管NM12的源极被接地。
NAND1的2个输入端子的一方与逆变器INV2的输出端子连接，另一方与晶体管PM13以及NM12的漏极连接。NAND1输出向2个输入端子输入的信号的否定与的信号，并向逆变器INV5供给。
逆变器INV5连接在NAND1的输出端子与NAND2的输入端子的一个之间。逆变器INV5将使NAND1的输出信号反转了的信号向NAND2的输入端子的一个供给。
NAND2的2个输入端子的一方与逆变器NAND0的输出端子连接，另一方与逆变器INV5的输出端子连接。NAND2输出向2个输入端子输入的信号的否定与的信号，并向逆变器INV6供给。
逆变器INV6与NAND2的输出端子连接，将使NAND2的输出信号反转的信号作为第二控制信号SENSE2而输出。
图8是表示延迟电路50的动作时的信号波形的图。读出信号REB是信号电平变化为“H”以及“L”的信号，是表示从存储单元读出数据时的读出期间的开始的时刻的信号。在本实施例中，读出信号REB的信号电平从“H”变化为“L”的下降沿的时刻成为1周期的读出期间TCYC(以下，仅称为读出期间TCYC)的开始(以及结束)的时刻。
读出信号REB被向逆变器INV2输入。逆变器INV2输出使读出信号REB反转且延迟的信号(图中，作为X来表示)。
从逆变器INV2输出的信号被向逆变器INV3以及INV4、NAND0以及NAND1输入。逆变器INV3输出使输入的信号反转且延迟的信号(图中，作为A来表示)。
逆变器INV3的输出信号被向晶体管PM7以及NM7的栅极供给。从晶体管PM7以及NM7的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为B来表示)。
来自晶体管PM7以及NM7的漏极的输出信号被向晶体管PM8以及NM8的栅极供给。从晶体管PM8以及NM8的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为C来表示)。
NAND0输出由逆变器INV2的输出信号、与来自晶体管PM8以及NM8的漏极的输出信号的与非逻辑运算构成的信号(图中，作为D来表示)。
逆变器INV4输出使向逆变器INV2供给的信号反转且延迟的信号(图中，作为F来表示)。
逆变器INV4的输出信号被向晶体管PM10以及NM9的栅极供给。从晶体管PM10以及NM9的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为G来表示)。
来自晶体管PM10以及NM9的漏极的输出信号被向晶体管PM11以及NM10的栅极供给。从晶体管PM11以及NM10的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为H来表示)。
来自晶体管PM11以及NM10的漏极的输出信号被向晶体管PM12以及NM11的栅极供给。从晶体管PM12以及NM11的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为I来表示)。
来自晶体管PM12以及NM11的漏极的输出信号被向晶体管PM13以及NM12的栅极供给。从晶体管PM13以及NM12的漏极输出使向栅极供给的信号反转且延迟的信号(图中，作为J来表示)。
对NAND1供给逆变器INV0的输出信号与来自晶体管PM13以及NM12的漏极的输出信号。NAND1输出由上述信号的与非逻辑运算构成的信号(图中，作为K来表示)。
逆变器INV3将使NAND1的输出信号反转且延迟的信号(图中，作为L来表示)向NAND2供给。
NAND2输出由NAND0的输出信号以及逆变器INV3的输出信号的与非逻辑运算构成的信号(图中，M来表示)。
逆变器INV4将使NAND2的输出信号延迟且反转的信号作为第二控制信号SENSE2输出。
由此，在从读出期间TCYC的开始不久的期间信号电平是“L”，然后在一定期间内信号电平成为“H”，生成信号电平再次变化为“L”的第二控制信号SENSE2。
接下来，参照图6、图2以及图9对本实施例的读出放大电路40进行的检测动作进行说明。图9的AMPOFF1以及AMPOFF2表示传感放大器非活性期间，AMPON表示传感放大器活性期间。在以下的说明中，以在存储单元晶体管MC3存储了数据“1”的情况为例来进行说明。
由于第一控制信号SENSE是“H”，所以电位控制部41是激活模式，晶体管NM4以及NM5被控制为ON状态，晶体管PM4被控制为OFF状态。
在读出期间TCYC中，如图2的字线WL0被供给“L”、字线WL1被供给“H”、列信号线Y0被供给“L”、列信号线Y1被供给“H”的信号，则存储单元晶体管MC3被选择。
再次参照图6，晶体管PM0的栅极被供给控制电压CLMPREF，晶体管PM3的栅极被供给参考电流控制电压SENREF。
在晶体管PM0中流动的电流在被二极管连接的晶体管NM0中流动。如上所述，由于晶体管NM0、NM1、NM4以及NM5构成电流镜电路，所以也能够在晶体管NM1中流动电流，对位线BL施加与控制电压CLMPREF对应的电压。
参考电流控制电压SENREF以晶体管PM3中流动的电流成为在从存储单元晶体管读出的数据是“1”时晶体管NM3中流动的电流与读出的数据是“0”时晶体管NM3中流动的电流的中间的电流的方式被设定。因此，在读出数据“1”时节点N3的电位迁移至接地电平(“L”)。此时，在对锁存电路45的控制端子施加了“H”的情况下，利用锁存电路45该反转信号“H”向DOUT端子输出。另一方面，在读出数据“0”时节点N3的电位迁移至电源电平(“H”)，利用锁存电路45该反转信号“L”向DOUT端子输出。
在图9的AMPOFF1的期间，信号电平是“L”的第二控制信号SENSE2被向晶体管PM5以及PM6的栅极与锁存电路45的控制端子供给。另外，利用逆变器INV0使其反转了的信号电平“H”的信号被向晶体管NM6的栅极供给。因此，晶体管PM5、PM6以及NM6均成为ON状态。另外，锁存电路45成为保持之前的输出的状态。
此时，在晶体管NM1中流动的电流虽然在晶体管PM1以及PM5中流动，但若将晶体管PM5的尺寸设为能够将节点N1的电位充电到电源电平(电源电压VDD电平)的尺寸，则由于晶体管PM1成为OFF状态，所以成为从晶体管PM5供给在晶体管NM1中流动的电流。
在节点N1是电源电平(“H”)的情况下，晶体管PM2也成为OFF状态。由于晶体管NM6是ON状态，所以节点N2成为接地电平(“L”)，晶体管NM2成为OFF状态。即，在晶体管PM2以及NM2中流动的电流路径被切断。在节点N2是接地电平(“L”)的情况下，晶体管NM3也成为OFF状态，在晶体管NM3中流动的电流路径被切断。此时，晶体管PM6是ON状态，因此节点N3成为电源电平(“H”)。
另一方面，在AMPON期间，信号电平是“H”的第二控制信号SENSE2被向晶体管PM5以及PM6的栅极与锁存电路45的控制端子供给。另外，利用逆变器INV0使其反转后的信号电平“L”的信号被向晶体管NM6的栅极供给。因此，晶体管PM5、PM6以及NM6均成为OFF状态，锁存电路45输出向输入端子输入的信号的反转信号。
此时，由于来自存储单元晶体管MC3的读出数据是“1”，因此读出电流在晶体管PM1中流动，节点N1的电位电平降低。通过节点N1的电位电平的降低，能够在晶体管PM2中流动多的电流，节点N2的电位电平上升。通过节点N2的电位电平的上升，能够在晶体管NM3中流动多的电流，节点N3的电位电平降低。利用节点N3的电位电平的降低，使其反转后的信号电平“H”的信号被从锁存电路45向DOUT端子输出。
若从AMPON期间移至AMPOFF2期间，则第二控制信号SENSE2从“H”迁移至“L”，因此锁存电路45成为保持前面的输出的状态。如上所述锁存电路45在AMPON期间输出信号电平“H”的信号，所以信号电平“H”的信号输出被保持。AMPOFF2期间的各部的动作，关于锁存电路45的输出保持以外与AMPOFF1期间相同，晶体管PM2的电流路径以及晶体管NM3的电流路径再次被切断。
如上所述，根据本实施例的读出放大电路10，在AMPOFF1期间以及AMPOFF2期间之间，能够进行针对位线BL的电流供给(电位的控制)，并且能够切断晶体管PM2的电流路径以及晶体管NM3的电流路径。因此，能够减少电流放大部42以及读出数据检测部44的消耗电流。
另外，在本实施例中，AMPOFF1期间成为第一放大停止期间(位线BL的预充电期间)，AMPON期间成为电流放大期间，AMPOFF2期间成为第二放大停止期间。在本实施例中，通过较长地设置AMPOFF2期间，能够减少消耗电流而不使对存储器的访问速度延迟(即不较长地设置AMPOFF1期间)。因此，在进行长周期的读出的情况下，与实施例1比较能够进一步有效地减少消耗电流。
图10是表示实施例2的读出放大电路的变形例亦即读出放大电路60的结构的电路图。
读出放大电路60的电位控制部61的结构与图6的读出放大电路40不同。
电位控制部61由P沟道型MOS晶体管亦即晶体管PM0、PM1、PM4以及PM16、N沟道型MOS晶体管亦即晶体管NM0、NM1、NM13、NM14以及NM15、逆变器INV7构成。
晶体管PM0的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM0的栅极与晶体管PM16的栅极连接。晶体管PM0的漏极与晶体管NM0的漏极连接，并且与连接晶体管NM1的栅极以及晶体管NM13的漏极的节点亦即节点N0连接。
晶体管PM4的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM4的栅极与控制部13连接，从控制部13接受第一控制信号SENSE的供给。晶体管PM4的漏极与连接晶体管PM0以及PM16的栅极彼此的连接线连接，并且与晶体管PM16以及晶体管NM15的漏极连接。
晶体管PM1的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM1的栅极经由节点N1与晶体管PM2的栅极连接。晶体管PM1的漏极与晶体管PM1的栅极被共通连接，并且与晶体管NM1的漏极连接。
晶体管PM16的源极与接受电源电压VDD的施加的电源端子连接。晶体管PM16的栅极与晶体管PM0的栅极连接。晶体管PM16的漏极与晶体管PM16的栅极被共通连接并且与晶体管NM15的漏极连接。
晶体管NM15的栅极与控制部13连接，从控制部13接受第一控制信号SENSE的供给。晶体管NM15的漏极与晶体管PM16的漏极以及栅极与晶体管PM14的漏极连接。晶体管NM15的源极与晶体管NM14的漏极连接。
晶体管NM14的源极被接地，漏极与晶体管NM15的漏极连接。对晶体管NM14的栅极施加控制电压CDV。
晶体管NM13的源极被接地，漏极经由节点N0与晶体管NM1的栅极连接。晶体管NM13的栅极与逆变器INV7的输出端子连接。
晶体管NM0的源极被接地，漏极与晶体管PM0的漏极连接。晶体管NM0的栅极同晶体管NM1的源极一起与位线BL连接。
晶体管NM1的漏极与晶体管PM1的漏极连接。晶体管NM1的栅极经由节点N0与晶体管NM13的漏极连接。晶体管NM1的源极经由位线端子与位线BL连接。
逆变器INV7的输入端子与控制部13连接，从控制部13接受第一控制信号SENSE的供给。逆变器INV7的输出端子与晶体管NM13的栅极连接。逆变器INV7将使第一控制信号SENSE反转后的信号向晶体管NM13的栅极供给。
电位控制部61作为稳压器而进行动作。即构成电流镜的各晶体管以接近向晶体管NM14的栅极供给的控制电压CDV与位线BL的电位的方式进行使电流流动的动作。由此，根据位线BL的电位，节点N0的电位变动。
因此，根据上述构成的电位控制部61，能够迅速进行位线BL的充电。另外，在AMPOFF期间进行位线BL的预充电时，能够防止过冲。
如上所述，根据本发明，在读出期间TCYC设置AMPOFF期间，进行位线BL的电位的控制并且停止基于电流放大部12的放大动作。因此，能够减少消耗电流并且能够对读出数据进行检测。
此外，本发明并不限于上述实施方式。例如在上述实施例中，在读出期间TCYC之间，以总是“H”电平的第一控制信号SENSE被向电位控制部供给的情况为例进行了说明。然而，例如在实施例2中，也可按照使第一控制信号SENSE的信号电平在AMPOFF1期间以及AMPON期间为“H”，而在AMPOFF2期间成为“L”的方式变化。这样使第一控制信号SENSE的信号电平变化，在AMPOFF2期间停止电位控制部的动作，由此能够进一步减少消耗电流。
另外，在上述实施例中，虽以由电流镜电路检测来自存储单元的读出电流、输出数据“1”或者“0”的读出放大电路为例进行了说明，但在其它读出放大电路中也可应用本发明。
另外，在上述实施例中，虽以电流镜电路是3段的情况为例进行了说明，但电流镜电路的段数并不限于此。
另外，在上述实施例2中，以锁存电路(锁存电路45、65)在对控制端子施加了“H”的信号的情况下输出向输入端子输入的信号的反转信号，在对控制端子施加的信号从“H”迁移至“L”的情况下将向输入端子输入的信号锁存，在对控制端子施加了其它的信号的情况下保持数据的情况为例进行了说明。然而，锁存电路的动作并不限于此。锁存电路只要是在AMPON期间输出与节点N3的电位对应的电平的信号，在AMPOFF期间输出保持了该电平的信号的电路即可。

Claims (11)

1.一种读出放大电路，是对从存储单元读出的数据进行检测的读出放大电路，其特征在于，具备：
电位控制部，控制与上述存储单元连接的位线的电位；
电流放大部，放大从上述存储单元向上述位线流动的读出电流，并生成放大电流；以及
检测部，基于上述放大电流，对从上述存储单元读出的数据进行检测，
上述电位控制部在数据读出期间控制上述位线的电位，
在上述数据读出期间内设置有电流放大期间，
上述电流放大部在上述电流放大期间放大上述读出电流。
2.根据权利要求1所述的读出放大电路，其特征在于，
在上述数据读出期间设置有第一放大停止期间，
上述电位控制部在上述第一放大停止期间对上述位线进行预充电，
上述电流放大部在上述第一放大停止期间停止上述读出电流的放大。
3.根据权利要求2所述的读出放大电路，其特征在于，具有：
第一节点，连接上述电位控制部与上述电流放大部；以及
第二节点，连接上述电流放大部与上述检测部，
上述电流放大部在上述第一放大停止期间将上述第一节点的电位以及上述第二节点的电位设为固定电位，
在上述电流放大期间将上述第一节点的电位设为与上述读出电流对应的电位，将上述第二节点的电位设为与上述放大电流对应的电位。
4.根据权利要求3所述的读出放大电路，其特征在于，
上述检测部比较上述第二节点的电位与阈值，并输出表示比较结果的检测信号。
5.根据权利要求4所述的读出放大电路，其特征在于，
在上述数据读出期间设置有第二放大停止期间，
上述电流放大部在上述第二放大停止期间停止上述读出电流的放大。
6.根据权利要求5所述的读出放大电路，其特征在于，
上述检测部在上述电流放大期间输出表示上述第二节点的电位与上述阈值的比较结果的上述检测信号，
在上述第二放大停止期间输出保持了上述电流放大期间的信号电平的上述检测信号。
7.根据权利要求3至6中任一项所述的读出放大电路，其特征在于，
上述电流放大部具备以电流比1：m放大上述读出电流的电流镜电路，将上述第二节点的电位设为与上述读出电流的m倍的电流对应的电位，其中，m＞1。
8.根据权利要求1至7中任一项所述的读出放大电路，其特征在于，
上述电位控制部具有接受控制电压的施加并将与上述控制电压对应的控制电流向上述位线供给的电流镜电路，
基于上述控制电流来控制上述位线的电位。
9.根据权利要求1至7中任一项所述的读出放大电路，其特征在于，
上述电位控制部由接受控制电压的施加并将上述位线的电位控制成与上述控制电压对应的电位的稳压器电路构成。
10.根据权利要求1至9中任一项所述的读出放大电路，其特征在于，
上述电流放大部接受动作控制信号的供给，并根据上述动作控制信号的信号电平来进行上述读出电流的放大以及放大动作的停止。
11.根据权利要求10所述的读出放大电路，其特征在于，
还具备信号生成部，该信号生成部基于表示上述数据读出期间的开始的时刻的读出开始信号来生成上述动作控制信号。
CN201711180527.7A 2016-11-25 2017-11-23 读出放大电路 Active CN108109647B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-228830 2016-11-25
JP2016228830A JP6752126B2 (ja) 2016-11-25 2016-11-25 センスアンプ回路

Publications (2)

Publication Number Publication Date
CN108109647A true CN108109647A (zh) 2018-06-01
CN108109647B CN108109647B (zh) 2023-12-05

Family

ID=62190952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711180527.7A Active CN108109647B (zh) 2016-11-25 2017-11-23 读出放大电路

Country Status (3)

Country Link
US (1) US10366764B2 (zh)
JP (1) JP6752126B2 (zh)
CN (1) CN108109647B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878899B1 (en) 2019-09-27 2020-12-29 Intel Corporation Low voltage, low power sensing based on level shifting sensing circuit
US11568948B2 (en) 2021-02-12 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating same
CN116682468B (zh) * 2023-06-19 2024-03-08 合芯科技(苏州)有限公司 灵敏放大模块、读出电路及存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007024A (en) * 1989-01-31 1991-04-09 Kabushiki Kaisha Toshiba Semiconductor memory device with sense amplifier controller
JPH06203577A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体メモリ装置
JP2001250391A (ja) * 2000-03-02 2001-09-14 Matsushita Electric Ind Co Ltd 電流センスアンプ
CN1484246A (zh) * 2002-09-17 2004-03-24 三星电子株式会社 包括有源负载电路的集成电路存储器件及其相关方法
US6882591B2 (en) * 2001-02-02 2005-04-19 Broadcom Corporation Synchronous controlled, self-timed local SRAM block
JP2005285197A (ja) * 2004-03-29 2005-10-13 Renesas Technology Corp 半導体記憶装置
US20090016126A1 (en) * 2007-07-11 2009-01-15 Elpida Memory, Inc. Semiconductor memory device
US20100214818A1 (en) * 2009-02-26 2010-08-26 Sony Corporation Memory device and operation method of the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197755B2 (ja) * 1997-11-19 2008-12-17 富士通株式会社 信号伝送システム、該信号伝送システムのレシーバ回路、および、該信号伝送システムが適用される半導体記憶装置
JP4149961B2 (ja) * 2004-05-20 2008-09-17 株式会社東芝 半導体記憶装置
US7580273B2 (en) * 2007-10-23 2009-08-25 Rao G R Mohan Digital memory with controllable input/output terminals

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007024A (en) * 1989-01-31 1991-04-09 Kabushiki Kaisha Toshiba Semiconductor memory device with sense amplifier controller
JPH06203577A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体メモリ装置
JP2001250391A (ja) * 2000-03-02 2001-09-14 Matsushita Electric Ind Co Ltd 電流センスアンプ
US6882591B2 (en) * 2001-02-02 2005-04-19 Broadcom Corporation Synchronous controlled, self-timed local SRAM block
CN1484246A (zh) * 2002-09-17 2004-03-24 三星电子株式会社 包括有源负载电路的集成电路存储器件及其相关方法
JP2005285197A (ja) * 2004-03-29 2005-10-13 Renesas Technology Corp 半導体記憶装置
US20090016126A1 (en) * 2007-07-11 2009-01-15 Elpida Memory, Inc. Semiconductor memory device
US20100214818A1 (en) * 2009-02-26 2010-08-26 Sony Corporation Memory device and operation method of the same

Also Published As

Publication number Publication date
JP6752126B2 (ja) 2020-09-09
US10366764B2 (en) 2019-07-30
CN108109647B (zh) 2023-12-05
US20180151233A1 (en) 2018-05-31
JP2018085159A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
TWI493550B (zh) 半導體記憶裝置及半導體裝置
TWI527052B (zh) Semiconductor memory device and memory system
CN108492840B (zh) 灵敏放大器
US9331699B2 (en) Level shifters, memory systems, and level shifting methods
CN108109647A (zh) 读出放大电路
CN107967927B (zh) 一种高可靠性读出电路
US20120300567A1 (en) Sense Amplifier Apparatus and Methods
CN109119119B (zh) 灵敏放大器
JP2021034066A (ja) センスアンプ回路及び半導体メモリ装置
TW419669B (en) Semiconductor memory device
CN104078078B (zh) 一种基于半浮栅存储器的读写控制电路
US20150078102A1 (en) Nonvolatile semiconductor memory device and data transmission method
CN108847265B (zh) 灵敏放大器电路
TW464863B (en) Semiconductor memory
CN105027218A (zh) 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统
CN110164497B (zh) 非易失存储器灵敏放大器及相变存储器
CN209843258U (zh) 非易失存储器灵敏放大器及相变存储器
CN108922574B (zh) 相变存储器的高速数据读出电路及读出方法
JP3583052B2 (ja) 半導体記憶装置
CN202363120U (zh) 一种采用虚拟地结构实现的近阈值电源电压sram单元
CN106898382B (zh) 存储器的读取电路及其读取方法
CN105590647A (zh) 非易失静态随机存取存储器电路
KR102519541B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
JP4184745B2 (ja) 半導体記憶装置
CN104795087A (zh) 用于读取数据的灵敏放大器及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant