CN110192279B - 存储器单元及形成电容器的方法 - Google Patents
存储器单元及形成电容器的方法 Download PDFInfo
- Publication number
- CN110192279B CN110192279B CN201780082792.3A CN201780082792A CN110192279B CN 110192279 B CN110192279 B CN 110192279B CN 201780082792 A CN201780082792 A CN 201780082792A CN 110192279 B CN110192279 B CN 110192279B
- Authority
- CN
- China
- Prior art keywords
- current leakage
- conductive
- capacitor
- capacitor electrode
- leakage path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭示一种存储器单元,其包括具有第一导电电容器电极的电容器,所述第一导电电容器电极具有个别拥有顶表面的横向间隔壁。第二导电电容器电极横向介于所述第一电容器电极的所述壁之间,且包括所述第一电容器电极上方的一部分。铁电材料横向介于所述第一电容器电极的所述壁之间且横向介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极在所述第一电容器电极上方的所述部分的竖向内表面与所述第一电容器电极的所述横向间隔壁的所述个别顶表面中的至少一者之间。所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。揭示包含方法的其它方面。
Description
技术领域
本文中所揭示的实施例涉及存储器单元及形成电容器的方法。
背景技术
存储器是一种类型的集成电路且用于计算机系统中以存储数据。存储器可制造成一或多个个别存储器单元阵列。可使用数字线(其也可被称为位线、数据线、感测线、选择线或数据/感测线)及存取线(其也可被称为字线)写入到存储器单元或从存储器单元读取。所述数字线可使存储器单元沿着阵列的列导电互连,且所述存取线可使存储器单元沿着阵列的行导电互连。可通过数字线及存取线的组合唯一地寻址每一存储器单元。
存储器单元可为易失性或非易失性的。非易失性存储器单元可在延长时间段内(包含关闭计算机时)存储数据。易失性存储器耗散且因此在许多例子中需要每秒多次刷新/重写。不管如何,存储器单元经配置以在至少两种不同可选择状态中留存或存储存储器。在二进制系统中,所述状态被视为“0”或“1”。在其它系统中,至少一些个别存储器单元可经配置以存储两个以上电平或状态的信息。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。作为电场的能量可静电存储于此材料内。一种类型的电容器是具有铁电材料作为绝缘材料的至少部分的铁电电容器。铁电材料的特征在于具有两个稳定极化状态。铁电材料的极化状态可通过施加合适编程电压来改变,且在移除所述编程电压之后保持(至少达一段时间)。每一极化状态具有彼此不同的电荷存储电容,且其理想上可用于写入(即,存储)及读取存储器状态而不使极化状态反转直到需要使极化状态反转。不太令人满意的是,在具有铁电电容器的一些存储器中,读取存储器状态的动作可使极化反转。因此,在确定极化状态之后,进行存储器单元的重写以在其确定不久之后将存储器单元置于预读取状态中。不管如何,并入有铁电电容器的存储器单元理想上归因于形成所述电容器的一部分的铁电材料的双稳态特性而为非易失性的。
一种类型的存储器单元具有与铁电电容器串联电耦合的选择装置。即使在所述选择装置闲置时(即,在非作用中或“关闭”时),电流也通常通过所述选择装置泄漏到邻近衬底材料。此导致所述铁电电容器的邻近电极处的电压降,因此产生两个电容器电极之间的电压差。此导致在存储器单元闲置时跨铁电材料施加电场。即使小,此电场仍可开始翻转铁电材料中的个别偶极且直到翻转所有偶极,因此擦除存储器单元的经编程状态。此可在很短时间内发生,借此破坏或阻碍存储器单元中的非易失性。
附图说明
图1是根据本发明的实施例的存储器单元的示意性图解视图。
图2是根据本发明的实施例的存储器单元的图解截面视图。
图3是通过图2中的线3-3截取的放大横截面视图。
图4是通过图2中的线4-4截取的放大横截面视图。
图5是在图2中的方框5内截取的放大横截面视图。
图6是根据本发明的实施例的存储器单元的图解横截面视图。
图7是根据本发明的实施例的过程中的衬底构造的图解横截面视图。
图8是继由图7所展示的步骤之后的处理步骤处的图7构造的视图。
图9是继由图8所展示的步骤之后的处理步骤处的图8构造的视图。
图10是继由图9所展示的步骤之后的处理步骤处的图9构造的视图。
图11是继由图10所展示的步骤之后的处理步骤处的图10构造的视图。
图12是继由图11所展示的步骤之后的处理步骤处的图11构造的视图。
图13是继由图12所展示的步骤之后的处理步骤处的图12构造的视图。
图14是继由图13所展示的步骤之后的处理步骤处的图13构造的视图。
图15是继由图14所展示的步骤之后的处理步骤处的图14构造的视图。
图16是继由图15所展示的步骤之后的处理步骤处的图15构造的视图。
具体实施方式
参考示意性图1展示及最初描述根据本发明的实施例的存储器单元9。具有存储器单元9的集成电路(未展示)将有可能具有相对于存储器阵列或子阵列制造的数千个或数百万个此类存储器单元,且并非是本文中的揭示内容的特别材料。此类阵列或子阵列将有可能具有多个存取线及数字线,所述多个存取线及数字线在其之间的交叉处具有个别存储器单元9。个别存储器单元可被视为包括个别存取线及交叉个别数字线的部分。
存储器单元9包括选择装置12及(例如)通过如所展示的导电(即,电)路径16与选择装置12串联(即,电路)电耦合的电容器14。所描绘图式中的电容器14可被视为包括在其之间具有铁电材料19的两个导电电容器电极18及20。物理上,路径16可仅为由电容器14及选择装置12共享的单个电极。电容器14包括从电容器电极18或20中的一者通过铁电材料19到另一者的本征电流(即,电)泄漏路径。图1中为清楚起见将此本征路径图解展示为围绕铁电材料19的路径22中的虚线。然而实际上,路径22将本征/固有地通过铁电材料19到电容器电极18及20中的每一者且介于电容器电极18及20的每一者之间。本征路径22将具有某一相对高的整体/总电阻(即,电),当装置14在操作中用作电容器时,所述电阻被示意性地指示为电阻器24。电阻器24的总电阻将取决于铁电材料19的组合物、铁电材料19的厚度及铁电材料19内的偶极定向。电阻器24固有地可为非线性/可变电阻器,借此其电阻是电压相依的。
存储器单元9包括从一个电容器电极18或20到另一电容器电极的平行(即,电路平行)电流泄漏路径26。在一个实施例中,平行路径26具有0.4eV到5.0eV的主导带隙,且在一个实施例中所述主导带隙小于铁电材料19的主导带隙。如果平行路径26在长度上足够短于路径22,那么此主导带隙可大于铁电材料19的主导带隙。不管如何,在一个实施例中,平行路径26具有低于本征路径22的总电阻的某一总电阻(例如,被展示为电阻器28)。仅通过实例,通过本征泄漏路径22的总电阻可为1x1011欧姆到1x 1018欧姆且通过平行泄漏路径26的总电阻可为1x 107欧姆到1x 1017欧姆。在一个实施例中,平行电流泄漏路径经配置使得在存储器单元闲置时通过其的电流不大于一毫微安培。
选择装置12可为包含多个装置的任何现存或待开发的选择装置。实例包含二极管、场效晶体管及双极晶体管。在操作中,选择装置12将在存储器单元闲置时(即,当与存储器单元9相关联的集成电路在操作上“开启”,但未发生存储器单元9的“读取”或“写入”操作时)展现电流泄漏。存在选择装置电流泄漏路径30,且将其示意性地展示为围绕选择装置12的虚线,尽管此路径将本征/固有地通过选择装置12或到下伏衬底(例如,保持于接地或其它电势)。泄漏路径30经展示为具有某一总电阻32。在一个实施例中,平行路径26经配置使得在存储器单元9闲置时通过其的电流大于或等于在存储器单元9闲置时通过路径30的电流泄漏。此将取决于选择装置12、电容器14、平行路径26的构造及材料且取决于正常操作中的存储器单元9内的各点处的电压。理想上且不管如何,此使得在闲置时电极18及电极20处的电压彼此相等或至少非常接近(例如,在50毫伏内),借此在存储器单元9闲置时在铁电材料19内未产生电场或产生可忽略电场。例如且此外,理想上在闲置时跨电容器的任何电压差使得铁电材料19中的任何电场至多是铁电材料19的本征矫顽电场的1/20。此可排除铁电材料19内的非预期偶极方向变化。替代性地作为实例,此可至少降低铁电材料19内的非预期偶极方向变化的风险或增加在铁电材料19内的非预期偶极方向变化之前的时间。
在一个实施例中,平行路径26中的电阻器28是介于电容器电极18与20之间的非线性电阻器,其在较高电压下(例如,在1到5伏特之间)比在较低电压下(例如,小于250毫伏)展现整体更高电阻。理想上,此非线性电阻器经形成以在较高电压“读取”及“写入”操作期间(相较于在较低电压下闲置时)提供平行路径26中的较大量值的电流泄漏减少。
存取线及数字线(都未展示)将有可能与存储器单元9相关联。例如,选择装置12可为简单二端子二极管或其它二端子装置。接着,可使用交叉点状阵列构造,借此作为第一电容器电极18的部分的导电路径11与存取线或数字线(未展示)连接或是所述存取线或数字线的部分,且作为选择装置12的部分的导电路径13与存取线或数字线(未展示)的另一者连接或是所述另一者的部分。作为替代实例,选择装置12可为场效晶体管。接着,作为实例,导电路径11可为为存储器阵列或子阵列内的多个电容器14(未展示)所共有的电容器单元电极18的部分,组件16可为所述晶体管的一个源极/漏极区域,且组件13可为另一源极/漏极区域。所述晶体管的栅极(未展示)可为存取线(未展示)的一部分,且源极/漏极组件13可与感测线(未展示)连接或可为所述传感器的部分。当然可替代使用其它架构及构造。
图2到5示意性展示根据本发明的实施例的包括电容器14及平行电流泄漏路径26的存储器单元9的一部分的实例物理构造。视情况已使用来自上述实施例的相同元件符号,其中一些差异使用不同元件符号指示。图2到5描绘包括基底衬底50的片段或构造10的一部分,其可包含导电性/导体/导电(即,本文中在电方面)、半导电或绝缘性/绝缘体/绝缘(即,本文中在电方面)材料中的任一或多者。展示基底衬底50上方的各种材料。材料可在所描绘的图2到5材料旁边、竖向内部或竖向外部。例如,集成电路的其它部分或完全制造组件可提供于衬底50上方、周围或内的某处(例如,展示包含电容器14的存储器单元9),且并非特别与本文中所揭示的本发明密切相关。选择装置12可电耦合到电容器电极18或20中的任一者,此处示意性展示为通过导体56连接到电极18。不管如何,除非另有指示,否则本文中所描述的材料、区域及结构在的任一者可为均质或非均质的,且不管如何可连续或不连续地上覆于任何材料上方。此外,除非另有说明,否则每一材料可使用任何合适现存或待开发技术来形成,举例来说,原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
包括绝缘材料的材料(insulative-comprising material)52经展示为位于基底衬底50上方。仅通过实例,此包括绝缘材料的材料52经展示为包括基底衬底50上方的材料53、材料53上方的材料54及材料54上方的材料55。在此文献中,除非另有指示,否则“竖向”、“较高”、“上”、“下”、“顶部”、“在顶部上”、“底部”、“上方”、“下方”、“下面”、“下面”、“向上”及“向下”大体上参考垂直方向。此外,如本文中所使用的“垂直”及“水平”是独立于衬底在三维空间中的定向而相对于彼此垂直或在10度内垂直的方向。“水平”是指沿着主要衬底表面的大致方向(即,在10度内)且可在制造期间相对于所述主要衬底表面处理衬底。而且,此文献中的“竖向延伸(extend(ing)elevationally/elevationally-extending)”涵盖从垂直到距垂直不超过45°的范围。实例材料53是二氧化硅上方的氮化硅。实例材料54是经掺杂二氧化硅,且实例材料55是氮化硅。材料53、54及55的实例厚度分别为250到500埃、0.4微米到1.0微米及250到500埃。
在此文献中,将“厚度”本身(非前面的方向形容词)定义为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直地通过给定材料或区域的平均直线距离。此外,本文中所描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具有可变厚度,那么除非另有指示,否则厚度是指平均厚度,且此材料或区域将归因于厚度可变而具有某一最小厚度及某一最大厚度。如本文中所使用,“不同组合物”仅需要可直接彼此抵靠的两种所陈述材料或区域的所述部分在化学上及/或物理上不同(例如,如果此类材料或区域并非均质)。如果两种所陈述材料或区域未直接彼此抵靠,那么“不同组合物”仅需要最靠近彼此的两种所陈述材料或区域的所述部分在化学上及/或物理上不同(如果此类材料或区域并非均质)。在此文献中,当所陈述材料、区域或结构相对于彼此存在至少某一物理触摸接触时,材料、区域或结构“直接抵靠”另一材料、区域或结构。相比来说,前面未加“直接”的“上方”、“上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、区域或结构导致所陈述材料、区域或结构相对于彼此的非物理触摸接触的构造。
实例构造10包括下导体56,例如,下导体56可为延伸进出图2所处的页面的平面的导电线(例如,存取线或数字线),或可电耦合(在一个实施例中,直接电耦合)到选择装置12或可为选择装置12的部分。在此文献中,如果在正常操作中电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件且在充分产生亚原子正及/或负电荷时主要通过所述电荷的移动而如此流动,那么区域/材料/组件相对于彼此“电耦合”。另一电子组件可介于所述区域/材料/组件之间且电耦合到所述区域/材料/组件。相比来说,当区域/材料/组件被称为“直接电耦合”时,在所述直接电耦合的区域/材料/组件之间不存在中介电子组件(例如,无二极管、晶体管、电阻器、换能器、开关、熔丝等)。用于导体56且用于本文中的任何导电材料的实例导电材料包含元素金属、两种或两种以上元素金属的混合物或合金、导电金属化合物及导电掺杂的半导电材料中的一或多者,其中TiN为导体56的一个特定实例。
电容器14包括第一导电电容器电极18,在一个实施例中,第一导电电容器电极18具有个别拥有顶表面60的横向间隔壁58、59。在一个实施例中,第一电容器电极18具有横向延伸到横向间隔壁58、59且横向延伸于横向间隔壁58、59之间的底部62。替代性地且仅通过实例,第一电容器电极18可包括向上及向下敞开(未展示)导电材料圆柱体(例如,很少或无顶部62延伸于壁58、59之间)。电容器14包含在所描绘的实施例中横向介于第一电容器电极18的壁58、59之间的第二导电电容器电极20。第二电容器电极20经展示为包括导电材料64(例如,TiN)、导电材料66(例如,W)及导电材料68(例如,TiN)。为继续论述,第二电容器电极20可被视为包括第一电容器电极18上方的一部分70。部分70包括第一电容器电极18上方的竖向内表面71,且在一个实施例中,竖向内表面71是第一电容器电极18上方的部分70的竖向最内表面。构造/材料18、64、66、68及70的实例厚度是30到50埃、30到50埃、200到400埃、300到500埃及500到900埃。
铁电材料19横向介于第一电容器电极18的壁58、59之间且横向介于第二电容器电极20与第一电容器电极18之间。实例铁电材料包含具有过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、锆钛酸铅及钛酸锶钡中的一或多者的铁电体且其中可具有掺杂物(其包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者)。铁电材料19的实例厚度是15到200埃。如上文参考图1所声明,图2到5中的电容器14包括从第一及第二电容器电极中的一者通过铁电材料到另一者的本征电流泄漏路径22。
平行路径26经展示为由材料34包围或在材料34内。平行路径26经展示为延伸于a)第二电容器电极20在第一电容器电极18上方的部分70的竖向内表面71与b)第一电容器电极18的横向间隔壁58、59的个别顶表面60(在一个实施例中且如所展示,两个顶表面60)中的至少一者之间。如所展示,平行电流泄漏路径26电路平行于本征电流泄漏路径22,且具有低于所述本征电流泄漏路径的总电阻。实例材料34包含非晶硅、多晶硅、锗、硫族化物(例如,金属二硫族化物)、富硅氮化硅、富硅氧化硅及适当掺杂有导电性增加掺杂物的本征电介质材料(例如,掺杂有Ti、Ta、Nb、Mo、Sr、Y、Cr、Hf、Zr、W及镧系离子中的一或多者的SiO2及/或Si3N4)中的一或多者。材料34及借此平行路径26可主要(即,超过50原子%)包括此(类)材料。此等材料中的任一者可经掺杂或未掺杂以提供在存储器单元9闲置时流动通过其的电流泄漏的所要总电阻。
在一个实施例中,材料34是均质的,借此电容器电极18与20之间的平行路径26是均质的。在一个实施例中,材料34是非均质的,借此电容器电极18与20之间的平行路径26是非均质的。在其中材料34及借此平行路径26是非均质的实施例中,平行路径26可归因于其中具有不同带隙的不同组合物材料而具有多个带隙。然而,可能取决于平行路径26内的个别不同材料的相应体积,平行路径26可具有0.4eV到5.0eV的主导(意味着主控)带隙。因此且不管如何,“主导”被使用且应用于本文,不论特定路径/材料的均质性如何。在一个实施例中,铁电材料19的主导带隙可低于平行路径26的主导带隙。在一个实施例中,使平行路径26的最小长度比铁电材料19的最小厚度长。作为一个实例,当铁电材料及平行路径的主导带隙大致相同时,可在平行路径中的状态密度等于或大于铁电材料中的状态密度时使用此长度关系。作为另一实例,当铁电材料的主导带隙小于平行路径的主导带隙时,可在平行路径中的状态密度等于或大于铁电材料中的状态密度时使用此长度关系。
在一个实施例中且如图2到5中所展示,材料34及借此平行路径26直接抵靠铁电材料19。图6描绘存储器单元9a的替代实施例,其中平行路径26并不直接抵靠铁电材料19。视情况已使用来自上述实施例的相同元件符号,其中一些构造差异用后缀“a”或用不同元件符号指示。电容器14a经展示为包括间隔于材料34与19之间的某一材料35(例如,电介质材料,例如二氧化硅及/或氮化硅),借此平行路径26并未直接抵靠铁电材料19。可使用如本文中所描述及/或展示的(若干)任何其它属性或方面。
在一个实施例中,存储器单元9包括示意性展示为通过图2中的导体56与第一电容器电极18电耦合(在一个实施例中直接电耦合)的选择装置,例如,选择装置12。在一个此实施例中,在操作中,当存储器单元闲置时,所述选择装置展现电流泄漏,其中平行路径经配置使得在存储器单元闲置时通过其的电流大于或等于在存储器单元闲置时所述选择装置的所述电流泄漏。
在一个实施例中,存储器单元包括电容器,所述电容器包括第一导电电容器电极(例如,18,且与是否具有横向间隔壁无关)。所述电容器包括包含第一电容器电极18上方的一部分(例如,70)的第二导电电容器电极(例如,20)。铁电材料(例如,19)介于第二电容器电极20与第一电容器电极18之间。电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径(例如,22)。平行电流泄漏路径(例如,26)介于第二电容器电极与第一电容器电极之间。所述平行电流泄漏路径电路平行于所述本征路径,具有低于所述本征电流泄漏路径的总电阻,且包括环形物90(图4到6)。在一个实施例中,第一电容器电极18包括环形物91(图3、5、6)。在一个此实施例中,第一电容器电极的环形物直接抵靠平行电流泄漏路径的材料(例如,34)(其呈所述平行电流泄漏路径的环形物的形状)。在一个此实施例中,第一电容器电极18的环形物91的纵向端92与平行电流泄漏路径的材料的环形物90的纵向端93直接彼此抵靠(图5及6)。在一个实施例中,铁电材料包括横向位于第一电极内部的环形物94(图3到6)。可使用如本文中所描述及/或展示的(若干)任何其它属性或方面。
在一个实施例中,存储器单元包括电容器,所述电容器包括第一导电电容器电极(例如,18,且与是否具有横向间隔壁无关)。所述电容器包括第二导电电容器电极(例如,20,且与是否包括所述第一电容器电极上方的一部分无关)。铁电材料(例如,19)介于所述第二电容器电极与所述第一电容器电极之间。电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径(例如,22)。电路平行电流泄漏路径(例如,26)介于第二电容器电极与第一电容器电极之间。所述电路平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。所述电路平行电流泄漏路径物理平行于铁电材料且从所述电流泄漏路径的材料(例如,34)的底表面93到顶表面95(图5及6)与铁电材料并排。在一个实施例中,电路平行电流泄漏路径直接抵靠铁电材料。在一个此实施例中,电路平行电流泄漏路径从所述电流泄漏路径的所述底表面到所述顶表面直接抵靠铁电材料。可使用如本文中所描述及/或展示的(若干)任何其它属性或方面。
本发明的实施例涵盖独立于制造方法形成上文识别的电容器以及存储器单元的方法。参考图7到16描述此类实例实施例。来自上述实施例的相同元件符号已用于导致如(例如)图2到5中所展示的经完成构造的前导材料/构造。
参考图7,已在包括绝缘材料的材料52中形成电容器开口15。电容器开口15的水平横截面可具有任一或多个形状,例如,圆形、椭圆形、四边形(例如,正方形或矩形)、六边形、笔直及弯曲边的组合等。电容器开口15经展示为具有笔直垂直侧壁,但此可为非垂直及/或非笔直的。电容器开口15的实例最大敞开尺寸是300到600埃。可能将形成若干电容器开口15以用于同时形成若干电容器。用于形成电容器开口15的实例技术包含具有或不具有间距倍增的光刻图案化及蚀刻。
参考图8,已在电容器开口15中形成导电衬里18以包括形成于电容器开口15中的电容器的第一导电电容器电极。在一个实施例中且如所展示,导电衬里18的材料从电容器开口15向外延伸在包括绝缘材料的材料52的最上表面17上方。
参考图9,且在一个实施例中,已用光致抗蚀剂80堵塞其中具有导电衬里18的电容器开口15。
参考图10,已将光致抗蚀剂80及从电容器开口15向外延伸在最上表面17上方的导电衬里18的材料至少移除回到最上表面17。
参考图11,已使导电衬里18相对于包括绝缘材料的材料52的最上表面17竖向凹入于电容器开口15中,借此(例如)完成实例第一电容器电极18的制造。在一个实施例中,第一电容器电极18具有横向相对壁58及59,且在一个实施例中具有横向延伸到横向间隔壁58及59且横向延伸于横向间隔壁58与59之间的底部62。此类移除动作可通过相对于材料55选择性蚀刻衬里/第一电容器电极18的材料的任何合适各向同性及/或各向异性蚀刻化学来进行。在此文献中,选择性蚀刻或移除是其中以至少2.0:1的比率相对于一种材料移除另一所陈述材料的蚀刻或移除。光致抗蚀剂80经展示为在此移除/凹入期间保留于电容器开口15内,其中材料80也如所展示被移除。图12展示所有剩余光致抗蚀剂80(未展示)从电容器开口15的后续移除。此仅提供在电容器开口15内形成导电衬里18以在其中具有最上表面60的实例实施例,最上表面60低于横向紧邻电容器开口15的包括绝缘材料的材料52的最上表面17。可使用替代的现存或待开发技术。
参考图13,已在电容器开口15内的经凹入导电衬里18的顶部上形成电流泄漏衬里34。在一个实施例中且如所展示,电流泄漏衬里34的材料从电容器开口15向外延伸在包括绝缘材料的材料52的最上表面17上方。在一个实施例中且如所展示,已形成直接抵靠导电衬里18的电流泄漏衬里34。在一个实施例中,形成电流泄漏衬里34可通过在电容器开口15的最上部分中而非在电容器开口15的最下部分中形成电流泄漏衬里34的材料的PVD(物理气相沉积)来进行。电流泄漏衬里34的材料可朝向电容器开口15的径向中心横向凸出(未展示)(有时通常被称为“面包形”效应)且为简洁起见在图式中未展示。
参考图14,已在电容器开口15中的导电衬里18及电流泄漏衬里34旁边形成铁电材料19,且铁电材料19将包括经形成的电容器的电容器绝缘体材料。在一个实施例中且如所展示,铁电材料19从电容器开口15向外延伸在电容器开口15横向外部的电流泄漏衬里34的材料的最上表面82上方。在一个实施例中且如所展示,铁电材料19经形成直接抵靠电容器开口15中的电流泄漏衬里34。已在电容器开口15中形成导电材料64以包括经形成的电容器14的第二电极。在一个实施例中且如所展示,导电材料64从电容器开口15向外延伸在从电容器开口15向外延伸的铁电材料19的最上表面84上方。
参考图15,已将电容器开口15横向外部的电流泄漏衬里34的材料、铁电材料19及导电材料64至少移除回到包括绝缘材料的材料52的竖向最外表面17。
参考图16,导电材料66及68经展示为随后经沉积及图案化以产生图16构造(与图2中所描绘的构造相同,但用于选择装置)。电容器14包括从第一及第二电容器电极中的一者通过铁电材料到另一者的本征电流泄漏路径(例如,22)。电流泄漏衬里形成平行电流泄漏路径26(图2、3、5及6),其电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻,如上文所描述。方法的任何方面可涵盖上文参考存储器单元构造所描述的特征中的任一者。
总结
在一些实施例中,存储器单元包括具有第一导电电容器电极的电容器,所述第一导电电容器电极具有个别拥有顶表面的横向间隔壁。第二导电电容器电极横向介于所述第一电容器电极的所述壁之间,且包括所述第一电容器电极上方的一部分。铁电材料横向介于所述第一电容器电极的所述壁之间且横向介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极在所述第一电容器电极上方的所述部分的竖向内表面与所述第一电容器电极的所述横向间隔壁的个别顶表面中的至少一者之间。所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。
在一些实施例中,存储器单元包括包含第一导电电容器电极及第二导电电容器电极的电容器,所述第二导电电容器电极包括所述第一电容器电极上方的一部分。铁电材料介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述本征路径,具有低于所述本征电流泄漏路径的总电阻,且包括环形物。
在一些实施例中,存储器单元包括具有第一导电电容器电极及第二导电电容器电极的电容器。铁电材料介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径。电路平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述电路平行电流泄漏路径电路平行于所述本征电流泄漏路径,且具有低于所述本征电流泄漏路径的总电阻。所述电路平行电流泄漏路径物理平行于铁电材料且从所述电流泄漏路径的材料的底表面到顶表面与所述铁电材料并排。
在一些实施例中,形成电容器的方法包括在包括绝缘材料的材料中的电容器开口中形成导电衬里以包括形成于所述电容器开口中的电容器的第一电容器电极。所述导电衬里具有在所述电容器开口内的最上表面,所述最上表面低于横向紧邻所述电容器开口的所述包括绝缘材料的材料的最上表面。在所述电容器开口内的所述导电衬里的顶部上形成电流泄漏衬里。在所述电容器开口中的所述导电衬里及所述电流泄漏衬里旁边形成铁电材料。所述铁电材料包括所述电容器的电容器绝缘体材料。在所述电容器开口中形成导电材料以包括所述电容器的第二电容器电极。所述电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径。所述电流泄漏衬里形成平行电流泄漏路径,所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。
在一些实施例中,形成电容器的方法包括在包括绝缘材料的材料中的电容器开口中形成导电衬里以包括形成于所述电容器开口中的电容器的第一电容器电极。所述导电衬里的材料从所述电容器开口向外延伸且延伸在所述包括绝缘材料的材料的最上表面上方。用光致抗蚀剂堵塞其中具有所述导电衬里的所述电容器开口。将光致抗蚀剂及从所述电容器开口向外延伸在所述包括绝缘材料的材料的最上表面上方的所述导电衬里的所述材料至少移除回到所述包括绝缘材料的材料的所述最上表面。使所述电容器开口中的所述导电衬里相对于所述包括绝缘材料的材料的所述最上表面竖向凹入。从所述电容器开口移除所有剩余光致抗蚀剂。在移除所述光致抗蚀剂之后,在所述电容器开口内的所述经凹入导电衬里的顶部上形成电流泄漏衬里。所述电流泄漏衬里的材料从所述电容器开口向外延伸且延伸在所述包括绝缘材料的材料的所述最上表面上方。在所述电容器开口中的所述导电衬里及所述电流泄漏衬里旁边形成铁电材料。所述铁电材料从所述电容器开口向外延伸且延伸在所述电容器开口横向外部的所述电流泄漏衬里的所述材料的最上表面上方。所述铁电材料包括所述电容器的电容器绝缘体材料。在所述电容器开口中形成导电材料且所述导电材料从所述电容器开口横向向外延伸在所述电容器开口横向外部的所述铁电材料的最上表面上方。所述导电材料包括所述电容器的第二电容器电极。将所述电容器开口横向外部的所述电流泄漏衬里的所述材料、所述铁电材料及所述导电材料至少移除回到所述包括绝缘材料的材料的竖向最外表面。所述电容器包括从所述第一及第二电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径。所述电流泄漏衬里形成平行电流泄漏路径,所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。
Claims (43)
1.一种存储器单元,其包括:
电容器,其包括:
第一导电电容器电极,其具有个别拥有顶表面的横向间隔壁;
第二导电电容器电极,其横向介于所述第一导电电容器电极的所述壁之间,所述第二导电电容器电极包括所述第一导电电容器电极上方的一部分;及
铁电材料,其横向介于所述第一导电电容器电极的所述壁之间且横向介于所述第二导电电容器电极与所述第一导电电容器电极之间,所述电容器包括从所述第一导电电容器电极及所述第二导电电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径;及
平行电流泄漏路径,其介于所述第二导电电容器电极在所述第一导电电容器电极上方的所述部分的竖向内表面与所述第一导电电容器电极的所述横向间隔壁的相应顶表面中的至少一者之间,所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。
2.根据权利要求1所述的存储器单元,其中所述第一导电电容器电极包括横向延伸到所述横向间隔壁且横向延伸于所述横向间隔壁之间的底部。
3.根据权利要求1所述的存储器单元,其中所述竖向内表面是所述第二导电电容器电极在所述第一导电电容器电极上方的所述部分的竖向最内表面。
4.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径介于所述竖向内表面与所述第一导电电容器电极的所述横向间隔壁的两个顶表面之间。
5.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径经配置使得在所述存储器单元闲置时通过其的电流不大于一毫微安培。
6.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径具有0.4eV到5.0eV的主导带隙。
7.根据权利要求6所述的存储器单元,其中所述平行电流泄漏路径具有小于所述铁电材料的主导带隙的主导带隙。
8.根据权利要求1所述的存储器单元,其中在操作中,在闲置时跨所述电容器的任何电压差使得所述铁电材料中的任何电场至多是所述铁电材料的本征矫顽电场的1/20。
9.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径包括介于所述第一导电电容器电极与所述第二导电电容器电极之间在较高电压下比在较低电压下展现较高电阻的非线性电阻器。
10.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径具有大于介于所述第一导电电容器电极与所述第二导电电容器电极之间的所述铁电材料的最小厚度的最小长度。
11.根据权利要求1所述的存储器单元,其中所述铁电材料的主导带隙等于或小于所述平行电流泄漏路径的主导带隙。
12.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径主要包括非晶硅、多晶硅及锗中的一或多者。
13.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径主要包括一或多个硫族化物。
14.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径主要包括富硅氮化硅、富硅氧化硅及掺杂有导电性增加掺杂物的本征电介质材料中的一或多者。
15.根据权利要求1所述的存储器单元,其中介于所述第一导电电容器电极与所述第二导电电容器电极之间的所述平行电流泄漏路径是均质的。
16.根据权利要求1所述的存储器单元,其中介于所述第一导电电容器电极与所述第二导电电容器电极之间的所述平行电流泄漏路径是非均质的。
17.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径直接抵靠所述铁电材料。
18.根据权利要求1所述的存储器单元,其中所述平行电流泄漏路径并未直接抵靠所述铁电材料。
19.根据权利要求1所述的存储器单元,其包括与所述电容器串联电耦合的选择装置。
20.根据权利要求19所述的存储器单元,其中在操作中,当所述存储器单元闲置时所述选择装置展现电流泄漏,所述平行电流泄漏路径经配置使得在所述存储器单元闲置时通过其的电流大于或等于在所述存储器单元闲置时所述选择装置的所述电流泄漏。
21.根据权利要求20所述的存储器单元,其中所述平行电流泄漏路径经配置使得在所述存储器单元闲置时通过其的电流不大于一毫微安培。
22.一种存储器单元,其包括:
电容器,其包括:
第一导电电容器电极;
第二导电电容器电极,其包括所述第一导电电容器电极上方的一部分,所述第二导电电容器电极包括第一环形物;及
铁电材料,其介于所述第二导电电容器电极与所述第一导电电容器电极之间,所述电容器包括从所述第一导电电容器电极及所述第二导电电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径;及
平行电流泄漏路径,其介于所述第二导电电容器电极与所述第一导电电容器电极之间;所述平行电流泄漏路径电路平行于所述本征电流泄漏路径,具有低于所述本征电流泄漏路径的总电阻,且包括在所述第一环形物旁边的第二环形物。
23.根据权利要求22所述的存储器单元,其中所述第一导电电容器电极包括第三环形物。
24.根据权利要求23所述的存储器单元,其中所述第一导电电容器电极的所述第三环形物直接抵靠所述平行电流泄漏路径的所述第二环形物的材料。
25.根据权利要求24所述的存储器单元,其中所述第一导电电容器电极的所述第三环形物的纵向端与所述平行电流泄漏路径的所述材料的所述第二环形物的纵向端直接彼此抵靠。
26.根据权利要求23所述的存储器单元,其中所述铁电材料包括横向位于所述第一导电电容器电极的所述第三环形物的内部的第四环形物。
27.一种存储器单元,其包括:
电容器,其包括:
第一导电电容器电极,其具有横向间隔壁;
第二导电电容器电极,其横向介于所述第一导电电容器电极的所述壁之间,所述第二导电电容器电极包括所述第一导电电容器电极上方的一部分;及
铁电材料,其介于所述第二导电电容器电极与所述第一导电电容器电极之间,所述电容器包括从所述第一导电电容器电极及所述第二导电电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径;及
电路平行电流泄漏路径,其介于所述第二导电电容器电极与所述第一导电电容器电极之间,所述电路平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻,所述电路平行电流泄漏路径物理平行于所述铁电材料且从所述电路平行电流泄漏路径的材料的底表面到顶表面与所述铁电材料并排。
28.根据权利要求27所述的存储器单元,其中所述电路平行电流泄漏路径直接抵靠所述铁电材料。
29.根据权利要求28所述的存储器单元,其中所述电路平行电流泄漏路径从所述电路平行电流泄漏路径的所述材料的所述底表面到所述顶表面直接抵靠所述铁电材料。
30.一种形成电容器的方法,其包括:
在包括绝缘材料的材料中的电容器开口中形成导电衬里以包括形成于所述电容器开口中的电容器的第一导电电容器电极,所述导电衬里具有在所述电容器开口内的最上表面,所述最上表面低于横向紧邻所述电容器开口的所述包括绝缘材料的材料的最上表面;
在所述电容器开口内的所述导电衬里的顶部上形成电流泄漏衬里;
在所述电容器开口中的所述导电衬里及所述电流泄漏衬里旁边形成铁电材料,所述铁电材料包括所述电容器的电容器绝缘体材料;
在所述电容器开口中形成导电材料以包括所述电容器的第二导电电容器电极;及
所述电容器包括从所述第一导电电容器电极及所述第二导电电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径,所述电流泄漏衬里形成平行电流泄漏路径,所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。
31.根据权利要求30所述的方法,其包括直接抵靠所述导电衬里形成所述电流泄漏衬里。
32.根据权利要求30所述的方法,其包括形成所述导电衬里以包括横向延伸到所述衬里的横向间隔壁且横向延伸于所述衬里的横向间隔壁之间的底部。
33.根据权利要求30所述的方法,其包括在形成所述电流泄漏衬里之前使所述电容器开口中的所述导电衬里相对于横向紧邻所述电容器开口的所述包括绝缘材料的材料的所述最上表面竖向凹入。
34.根据权利要求30所述的方法,其包括:
形成所述导电衬里的材料以从所述电容器开口向外延伸且延伸在所述包括绝缘材料的材料的最上表面上方;
将延伸在所述包括绝缘材料的材料的最上表面上方的所述导电衬里的所述材料至少移除回到所述包括绝缘材料的材料的所述最上表面;及
在形成所述电流泄漏衬里之前使所述电容器开口中的所述导电衬里相对于所述包括绝缘材料的材料的所述最上表面竖向凹入。
35.根据权利要求30所述的方法,其包括在所述电容器开口中直接抵靠所述电流泄漏衬里形成所述铁电材料。
36.根据权利要求30所述的方法,其包括形成所述平行电流泄漏路径以具有0.4eV到5.0eV且小于所述铁电材料的主导带隙的主导带隙。
37.根据权利要求30所述的方法,其包括形成所述平行电流泄漏路径以包括介于所述第一导电电容器电极与所述第二导电电容器电极之间在较高电压下比在较低电压下展现较高电阻的非线性电阻器。
38.根据权利要求30所述的方法,其包括形成所述铁电材料以具有等于或小于所述平行电流泄漏路径的主导带隙的其主导带隙。
39.根据权利要求30所述的方法,其包括形成所述平行电流泄漏路径以主要包括非晶硅、多晶硅及锗中的一或多者。
40.根据权利要求30所述的方法,其包括形成所述平行电流泄漏路径以主要包括一或多个硫族化物。
41.根据权利要求30所述的方法,其包括形成所述平行电流泄漏路径以主要包括富硅氮化硅、富硅氧化硅及掺杂有导电性增加掺杂物的本征电介质材料中的一或多者。
42.根据权利要求30所述的方法,其中形成所述电流泄漏衬里包括PVD,所述PVD在所述电容器开口的最上部分中且不在所述电容器开口的最下部分中形成所述电流泄漏衬里材料。
43.一种形成电容器的方法,其包括:
在包括绝缘材料的材料中的电容器开口中形成导电衬里以包括形成于所述电容器开口中的电容器的第一导电电容器电极,所述导电衬里的材料从所述电容器开口向外延伸且延伸在所述包括绝缘材料的材料的最上表面上方;
用光致抗蚀剂堵塞其中具有所述导电衬里的所述电容器开口;
将所述光致抗蚀剂及从所述电容器开口向外延伸在所述包括绝缘材料的材料的最上表面上方的所述导电衬里的所述材料至少移除回到所述包括绝缘材料的材料的所述最上表面;
使所述电容器开口中的所述导电衬里相对于所述包括绝缘材料的材料的所述最上表面竖向凹入;
从所述电容器开口移除所述光致抗蚀剂的所有剩余部分;
在移除所述光致抗蚀剂之后,在所述电容器开口内的经凹入导电衬里的顶部上形成电流泄漏衬里,所述电流泄漏衬里的材料从所述电容器开口向外延伸且延伸在所述包括绝缘材料的材料的所述最上表面上方;
在所述电容器开口中的所述导电衬里及所述电流泄漏衬里旁边形成铁电材料,所述铁电材料从所述电容器开口向外延伸且延伸在所述电容器开口横向外部的所述电流泄漏衬里的所述材料的最上表面上方,所述铁电材料包括所述电容器的电容器绝缘体材料;
在所述电容器开口中形成导电材料,所述导电材料从所述电容器开口横向向外延伸在所述电容器开口横向外部的所述铁电材料的最上表面上方,所述导电材料包括所述电容器的第二导电电容器电极;
将所述电容器开口横向外部的所述电流泄漏衬里的所述材料、所述铁电材料及所述导电材料至少移除回到所述包括绝缘材料的材料的竖向最外表面;及
所述电容器包括从所述第一导电电容器电极及所述第二导电电容器电极中的一者通过所述铁电材料到另一者的本征电流泄漏路径,所述电流泄漏衬里形成平行电流泄漏路径,所述平行电流泄漏路径电路平行于所述本征电流泄漏路径且具有低于所述本征电流泄漏路径的总电阻。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/404,576 | 2017-01-12 | ||
US15/404,576 US10396145B2 (en) | 2017-01-12 | 2017-01-12 | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
PCT/US2017/068317 WO2018132252A1 (en) | 2017-01-12 | 2017-12-22 | Memory cells and methods of forming a capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110192279A CN110192279A (zh) | 2019-08-30 |
CN110192279B true CN110192279B (zh) | 2023-09-29 |
Family
ID=62783318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780082792.3A Active CN110192279B (zh) | 2017-01-12 | 2017-12-22 | 存储器单元及形成电容器的方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US10396145B2 (zh) |
CN (1) | CN110192279B (zh) |
TW (1) | TWI654742B (zh) |
WO (1) | WO2018132252A1 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9263577B2 (en) | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
US9472560B2 (en) | 2014-06-16 | 2016-10-18 | Micron Technology, Inc. | Memory cell and an array of memory cells |
US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
US9305929B1 (en) | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
US10134982B2 (en) | 2015-07-24 | 2018-11-20 | Micron Technology, Inc. | Array of cross point memory cells |
US9853211B2 (en) | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
US10396145B2 (en) * | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
US11222921B2 (en) * | 2017-08-29 | 2022-01-11 | Intel Corporation | Selector devices |
US11031400B2 (en) * | 2018-08-10 | 2021-06-08 | Micron Technology, Inc. | Integrated memory comprising secondary access devices between digit lines and primary access devices |
US10833092B2 (en) * | 2019-01-23 | 2020-11-10 | Micron Technology, Inc. | Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices |
JP2022523265A (ja) | 2019-04-08 | 2022-04-21 | ケプラー コンピューティング インコーポレイテッド | ドープされた極性層及びそれを組み込んだ半導体デバイス |
US11170834B2 (en) * | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
US11322505B2 (en) | 2020-06-30 | 2022-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric random access memory devices and methods |
US11672128B2 (en) * | 2020-07-20 | 2023-06-06 | Micron Technology, Inc. | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices |
CN111968980B (zh) * | 2020-08-26 | 2021-11-23 | 无锡拍字节科技有限公司 | 一种存储器件的制造方法及其电容器 |
US11706927B2 (en) | 2021-03-02 | 2023-07-18 | Micron Technology, Inc. | Memory devices and methods of forming memory devices |
CN113611796A (zh) * | 2021-04-16 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 电阻式随机存取存储器及其制作方法 |
US11695072B2 (en) | 2021-07-09 | 2023-07-04 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
US11917834B2 (en) | 2021-07-20 | 2024-02-27 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5812442A (en) * | 1996-05-06 | 1998-09-22 | Samsung Electronics Co., Ltd. | Ferroelectric memory using leakage current and multi-numeration system ferroelectric memory |
CN1201250A (zh) * | 1997-05-23 | 1998-12-09 | 日本电气株式会社 | 带电容的半导体器件的制造方法 |
JP2006032734A (ja) * | 2004-07-16 | 2006-02-02 | Nec Electronics Corp | 強誘電体メモリおよびその製造方法 |
CN101465157A (zh) * | 2008-12-10 | 2009-06-24 | 清华大学 | 用于1t1c铁电存储器的动态自适应参考产生电路 |
CN101553915A (zh) * | 2006-09-20 | 2009-10-07 | 美光科技公司 | 具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法 |
Family Cites Families (196)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1828904U (de) | 1960-08-02 | 1961-03-30 | Halbergerhuette G M B H | Dichtungsring fuer muffenverbindung. |
US4070653A (en) | 1976-06-29 | 1978-01-24 | Texas Instruments Incorporated | Random access memory cell with ion implanted resistor element |
US5565695A (en) | 1995-04-21 | 1996-10-15 | Johnson; Mark B. | Magnetic spin transistor hybrid circuit element |
ATE223108T1 (de) | 1995-04-24 | 2002-09-15 | Infineon Technologies Ag | Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung |
JP2921468B2 (ja) | 1996-02-19 | 1999-07-19 | 日本電気株式会社 | 半導体メモリ装置 |
JPH1093083A (ja) | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置の製造方法 |
DE19640215C1 (de) | 1996-09-30 | 1998-02-19 | Siemens Ag | Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode" |
JP3587004B2 (ja) | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
JP3668790B2 (ja) | 1997-03-31 | 2005-07-06 | 岩崎電気株式会社 | 始動器内蔵形高圧蒸気放電灯 |
US6288431B1 (en) | 1997-04-04 | 2001-09-11 | Nippon Steel Corporation | Semiconductor device and a method of manufacturing the same |
KR100269306B1 (ko) | 1997-07-31 | 2000-10-16 | 윤종용 | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 |
US6256220B1 (en) | 1997-09-15 | 2001-07-03 | Celis Semiconductor Corporation | Ferroelectric memory with shunted isolated nodes |
US5959878A (en) | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
JPH11274429A (ja) | 1998-03-19 | 1999-10-08 | Toshiba Corp | 半導体記憶装置 |
KR100292819B1 (ko) | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
US20030001189A1 (en) | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
US6249014B1 (en) | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
US6048740A (en) | 1998-11-05 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Ferroelectric nonvolatile transistor and method of making same |
JP3743189B2 (ja) | 1999-01-27 | 2006-02-08 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
US6236076B1 (en) | 1999-04-29 | 2001-05-22 | Symetrix Corporation | Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material |
US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
US6370056B1 (en) | 2000-03-10 | 2002-04-09 | Symetrix Corporation | Ferroelectric memory and method of operating same |
KR100747369B1 (ko) | 1999-09-30 | 2007-08-07 | 로무 가부시키가이샤 | 불휘발성 메모리 |
US6635528B2 (en) | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Method of planarizing a conductive plug situated under a ferroelectric capacitor |
US6417537B1 (en) | 2000-01-18 | 2002-07-09 | Micron Technology, Inc. | Metal oxynitride capacitor barrier layer |
JP4938921B2 (ja) | 2000-03-16 | 2012-05-23 | 康夫 垂井 | トランジスタ型強誘電体不揮発性記憶素子 |
US20020036313A1 (en) | 2000-06-06 | 2002-03-28 | Sam Yang | Memory cell capacitor structure and method of formation |
JP2002110932A (ja) | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
US6339544B1 (en) | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
US20020102808A1 (en) | 2001-01-31 | 2002-08-01 | Skyland Pu | Method for raising capacitance of a trench capacitor and reducing leakage current |
US6448601B1 (en) | 2001-02-09 | 2002-09-10 | Micron Technology, Inc. | Memory address and decode circuits with ultra thin body transistors |
KR100407575B1 (ko) | 2001-04-18 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
US6717215B2 (en) | 2001-06-21 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Memory structures |
US6717195B2 (en) | 2001-06-29 | 2004-04-06 | Rohm Co., Ltd. | Ferroelectric memory |
JP2003045174A (ja) | 2001-08-01 | 2003-02-14 | Sharp Corp | 半導体記憶装置 |
TW508808B (en) | 2001-09-14 | 2002-11-01 | Winbond Electronics Corp | Stacked type capacitor structure and its manufacturing method |
US6673664B2 (en) | 2001-10-16 | 2004-01-06 | Sharp Laboratories Of America, Inc. | Method of making a self-aligned ferroelectric memory transistor |
US7075134B2 (en) | 2001-11-29 | 2006-07-11 | Symetrix Corporation | Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same |
KR100799129B1 (ko) | 2001-12-24 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
CN1306599C (zh) | 2002-03-26 | 2007-03-21 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US6579760B1 (en) | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
JP2003289134A (ja) | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6812509B2 (en) | 2002-06-28 | 2004-11-02 | Palo Alto Research Center Inc. | Organic ferroelectric memory cells |
JP2004040059A (ja) | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
US7186569B2 (en) | 2002-08-02 | 2007-03-06 | Unity Semiconductor Corporation | Conductive memory stack with sidewall |
US7884349B2 (en) | 2002-08-02 | 2011-02-08 | Unity Semiconductor Corporation | Selection device for re-writable memory |
US6897106B2 (en) | 2002-08-16 | 2005-05-24 | Samsung Electronics Co., Ltd. | Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same |
KR100475116B1 (ko) | 2002-11-12 | 2005-03-11 | 삼성전자주식회사 | 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법 |
US6744087B2 (en) | 2002-09-27 | 2004-06-01 | International Business Machines Corporation | Non-volatile memory using ferroelectric gate field-effect transistors |
JP4509467B2 (ja) | 2002-11-08 | 2010-07-21 | シャープ株式会社 | 不揮発可変抵抗素子、及び記憶装置 |
US6876021B2 (en) | 2002-11-25 | 2005-04-05 | Texas Instruments Incorporated | Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier |
JP4355136B2 (ja) | 2002-12-05 | 2009-10-28 | シャープ株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
KR100493040B1 (ko) | 2002-12-30 | 2005-06-07 | 삼성전자주식회사 | 반도체 소자의 커패시터 및 그 제조방법 |
KR100480644B1 (ko) | 2003-02-28 | 2005-03-31 | 삼성전자주식회사 | 셀 구동 전류가 증가된 상 변화 메모리 |
JP4141861B2 (ja) | 2003-03-03 | 2008-08-27 | 富士通株式会社 | 半導体装置及びその製造方法 |
US7755934B2 (en) | 2003-03-18 | 2010-07-13 | Kabushiki Kaisha Toshiba | Resistance change memory device |
US6897472B2 (en) | 2003-06-26 | 2005-05-24 | Rj Mears, Llc | Semiconductor device including MOSFET having band-engineered superlattice |
KR100578212B1 (ko) | 2003-06-30 | 2006-05-11 | 주식회사 하이닉스반도체 | 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법 |
US7408212B1 (en) | 2003-07-18 | 2008-08-05 | Winbond Electronics Corporation | Stackable resistive cross-point memory with schottky diode isolation |
US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
US7297602B2 (en) | 2003-09-09 | 2007-11-20 | Sharp Laboratories Of America, Inc. | Conductive metal oxide gate ferroelectric memory transistor |
US6878021B1 (en) | 2003-09-11 | 2005-04-12 | Seahorse | |
US7001821B2 (en) | 2003-11-10 | 2006-02-21 | Texas Instruments Incorporated | Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device |
US7082052B2 (en) | 2004-02-06 | 2006-07-25 | Unity Semiconductor Corporation | Multi-resistive state element with reactive metal |
KR100626912B1 (ko) | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
US6995025B2 (en) | 2004-06-21 | 2006-02-07 | Sharp Laboratories Of America, Inc. | Asymmetrical programming ferroelectric memory transistor |
EP1624479A3 (en) | 2004-08-05 | 2008-07-16 | Samsung Electronics Co, Ltd | Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same |
US7161213B2 (en) | 2004-08-05 | 2007-01-09 | Broadcom Corporation | Low threshold voltage PMOS apparatus and method of fabricating the same |
KR100587396B1 (ko) | 2004-08-13 | 2006-06-08 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그의 제조방법 |
US7378286B2 (en) | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
US7180141B2 (en) | 2004-12-03 | 2007-02-20 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
US8154002B2 (en) | 2004-12-06 | 2012-04-10 | President And Fellows Of Harvard College | Nanoscale wire-based data storage |
JP4345676B2 (ja) | 2005-01-12 | 2009-10-14 | エルピーダメモリ株式会社 | 半導体記憶装置 |
KR100707181B1 (ko) | 2005-02-14 | 2007-04-13 | 삼성전자주식회사 | 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법 |
US8270193B2 (en) | 2010-01-29 | 2012-09-18 | Unity Semiconductor Corporation | Local bit lines and methods of selecting the same to access memory elements in cross-point arrays |
US8937292B2 (en) | 2011-08-15 | 2015-01-20 | Unity Semiconductor Corporation | Vertical cross point arrays for ultra high density memory applications |
JP2007049016A (ja) | 2005-08-11 | 2007-02-22 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7304339B2 (en) | 2005-09-22 | 2007-12-04 | Agile Rf, Inc. | Passivation structure for ferroelectric thin-film devices |
JP2007157982A (ja) | 2005-12-05 | 2007-06-21 | Seiko Epson Corp | トランジスタ型強誘電体メモリおよびその製造方法 |
US7982252B2 (en) | 2006-01-27 | 2011-07-19 | Hynix Semiconductor Inc. | Dual-gate non-volatile ferroelectric memory |
US7842990B2 (en) | 2006-02-17 | 2010-11-30 | Hynix Semiconductor Inc. | Nonvolatile ferroelectric memory device including trench capacitor |
JP4745108B2 (ja) | 2006-04-06 | 2011-08-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2008073529A2 (en) | 2006-07-31 | 2008-06-19 | Drexel University | Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same |
US7558097B2 (en) | 2006-12-28 | 2009-07-07 | Intel Corporation | Memory having bit line with resistor(s) between memory cells |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
FR2913523B1 (fr) | 2007-03-09 | 2009-06-05 | Commissariat Energie Atomique | Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase |
JP4535076B2 (ja) | 2007-03-14 | 2010-09-01 | セイコーエプソン株式会社 | 強誘電体キャパシタとその製造方法 |
US7452776B1 (en) | 2007-04-24 | 2008-11-18 | Promos Technoloies Pte. Ltd. | Integrated circuits with substrate protrusions, including (but not limited to) floating gate memories |
JP2008277543A (ja) | 2007-04-27 | 2008-11-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8487450B2 (en) | 2007-05-01 | 2013-07-16 | Micron Technology, Inc. | Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems |
US8294219B2 (en) | 2007-07-25 | 2012-10-23 | Intermolecular, Inc. | Nonvolatile memory element including resistive switching metal oxide layers |
US8679903B2 (en) | 2007-07-27 | 2014-03-25 | Stmicroelectronics, Inc. | Vertical quadruple conduction channel insulated gate transistor |
JP2009076653A (ja) | 2007-09-20 | 2009-04-09 | Toshiba Corp | 半導体装置及びその製造方法 |
US7892956B2 (en) | 2007-09-24 | 2011-02-22 | International Business Machines Corporation | Methods of manufacture of vertical nanowire FET devices |
KR101226685B1 (ko) | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
KR20090055874A (ko) | 2007-11-29 | 2009-06-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
TWI360708B (en) | 2007-12-17 | 2012-03-21 | Au Optronics Corp | Pixel structure, display panel, elecro-optical app |
JP2009170511A (ja) | 2008-01-11 | 2009-07-30 | Toshiba Corp | 半導体素子及び半導体装置 |
US8394683B2 (en) | 2008-01-15 | 2013-03-12 | Micron Technology, Inc. | Methods of forming semiconductor constructions, and methods of forming NAND unit cells |
TW200933878A (en) | 2008-01-21 | 2009-08-01 | Ind Tech Res Inst | Memory capacitor and manufacturing method thereof |
JP5162276B2 (ja) | 2008-02-28 | 2013-03-13 | ローム株式会社 | 強誘電体メモリ装置 |
US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8304823B2 (en) | 2008-04-21 | 2012-11-06 | Namlab Ggmbh | Integrated circuit including a ferroelectric memory cell and method of manufacturing the same |
JP5288877B2 (ja) | 2008-05-09 | 2013-09-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5546740B2 (ja) | 2008-05-23 | 2014-07-09 | ローム株式会社 | 半導体装置 |
US8004871B2 (en) | 2008-05-26 | 2011-08-23 | Panasonic Corporation | Semiconductor memory device including FET memory elements |
JP2010044844A (ja) | 2008-08-18 | 2010-02-25 | Toshiba Corp | 半導体記憶装置 |
US7791925B2 (en) | 2008-10-31 | 2010-09-07 | Seagate Technology, Llc | Structures for resistive random access memory cells |
US20100110753A1 (en) | 2008-10-31 | 2010-05-06 | Qimonda Ag | Ferroelectric Memory Cell Arrays and Method of Operating the Same |
US8362604B2 (en) | 2008-12-04 | 2013-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel FET switch and memory |
US8021897B2 (en) | 2009-02-19 | 2011-09-20 | Micron Technology, Inc. | Methods of fabricating a cross point memory array |
WO2010104918A1 (en) | 2009-03-10 | 2010-09-16 | Contour Semiconductor, Inc. | Three-dimensional memory array comprising vertical switches having three terminals |
US8193522B2 (en) | 2009-04-09 | 2012-06-05 | Qualcomm Incorporated | Diamond type quad-resistor cells of PRAM |
US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
JP5025696B2 (ja) | 2009-08-11 | 2012-09-12 | 株式会社東芝 | 抵抗変化メモリ |
US8716780B2 (en) | 2009-11-06 | 2014-05-06 | Rambus Inc. | Three-dimensional memory array stacking structure |
CN102074562B (zh) | 2009-11-25 | 2012-08-29 | 中国科学院微电子研究所 | Nand结构及其形成方法 |
US8441097B2 (en) | 2009-12-23 | 2013-05-14 | Intel Corporation | Methods to form memory devices having a capacitor with a recessed electrode |
WO2011105198A1 (en) | 2010-02-26 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8198160B2 (en) | 2010-04-19 | 2012-06-12 | Jun Liu | Vertical transistor phase change memory |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8570785B2 (en) | 2010-05-26 | 2013-10-29 | Hewlett-Packard Development Company | Reading a memory element within a crossbar array |
CN102263122B (zh) | 2010-05-28 | 2012-12-12 | 旺宏电子股份有限公司 | 非易失性存储装置 |
US8241944B2 (en) | 2010-07-02 | 2012-08-14 | Micron Technology, Inc. | Resistive RAM devices and methods |
US8890233B2 (en) | 2010-07-06 | 2014-11-18 | Macronix International Co., Ltd. | 3D memory array with improved SSL and BL contact layout |
US8207032B2 (en) | 2010-08-31 | 2012-06-26 | Micron Technology, Inc. | Methods of forming pluralities of vertical transistors, and methods of forming memory arrays |
US8659944B2 (en) | 2010-09-01 | 2014-02-25 | Macronix International Co., Ltd. | Memory architecture of 3D array with diode in memory string |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8399874B2 (en) | 2011-01-17 | 2013-03-19 | Snu R&Db Foundation | Vertical nonvolatile memory device including a selective diode |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8462537B2 (en) | 2011-03-21 | 2013-06-11 | Intel Corporation | Method and apparatus to reset a phase change memory and switch (PCMS) memory cell |
KR20120124788A (ko) | 2011-05-04 | 2012-11-14 | 삼성전자주식회사 | 반도체 소자 |
JP5662237B2 (ja) | 2011-05-10 | 2015-01-28 | 株式会社日立製作所 | 半導体記憶装置 |
US8847196B2 (en) | 2011-05-17 | 2014-09-30 | Micron Technology, Inc. | Resistive memory cell |
US20120327714A1 (en) | 2011-06-23 | 2012-12-27 | Macronix International Co., Ltd. | Memory Architecture of 3D Array With Diode in Memory String |
KR20130005878A (ko) | 2011-07-07 | 2013-01-16 | 삼성전자주식회사 | 저저항 반도체 소자 |
US8946812B2 (en) | 2011-07-21 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8575584B2 (en) | 2011-09-03 | 2013-11-05 | Avalanche Technology Inc. | Resistive memory device having vertical transistors and method for making the same |
US8536561B2 (en) | 2011-10-17 | 2013-09-17 | Micron Technology, Inc. | Memory cells and memory cell arrays |
US8760909B2 (en) | 2011-10-20 | 2014-06-24 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
JP2013105979A (ja) | 2011-11-16 | 2013-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
US20130193400A1 (en) | 2012-01-27 | 2013-08-01 | Micron Technology, Inc. | Memory Cell Structures and Memory Arrays |
KR20130092925A (ko) | 2012-02-13 | 2013-08-21 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
US9368581B2 (en) | 2012-02-20 | 2016-06-14 | Micron Technology, Inc. | Integrated circuitry components, switches, and memory cells |
US9041129B2 (en) | 2012-02-24 | 2015-05-26 | National Applied Research Laboratories | Semiconductor memory storage array device and method for fabricating the same |
JP5951374B2 (ja) | 2012-07-09 | 2016-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9152428B2 (en) | 2012-09-28 | 2015-10-06 | Intel Corporation | Alternative boot path support for utilizing non-volatile memory devices |
KR102031187B1 (ko) | 2012-10-05 | 2019-10-14 | 삼성전자주식회사 | 수직형 메모리 장치 |
US9093304B2 (en) | 2012-10-12 | 2015-07-28 | Finscale Inc. | Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication |
US8796751B2 (en) | 2012-11-20 | 2014-08-05 | Micron Technology, Inc. | Transistors, memory cells and semiconductor constructions |
US9053801B2 (en) | 2012-11-30 | 2015-06-09 | Micron Technology, Inc. | Memory cells having ferroelectric materials |
US8878271B2 (en) | 2013-03-01 | 2014-11-04 | Micron Technology, Inc. | Vertical access device and apparatuses having a body connection line, and related method of operating the same |
JP5793525B2 (ja) | 2013-03-08 | 2015-10-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US20140252298A1 (en) | 2013-03-10 | 2014-09-11 | Sandisk 3D Llc | Methods and apparatus for metal oxide reversible resistance-switching memory devices |
US9196831B2 (en) | 2013-03-14 | 2015-11-24 | Crossbar, Inc. | Two-terminal memory with intrinsic rectifying characteristic |
US20140269046A1 (en) | 2013-03-15 | 2014-09-18 | Micron Technology, Inc. | Apparatuses and methods for use in selecting or isolating memory cells |
US9691981B2 (en) | 2013-05-22 | 2017-06-27 | Micron Technology, Inc. | Memory cell structures |
US9153777B2 (en) | 2013-06-03 | 2015-10-06 | Micron Technology, Inc. | Thermally optimized phase change memory cells and methods of fabricating the same |
JP6121819B2 (ja) | 2013-07-04 | 2017-04-26 | 株式会社東芝 | 半導体装置および誘電体膜 |
US9246100B2 (en) | 2013-07-24 | 2016-01-26 | Micron Technology, Inc. | Memory cell array structures and methods of forming the same |
US20150028280A1 (en) | 2013-07-26 | 2015-01-29 | Micron Technology, Inc. | Memory cell with independently-sized elements |
US9337210B2 (en) | 2013-08-12 | 2016-05-10 | Micron Technology, Inc. | Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors |
US9111944B2 (en) * | 2013-09-09 | 2015-08-18 | Cypress Semiconductor Corporation | Method of fabricating a ferroelectric capacitor |
JP6067524B2 (ja) | 2013-09-25 | 2017-01-25 | 株式会社東芝 | 半導体装置および誘電体膜 |
KR20150041705A (ko) | 2013-10-08 | 2015-04-17 | 삼성전자주식회사 | 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법 |
US9543515B2 (en) | 2013-11-07 | 2017-01-10 | Intel Corporation | Electrode materials and interface layers to minimize chalcogenide interface resistance |
KR102131075B1 (ko) | 2013-11-12 | 2020-07-07 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US9076686B1 (en) | 2014-01-10 | 2015-07-07 | Micron Technology, Inc. | Field effect transistor constructions and memory arrays |
US9806129B2 (en) | 2014-02-25 | 2017-10-31 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
US20150249113A1 (en) | 2014-02-28 | 2015-09-03 | Kabushiki Kaisha Toshiba | Nonvolatile memory device |
US9601194B2 (en) | 2014-02-28 | 2017-03-21 | Crossbar, Inc. | NAND array comprising parallel transistor and two-terminal switching device |
US9263577B2 (en) | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
US9922709B2 (en) | 2014-05-20 | 2018-03-20 | Sandisk Technologies Llc | Memory hole bit line structures |
KR20150135804A (ko) | 2014-05-26 | 2015-12-04 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
US9472560B2 (en) | 2014-06-16 | 2016-10-18 | Micron Technology, Inc. | Memory cell and an array of memory cells |
AR100975A1 (es) * | 2014-06-24 | 2016-11-16 | Gilead Sciences Inc | Inhibidores de fosfatidilinositol 3-quinasa |
US9437658B2 (en) | 2014-08-05 | 2016-09-06 | Sandisk Technologies Llc | Fully isolated selector for memory device |
US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
US9276092B1 (en) | 2014-10-16 | 2016-03-01 | Micron Technology, Inc. | Transistors and methods of forming transistors |
US9305929B1 (en) * | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
GB2543520B (en) | 2015-10-20 | 2019-06-19 | Advanced Risc Mach Ltd | Memory access instructions |
EP4071787B1 (en) | 2015-12-18 | 2023-09-27 | Floadia Corporation | Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device |
US10163917B2 (en) | 2016-11-01 | 2018-12-25 | Micron Technology, Inc. | Cell disturb prevention using a leaker device to reduce excess charge from an electronic device |
US10396145B2 (en) * | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
TWI633648B (zh) | 2017-07-04 | 2018-08-21 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
US10438645B2 (en) | 2017-10-27 | 2019-10-08 | Ferroelectric Memory Gmbh | Memory cell and methods thereof |
US10650978B2 (en) | 2017-12-15 | 2020-05-12 | Micron Technology, Inc. | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb |
JP2020047314A (ja) | 2018-09-14 | 2020-03-26 | キオクシア株式会社 | 半導体記憶装置 |
US11812600B2 (en) | 2019-06-25 | 2023-11-07 | Intel Corporation | Vertical memory cell with self-aligned thin film transistor |
US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
-
2017
- 2017-01-12 US US15/404,576 patent/US10396145B2/en active Active
- 2017-12-22 CN CN201780082792.3A patent/CN110192279B/zh active Active
- 2017-12-22 WO PCT/US2017/068317 patent/WO2018132252A1/en active Application Filing
-
2018
- 2018-01-10 TW TW107100863A patent/TWI654742B/zh active
-
2019
- 2019-07-31 US US16/527,301 patent/US10680057B2/en active Active
-
2020
- 2020-05-15 US US16/874,845 patent/US10879344B2/en active Active
- 2020-12-17 US US17/125,030 patent/US11600691B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5812442A (en) * | 1996-05-06 | 1998-09-22 | Samsung Electronics Co., Ltd. | Ferroelectric memory using leakage current and multi-numeration system ferroelectric memory |
CN1201250A (zh) * | 1997-05-23 | 1998-12-09 | 日本电气株式会社 | 带电容的半导体器件的制造方法 |
JP2006032734A (ja) * | 2004-07-16 | 2006-02-02 | Nec Electronics Corp | 強誘電体メモリおよびその製造方法 |
CN101553915A (zh) * | 2006-09-20 | 2009-10-07 | 美光科技公司 | 具有垂直定向纳米棒的泄漏降低的dram存储器单元及其制造方法 |
CN101465157A (zh) * | 2008-12-10 | 2009-06-24 | 清华大学 | 用于1t1c铁电存储器的动态自适应参考产生电路 |
Non-Patent Citations (1)
Title |
---|
高P_r/低P_r栅FFET漏极电流与铁电材料特性的关系;顾江等;《微纳电子技术》;20101115(第11期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
US10879344B2 (en) | 2020-12-29 |
US20210104597A1 (en) | 2021-04-08 |
US20190355803A1 (en) | 2019-11-21 |
US11600691B2 (en) | 2023-03-07 |
WO2018132252A1 (en) | 2018-07-19 |
TW201842651A (zh) | 2018-12-01 |
US20200279907A1 (en) | 2020-09-03 |
US10680057B2 (en) | 2020-06-09 |
CN110192279A (zh) | 2019-08-30 |
TWI654742B (zh) | 2019-03-21 |
US10396145B2 (en) | 2019-08-27 |
US20180197870A1 (en) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110192279B (zh) | 存储器单元及形成电容器的方法 | |
US11706929B2 (en) | Memory cells | |
US11935574B2 (en) | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances | |
US9336858B2 (en) | Semiconductor memory device and driving method thereof | |
CN110168727B (zh) | 包括垂直对置电容器对的阵列及其形成方法 | |
TWI834276B (zh) | 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |