CN102403198A - 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法 - Google Patents
金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法 Download PDFInfo
- Publication number
- CN102403198A CN102403198A CN2010102841836A CN201010284183A CN102403198A CN 102403198 A CN102403198 A CN 102403198A CN 2010102841836 A CN2010102841836 A CN 2010102841836A CN 201010284183 A CN201010284183 A CN 201010284183A CN 102403198 A CN102403198 A CN 102403198A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- dielectric layer
- gate dielectric
- metal gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种金属栅层/高K栅介质层的叠层结构刻蚀后的清洗方法，属于集成电路制造技术领域。在金属栅层/高K栅介质层叠层结构刻蚀后，采用含有氢氟酸的混合溶液进行清洗，不仅可以完全去除栅叠层结构上留下的含有金属的聚合物残余，而且对于高K材料在干法刻蚀过程中部分去除的刻蚀策略，可以在清洗的过程中完全去除高K材料，从而更有利于满足纳米级CMOS器件在形成栅极图形时对Si衬底损失的要求。另外，因该溶液对场区SiO2的腐蚀速率较低，能够满足器件集成的需要。
Description
技术领域
本发明涉及集成电路制造技术领域，具体地，涉及一种适用于金属栅层/高K栅介质层叠层结构刻蚀后的清洗方法。
背景技术
随着半导体器件的特征尺寸进入到45nm及45nm以下技术节点，采用高K(介电常数)材料(如HfO2，HfSiON等)、金属栅材料(如TiN，TaN等)代替传统的SiO2介质和多晶硅栅的结构成为了必然的选择。引入高K材料可以减小栅漏电，降低器件的功耗；而金属栅材料的引入不仅可以减小栅的电阻，而且可以消除多晶硅耗尽效应、B穿透引起的可靠性等问题。然而这些材料的引入存在着很多集成方面的问题，其中高K/金属栅叠层结构的刻蚀后的清洗是实现高K、金属栅材料集成的关键工艺之一。
由于高K、金属栅材料的刻蚀产物的挥发性较差，干法刻蚀后会在栅结构的顶部和侧壁上留下含有金属的聚合物残余，该物质的存在会导致器件的电容增加等不利影响，因此在进行后续工艺前必须去除高K、金属栅材料刻蚀过程中形成的聚合物。对于常规的多晶硅/SiO2栅结构刻蚀过程中形成的聚合物去除，可采用随后的SPM(3号液)、APM(1号液)清洗去除或采用O2等离子体干法去除。但这些常规的清洗方法难以兼容高K、金属栅材料，这是因为采用SPM(3号液)、APM(1号液)清洗去除高K、金属栅材料刻蚀过程中产生的聚合物时会严重腐蚀金属栅材料；采用O2等离子体去除高K、金属栅材料刻蚀过程中产生的聚合物时会导致高K介质下面的界面氧化层增厚，使得等效氧化层厚度增加，严重影响器件的特性。因此，完全去除高K、金属栅材料刻蚀后形成的含有金属的残余聚合物且不能损伤栅结构中的高K、金属栅材料是实现高K、金属栅材料集成的关键工艺之一。
发明内容
本发明针对在纳米级CMOS器件中引入高K、金属栅材料后，在高K、金属栅材料刻蚀后存在含有金属的聚合物问题，提供一种金属栅层/高K栅介质层的叠层结构刻蚀后的清洗方法。
为解决上述技术问题，根据本发明的一个方面，提供了一种金属栅层/高K栅介质层的叠层结构刻蚀后的清洗方法，包括：提供半导体衬底；在半导体衬底上依次形成高K栅介质层、金属栅层、多晶硅层和掩膜层；对所述掩膜层、多晶硅层、金栅属层和高K栅介质层进行刻蚀以形成栅极图案；采用包括氢氟酸的混合溶液对所述半导体衬底和栅极图案进行清洗。
可选地，对所述金属栅层和高K栅介质层进行刻蚀的步骤包括：刻蚀所述金属栅层和高K栅介质层后，在所述半导体衬底上保留部分高K栅介质层。在所述半导体衬底上保留的高K栅介质层的厚度可优选为小于等于1纳米。
可选地，对所述金属栅层和高K栅介质层进行刻蚀的步骤包括：对所述金属栅层和高K栅介质层进行刻蚀时完全去除高K栅介质层。
可选地，所述混合溶液中氢氟酸的质量百分含量为0.045-2.15％。清洗时的温度为20-50℃。
可选地，所述混合溶液中进一步包括盐酸。混合溶液中按质量百分比计，氢氟酸为0.05-1.5％，盐酸为4.23-15％。
可选地，所述混合溶液中进一步包括硝酸。所述混合溶液中按质量百分比计，氢氟酸为0.04-2.2％，硝酸为9.36-34％。
可选地，所述混合溶液中进一步包括有机溶剂。所述有机溶剂包括异丙醇或无水乙醇。
在本发明的实施例中，所述金属栅层的材料可以包括TaN、TiN、MoN、Ru、Mo中任一种或多种的组合。所述金属栅层可以包括至少一层金属栅材料。所述高K栅介质层的材料可以包括HfO2、HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfTaON、HfTiON中的任一种或多种的组合。
本发明的有益效果是：
1、本发明提出的金属栅层/高K栅介质层的叠层结构刻蚀后的清洗方法，可以完全去除金属栅层/高K栅介质层的叠层结构刻蚀后留下的含有金属的聚合物残余。
2、本发明提出的金属栅层/高K栅介质层的叠层结构刻蚀后的清洗方法，对场区SiO2的腐蚀速率较低，满足器件集成的需要。
3、本发明提出的适用于金属栅层/高K栅介质叠层结构刻蚀后的清洗方法，可以避免干法刻蚀过程中因干法刻蚀工艺对Si衬底的选择比较低造成Si损失。这是因为所采用的清洗溶液可以腐蚀高K材料，如果在金属栅/高K叠层结构刻蚀的过程中，只对高K材料进行部分刻蚀(即没有将高K材料完全去除)，剩余的高K材料可以在清洗时完全去除，而由于清洗时采用的溶液对Si衬底的选择比较高，这满足纳米级CMOS器件对Si衬底损失的要求。
因此，本发明提出的金属栅层/高K栅介质叠层结构刻蚀后的清洗方法适于纳米级CMOS器件中高K、金属栅材料集成的需要，更符合超大规模集成电路的内在要求和发展方向。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-3为根据本发明一实施例在金属栅层/高K栅介质层刻蚀后，进行清洗过程中对应的器件结构截面示意图；
图4-6为根据本发明另一实施例在金属栅层/高K介质层刻蚀后，进行清洗过程中对应的器件结构截面示意图；
图7和图8分别为根据本发明实施例在刻蚀TaN(30nm)/HfSiON的叠层结构后，采用HF/HCl/H2O溶液清洗前和清洗后的扫描电镜图；
图9为根据本发明实施例对TaN(11nm)/HfSiON的叠层结构，部分去除HfSiON后，采用HF/HCl/H2O溶液清洗前和清洗后的Hf4f的XPS(X光电子能谱)分析。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1-3详细示出了根据本发明一实施例进行金属栅层/高K栅介质层的叠层结构刻蚀后，对该结构进行清洗流程中对应的截面示意图。以下，将参照这些附图来对根据本发明实施例予以详细说明。
参考图1，首先提供半导体衬底100。衬底100可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，半导体衬底100可以包括各种掺杂配置。此外，半导体衬底100可以可选地包括外延层，可以被应力改变以增强性能。本发明的实施例以Si衬底为例。
在半导体衬底100上依次形成高K栅介质层102、金属栅层103、多晶硅层104以及硬掩模层105。优选地，还可在形成高K栅介质层102之前先形成界面层101，例如可以是SiO2，可以通过热氧化(RTO)或淀积方法形成。高K栅介质层102的形成材料可以包括：HfO2、HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfTaON、HfTiON中的任一种或多种的组合。金属栅层103的材料可以包括TaN、TiN、MoN、Ru、Mo中的任一种或多种的组合，且金属栅层103可以包括多层结构，即包括至少一层金属栅材料，每一层的金属栅材料可以相同或不同。高K栅介质层102和金属栅层103可以通过PVD(物理气相淀积)、CVD(化学气相淀积)、ALD(原子层淀积)、PLD(脉冲激光淀积)、MOCVD(金属有机化学气相淀积)、PEALD(等离子体增强原子层淀积)、MBE(分子束淀积)等方法形成，优选采用PVD方法，但本发明对此不做限制。可以采用LPCVD(低压化学气相淀积)方法或其他方法形成多晶硅层104。硬掩模层105可以通过低温热氧化工艺形成SiO2得到，或者也可以采用不同的方法形成其他介质材料，如Si3N4，用于保护下面的多晶硅层104。
如图2所示，对所述掩膜层105、多晶硅层104、金栅属层103和高K栅介质层102进行刻蚀以形成栅极图案。刻蚀后，在半导体衬底100上保留部分高K栅介质层102。优选地，保留的高K栅介质层的厚度小于等于1纳米。同时，因刻蚀产物的挥发性差而在该结构的侧壁上形成了聚合物层106。聚合物层106是金属栅层103和高K栅介质层102的刻蚀产物，如金属栅层103和高K栅介质层102的卤化物或卤化物的氧化物。
接着，如图3所示，采用包括氢氟酸的混合溶液对所述半导体衬底和栅极图案进行清洗。清洗后，半导体衬底上保留的部分高K介质层102和形成的聚合物层106被完全去除干净且清洗的过程中不会引起栅结构剖面的变化。所述混合溶液中氢氟酸的质量百分含量为0.045-2.15％。清洗时的温度为20-50℃。
可选地，在包含氢氟酸的混合溶液中进一步包括盐酸。混合溶液中按质量百分比计，氢氟酸为0.05-1.5％，盐酸为4.23-15％。氢氟酸可以去除聚合物层106和形成栅图形过程中剩余的部分高K介质层102；加入盐酸不仅可以去除刻蚀栅图形过程中产生的金属氧化物和金属卤化物的氧化物，还能减少氢氟酸的水解，进一步提高氢氟酸对聚合物层106的去除效果，并减小场区氧化层的损失。
可选地，在包含氢氟酸的混合溶液中进一步包括硝酸。所述混合溶液中按质量百分比计，氢氟酸为0.04-2.2％，硝酸为9.36-34％。氢氟酸可以去除聚合物层106和形成栅图形过程中剩余的部分高K介质层102；加入硝酸不仅可以去除刻蚀栅图形过程中产生的金属氧化物和金属卤化物的氧化物，还能减少氢氟酸的水解，进一步提高氢氟酸对聚合物层106的去除效果，并减小场区氧化层的损失。
优选地，混合溶液中可以进一步包括有机溶剂。所述有机溶剂包括异丙醇或无水乙醇。加入有机溶剂不仅可以提高对聚合物的去除速率，而且还可以提高对场区氧化层的选择比。另外，提高混合溶液的温度可进一步提高对聚合物的去除速率。
图4-6详细示出了根据本发明另一实施例进行金属栅层/高K栅介质层的叠层结构刻蚀后，对该结构进行清洗流程中对应的截面示意图。以下，将参照这些附图来对根据本发明另一实施例予以详细说明。
如图4所示，在半导体衬底100上依次形成高K栅介质层102、金属栅层103、多晶硅层104以及硬掩模层105。优选地，还可以在形成栅介质层102之前形成界面层101。在此，对于高K栅介质层102、金属栅层103、多晶硅层104、硬掩模层105以及可选的界面层101，可以参照之前实施例中的描述。
如图5所示，对所述掩膜层105、多晶硅层104、金栅属层103和高K栅介质层102(以及可选的界面层101)进行刻蚀以形成栅极图案。刻蚀后，在半导体衬底上完全去除高K栅介质层102。同时，因刻蚀产物的挥发性差在该结构的侧壁上形成了聚合物层106。聚合物层106是金属栅层103和高K栅介质层102的刻蚀产物，如金属栅层103和高K栅介质层102的卤化物或卤化物的氧化物。
接着，如图6所示，采用包括氢氟酸的混合溶液对所述半导体衬底和栅极图案进行清洗。清洗后，聚合物层106能够被完全去除干净且清洗的过程中不会引起栅结构剖面的变化。所述混合溶液中氢氟酸的质量百分含量为0.045-2.15％。清洗时的温度为20-50℃。
可选地，所述混合溶液中可以进一步包括盐酸。按质量百分比计，氢氟酸为0.05-1.5％，盐酸为4.23-15％。氢氟酸可以去除聚合物层106和形成栅图形过程中剩余的部分高K介质层102；加入盐酸不仅可以去除刻蚀栅图形过程中产生的金属氧化物和金属卤化物的氧化物，还能减少氢氟酸的水解，进一步提高氢氟酸对聚合物层106的去除效果，并减小场区氧化层的损失。
可选地，所述混合溶液中可以进一步包括硝酸。按质量百分比计，氢氟酸为0.04-2.2％，硝酸为9.36-34％。氢氟酸可以去除聚合物层106和形成栅图形过程中剩余的部分高K介质层102；加入硝酸不仅可以去除刻蚀栅图形过程中产生的金属氧化物和金属卤化物的氧化物，还能减少氢氟酸的水解，进一步提高氢氟酸对聚合物层106的去除效果，并减小场区氧化层的损失。
优选地，所述混合溶液中进一步包括有机溶剂。所述有机溶剂包括异丙醇或无水乙醇。加入有机溶剂不仅可以提高对聚合物的去除速率，而且还可以提高对场区氧化层的选择比。另外，提高混合溶液的温度可进一步提高对聚合物106的去除速率。
如图7和图8所示分别为根据本发明的一个实施例得到的金属栅层103/高K栅介质层102刻蚀后，采用包括HF、HCl和H2O的混合溶液清洗前和清洗后的扫描电镜图。在这个实施例中，采用的是SiO2/Ploy(多晶硅)/TaN/HfSiON/SiOx/Si叠层结构，其中SiO2作为硬掩膜，厚度为65nm；多晶硅厚度为110nm；金属栅层采用TaN，厚度为30nm；HfSiON作为高K栅介质层，厚度为3nm；SiOx为界面层；以Si为半导体衬底。为了看清楚刻蚀后侧壁上存在的聚合物，刻蚀后还在样品表面淀积了40nm的SiN材料。从图7可以看出，形成栅图形后，在栅的侧壁上确实存在发亮的含有金属的聚合物。从图8可以看出，清洗后，栅侧壁上发亮的含有金属的聚合物已经完全消失。另外，通过优化清洗的时间，该清洗的过程中对栅结构的形貌几乎没有影响。
在本发明的另一实施例中，为了避免含有金属栅层103/高K栅介质层102的叠层结构在干法刻蚀的过程中因干法刻蚀对Si衬底的选择比更低而导致Si衬底的损失，在刻蚀所述金属栅层103和高K栅介质层102后，保留部分高K栅介质层102。该样品表面在清洗前和清洗后分别进行XPS(X光电子能谱)分析，分析结果如图9所示。从图9中可以看出，清洗前的样品表面存在明显的Hf4f峰值，表明高K材料没有完全去除，同时也确保了在干法刻蚀的过程中没有刻蚀到Si衬底，没有引起Si衬底损失。而样品清洗后的Hf4f峰值完全消失，这说明了HfSiON介质在清洗的过程中已经完全去除。所以对于没有完全去除高K栅介质层102的刻蚀策略，该清洗过程既可以保证栅结构上存在的聚合物完全去除，也可以实现了高K材料的完全去除，避免Si衬底损失，满足纳米级CMOS器件对Si衬底损失的要求。
综上所述，本发明实施例的一种金属栅层/高K栅介质层叠层结构刻蚀后的清洗方法具有以下三个有益效果：
1、本发明提出的金属栅/高K叠层结构刻蚀后的清洗方法，可以完全去除金属栅层/高K栅介质层叠层结构刻蚀后在栅结构上形成的含有金属的聚合物残余。
2.本发明提出的金属栅层/高K栅介质层叠层结构刻蚀后的清洗方法，如果该方法与部分去除高K材料的栅叠层结构的刻蚀策略相结合，清洗的过程中不仅可以完全去除栅结构上在刻蚀过程中形成的聚合物残余，而且可以完全去除剩余的高K栅介质材料，对Si衬底几乎没有损失，满足纳米级CMOS器件对Si衬底损失的要求。
3、本发明提出的金属栅层/高K栅介质层叠层结构刻蚀后的清洗方法，在清洗的过程中所使用的溶液对场区SiO2的腐蚀速率很低，满足器件集成的需要，与现有的CMOS工艺兼容性较高。例如，采用体积比为1∶10∶90的包括HF、HCl和H2O的混合溶液和体积比为1∶10∶90的HF/HCl/无水乙醇溶液清洗时对场氧区SiO2的腐蚀速率分别低于
和
因此，本发明所提供的金属栅层/高K栅介质层叠层结构刻蚀后的清洗方法，适于纳米级CMOS器件中高K、金属栅材料的集成需要，为实现高K、金属栅材料的集成提供了必要保证。
在以上的描述中，对于各层的构图、刻蚀、清洗等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
Claims (15)
1.一种金属栅层/高K栅介质层的叠层结构刻蚀后的清洗方法，包括：
提供半导体衬底；
在半导体衬底上依次形成高K栅介质层、金属栅层、多晶硅层和掩膜层；
对所述掩膜层、多晶硅层、金栅属层和高K栅介质层进行刻蚀以形成栅极图案；
采用包括氢氟酸的混合溶液对所述半导体衬底和栅极图案进行清洗。
2.根据权利要求1所述的方法，其中，对所述金属栅层和高K栅介质层进行刻蚀的步骤包括：
刻蚀所述金属栅层和高K栅介质层后，在所述半导体衬底上保留部分高K栅介质层。
3.根据权利要求2所述的方法，其中，在所述半导体衬底上保留高K栅介质层的厚度小于等于1纳米。
4.根据权利要求1所述的方法，其中，对所述金属栅层和高K栅介质层进行刻蚀的步骤包括：
对所述金属栅层和高K栅介质层进行刻蚀时完全去除高K栅介质层。
5.根据权利要求1所述的方法，其中，所述金属栅层的材料包括TaN、TiN、MoN、Ru、Mo中任一种或多种的组合。
6.根据权利要求5所述的方法，其中，所述金属栅层包括至少一层金属栅材料。
7.根据权利要求1所述的方法，其中，所述高K栅介质层的材料包括HfO2、HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfTaON、HfTiON中的任一种或多种的组合。
8.根据权利要求1所述的方法，其中，所述混合溶液中氢氟酸的质量百分含量为0.045-2.15％。
9.根据权利要求1所述的方法，其中，清洗时的温度为20-50℃。
10.根据权利要求1所述的方法，其中，所述混合溶液中进一步包括盐酸。
11.根据权利要求10所述的方法，其中，所述混合溶液中按质量百分比计，氢氟酸为0.05-1.5％，盐酸为4.23-15％。
12.根据权利要求1所述的方法，其中，所述混合溶液中进一步包括硝酸。
13.根据权利要求12所述的方法，其中，所述混合溶液中按质量百分比计，氢氟酸为0.04-2.2％，硝酸为9.36-34％。
14.根据权利要求1至13中任一项所述的方法，其中，所述混合溶液中进一步包括有机溶剂。
15.根据权利要求14所述的方法，其中，所述有机溶剂包括异丙醇或无水乙醇。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102841836A CN102403198A (zh) | 2010-09-15 | 2010-09-15 | 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102841836A CN102403198A (zh) | 2010-09-15 | 2010-09-15 | 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102403198A true CN102403198A (zh) | 2012-04-04 |
Family
ID=45885284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102841836A Pending CN102403198A (zh) | 2010-09-15 | 2010-09-15 | 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102403198A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022198879A1 (zh) * | 2021-03-24 | 2022-09-29 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、外围电路 |
| US12027595B2 (en) | 2021-03-24 | 2024-07-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and fabrication method thereof, and peripheral circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060183308A1 (en) * | 2003-12-10 | 2006-08-17 | Ying Zhang | Method of etching dual pre-doped polysilicon gate stacks using carbon-containing gases additions |
| CN101024800A (zh) * | 2006-02-21 | 2007-08-29 | 联华电子股份有限公司 | 清洗液以及移除等离子体工艺后的残余物的方法 |
| CN101619457A (zh) * | 2009-07-24 | 2010-01-06 | 中国科学院微电子研究所 | 一种HfSiON高K栅介质材料的腐蚀剂及腐蚀方法 |
| CN101800236A (zh) * | 2010-02-04 | 2010-08-11 | 复旦大学 | 一种半导体存储器结构及其制造方法 |
-
2010
- 2010-09-15 CN CN2010102841836A patent/CN102403198A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060183308A1 (en) * | 2003-12-10 | 2006-08-17 | Ying Zhang | Method of etching dual pre-doped polysilicon gate stacks using carbon-containing gases additions |
| CN101024800A (zh) * | 2006-02-21 | 2007-08-29 | 联华电子股份有限公司 | 清洗液以及移除等离子体工艺后的残余物的方法 |
| CN101619457A (zh) * | 2009-07-24 | 2010-01-06 | 中国科学院微电子研究所 | 一种HfSiON高K栅介质材料的腐蚀剂及腐蚀方法 |
| CN101800236A (zh) * | 2010-02-04 | 2010-08-11 | 复旦大学 | 一种半导体存储器结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022198879A1 (zh) * | 2021-03-24 | 2022-09-29 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、外围电路 |
| US12027595B2 (en) | 2021-03-24 | 2024-07-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and fabrication method thereof, and peripheral circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102104003B (zh) | 半导体装置的制造方法 | |
| US9041118B2 (en) | Replacement metal gate structure for CMOS device | |
| CN102110651B (zh) | 一种半导体器件及其制造方法 | |
| US20170053834A1 (en) | Finfet devices having gate dielectric structures with different thicknesses on same semiconductor structure | |
| US9478637B2 (en) | Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices | |
| CN106601606B (zh) | Nmos器件、半导体装置及其制造方法 | |
| JP2016502756A (ja) | 半導体構造および半導体構造を形成する方法 | |
| US8530302B2 (en) | Method for manufacturing CMOS FET | |
| US9780192B2 (en) | Fringe capacitance reduction for replacement gate CMOS | |
| CN105845725A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| KR101581500B1 (ko) | 반도체 구조물 및 반도체 구조물을 형성하는 방법 | |
| CN104124169B (zh) | Nmos晶体管及其形成方法、cmos晶体管及其形成方法 | |
| US9257519B2 (en) | Semiconductor device including graded gate stack, related method and design structure | |
| CN103579006A (zh) | 具有垂直栅极的半导体元件及其制造方法 | |
| US20170301551A1 (en) | Fabrication of multi threshold-voltage devices | |
| CN102386076B (zh) | 金属栅层/高k栅介质层的叠层结构的刻蚀方法 | |
| CN108122779A (zh) | 一种金属栅极半导体结构及其制备方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN102403198A (zh) | 金属栅层/高k栅介质层的叠层结构刻蚀后的清洗方法 | |
| CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
| CN102931066B (zh) | 金属栅堆叠结构的制作方法 | |
| US7993987B1 (en) | Surface cleaning using sacrificial getter layer | |
| CN102270607B (zh) | 栅极堆叠的制造方法和半导体器件 | |
| US10276450B2 (en) | Fabrication technology for metal gate | |
| CN106298662B (zh) | 一种半导体器件及其制作方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120404 |