CN104124169B - Nmos晶体管及其形成方法、cmos晶体管及其形成方法 - Google Patents

Nmos晶体管及其形成方法、cmos晶体管及其形成方法 Download PDF

Info

Publication number
CN104124169B
CN104124169B CN201310156945.8A CN201310156945A CN104124169B CN 104124169 B CN104124169 B CN 104124169B CN 201310156945 A CN201310156945 A CN 201310156945A CN 104124169 B CN104124169 B CN 104124169B
Authority
CN
China
Prior art keywords
layer
dielectric layer
forming method
area
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310156945.8A
Other languages
English (en)
Other versions
CN104124169A (zh
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310156945.8A priority Critical patent/CN104124169B/zh
Publication of CN104124169A publication Critical patent/CN104124169A/zh
Application granted granted Critical
Publication of CN104124169B publication Critical patent/CN104124169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种NMOS晶体管及其形成方法、CMOS晶体管及其形成方法。所述NMOS晶体管的形成方法包括：提供衬底，所述衬底上设置有伪栅结构；在所述衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构以在所述层间介质层中形成沟槽；在所述沟槽的底部和侧壁依次形成高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。本发明所提供的NMOS晶体管的形成方法中，形成了扩散阻挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止高k介质层被金属损害，防止发生时变击穿效应，使形成的NMOS晶体管更加稳定耐用。

Description

NMOS晶体管及其形成方法、CMOS晶体管及其形成方法
技术领域
本发明涉及半导体工艺领域，特别是涉及一种NMOS晶体管及其形成方法、CMOS晶体管及其形成方法。
背景技术
集成电路技术的工艺节点在物理栅长到达28纳米以下之后，通常采用高k材料作为栅介质层，并且采用后栅（gate last，亦称栅极替代replacement gate）工艺来制作CMOS结构。后栅工艺又分为先高k（high k first）工艺和后高k（high k last）工艺，由于后高k工艺可以使得栅介质层避免经历高温工艺，因而后栅-后高k工艺成为主流工艺。
现有CMOS晶体管后栅-后高k工艺没有对NMOS晶体管和PMOS晶体管进行分别考虑。现有工艺制作的NMOS晶体管如图1所示，它包括衬底10和位于衬底10上的层间介质层14，层间介质层14中具有栅区，该栅区具有高k介质层11、N型功函数金属层12和金属栅极13。现有的NMOS晶体管存在使用寿命较短的问题。
现有CMOS晶体管后栅-后高k工艺经历下述步骤：提供衬底，所述衬底包含第一区域和第二区域，所述第一区域和第二区域上分别设置有伪栅结构；在所述衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构，在所述层间介质层中形成沟槽；在所述沟槽的底部和侧壁依次形成高k介质层、P型功函数金属层；保护位于第一区域上的上述各结构，去除位于第二区域上的所述P型功函数金属层，然后在第一区域和第二区域上形成N型功函数金属层，之后保护第二区域上的结构，去除位于第一区域上的N型功函数金属层，最后在第一区域和第二区域上形成栅金属层。现有的CMOS晶体管后栅-后高k工艺存在步骤之间等待时间长和总工艺时间长的问题，并且由于NMOS晶体管的使用寿命较短，因而CMOS晶体管的使用寿命也较短。
为此，需要一种新的NMOS晶体管、CMOS晶体管以及二者的形成方法，以解决现有技术存在的不足。
发明内容
本发明解决的问题是提供一种NMOS晶体管及其形成方法、CMOS晶体管及其形成方法，以缩短工艺时间，并延长NMOS晶体管和CMOS晶体管的使用寿命。
为解决上述问题，本发明提供一种NMOS晶体管的形成方法，包括：
提供衬底，所述衬底上设置有伪栅结构；
在所述衬底上形成层间介质层；
去除所述伪栅结构以在所述层间介质层中形成沟槽；
在所述沟槽中依次形成高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。
可选的，所述栅金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
可选的，所述扩散阻挡层的材料包括氮化钛。
可选的，所述扩散阻挡层的厚度包括至
可选的，在形成所述高k介质层之前，还包括：在所述沟槽的底部形成界面层；在形成所述N型功函数金属层之前，还包括：在所述扩散阻挡层上形成保护层和阻挡层中的至少一层。
为解决上述问题，本发明还提供一种NMOS晶体管，包括：
衬底；
层间介质层，位于所述衬底上；
所述层间介质层中从下到上依次包括位于所述衬底上的高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。
可选的，所述栅金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
可选的，所述扩散阻挡层的材料包括氮化钛。
可选的，所述扩散阻挡层的厚度包括至
可选的，所述衬底与所述高k介质层之间还包括有界面层；所述高k介质层与所述扩散阻挡层之间还包括保护层和阻挡层中的至少一层。
为解决上述问题，本发明还提供一种CMOS晶体管，包括如上所述的NMOS晶体管。
为解决上述问题，本发明还提供一种CMOS晶体管的形成方法，包括：
提供衬底，所述衬底包含第一区域和第二区域，所述第一区域和第二区域上分别设置有伪栅结构；
在所述衬底上形成层间介质层；
去除所述伪栅结构，在所述层间介质层中形成沟槽；
在所述沟槽中依次形成高k介质层、P型功函数金属层和第一金属层；
去除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中形成凹槽；
在所述凹槽中依次形成扩散阻挡层、N型功函数金属层和第二金属层。
可选的，所述第二金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
可选的，所述扩散阻挡层的材料包括氮化钛。
可选的，所述扩散阻挡层的厚度包括至
可选的，采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除所述伪栅结构。
可选的，在形成所述高k介质层之前，还包括：在所述沟槽的底部形成界面层。
可选的，在形成所述P型功函数金属层之前，还包括：在所述沟槽的底部和侧壁分别形成保护层和阻挡层中的至少一层。
可选的，所述第一区域上的所述衬底与所述高k介质层之间还包括有界面层。
可选的，所述第一区域上的所述高k介质层与所述P型功函数金属层之间还包括保护层和阻挡层中的至少一层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明所提供的NMOS晶体管的形成方法在形成N型功函数金属层之前先形成扩散阻挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止高k介质层被金属损害，防止时变击穿效应的加剧，使形成的NMOS晶体管的使用寿命延长。
进一步，本发明所提供的NMOS晶体管的形成方法可选方案中，在形成高k介质层之后形成保护层，该保护层可以减小后续工艺对高k介质层的损伤，从而使NMOS晶体管的性能更加稳定。
本发明所提供的NMOS晶体管在高k介质层与N型功函数金属层之间具有扩散阻挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止NMOS晶体管结构被金属损害，防止时变击穿效应的加剧，使NMOS晶体管的使用寿命延长。
本发明所提供的CMOS晶体管的形成过程中，在第一区域和第二区域上层间介质层中的沟槽的底部和侧壁依次形成高k介质层、P型功函数金属层和第一金属层，然后去除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中形成凹槽，最后在所述凹槽的底部和侧壁依次形成扩散阻挡层、N型功函数金属层和第二金属层，从而避免在制作完P型功函数金属层之后又单独将第二区域上的P型功函数金属层去除，并重新形成N型功函数金属层的过程，减少了工艺时间，提高了工艺效率。
本发明所提供的CMOS晶体管具有本发明所提供的NMOS晶体管，该NMOS晶体管在高k介质层与N型功函数金属层之间具有扩散阻挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止NMOS晶体管中的高k介质层被金属损害，防止高k介质层时变击穿效应的加剧，使NMOS晶体管的使用寿命延长，从而使整个CMOS晶体管的使用寿命延长。附图说明
图1为现有技术中NMOS晶体管的结构示意图；
图2至图5为本发明实施例所提供的NMOS晶体管形成方法的示意图；
图6至图12为本发明实施例所提供的CMOS晶体管形成方法的示意图。
具体实施方式
现有技术中，通常NMOS晶体管中的N型功函数金属具有金属铝，而铝具有很强的扩散能力，因而NMOS晶体管中的高k介质层容易出现因为被铝扩散而遭受金属损害，而铝一旦扩散到高k介质层，则会加剧高k介质层的时变击穿（time dependent dielectricbreakdown，TDDB）效应，使高k介质层易被击穿，缩短了高k介质层的寿命，进而缩短NMOS晶体管的寿命。为此，本发明提供一种NMOS晶体管及其形成方法，其在高k介质层和N型功函数金属层之间形成扩散阻挡层，该扩散阻挡层能够阻挡铝发生扩散，使该NMOS晶体管中的高k介质层不易被铝扩散，进而使高k介质层不易发生时变击穿效应加剧的情况，因而能够使NMOS晶体管的使用寿命延长。
现有技术中，CMOS晶体管的后栅-后高k工艺经历了P型功函数金属层的形成和去除以及N型功函数金属层的形成和去除，各工艺步骤之间的等待时间长，总工艺时间长，并且所形成的CMOS晶体管中的NMOS晶体管存在上述易发生金属损害和时变击穿效应严重的问题。为此，本发明提供一种CMOS晶体管及其形成方法，在形成PMOS晶体管之后，再形成NMOS晶体管，整个过程不必经历N型功函数金属层的去除过程，可以减少工艺步骤之间的等待时间和总工艺时间，并且所形成的NMOS晶体管中，在高k介质层与N型功函数金属层之间包括扩散阻挡层，扩散阻挡层可以避免高k介质层受到金属损害，从而可以延长了NMOS晶体管的使用寿命，进而可以延长了CMOS晶体管的使用寿命。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。应当理解，当一结构或层被称为在另一层“上”时，它可以直接在另一层或结构“上”，或可以存在插入结构。应当理解，尽管实施例中使用术语第一、第二、第三等来描述各个结构、层或部分，但是这些结构、层或部分不应该受这些术语限制。同时，附图描述了本发明的某些实施例，这些附图是本发明的理想化实施例的示意图。照此，将预想由于图例形状的变化例如制造工艺或容差的变化。因此，本发明的实施例不应该认为限于在此所示的区域的特定形状，而是包括所得的形状例如由制造的偏差。另外，除非另外限定，在此使用的所有术语（包括技术和科学术语）具有与属于本发明的技术领域的普通技术人员通常理解的相同意思。还应当理解，如在通常使用的词典中定义的那些术语应该解释为具有符合相关技术的环境中的意思，且不被解释理想化或过度地形式感知。
本发明首先提供一种NMOS晶体管的形成方法，包括该方法包括步骤S11至步骤S14，请结合参考图2至图5。本实施例以步骤S11至步骤S14命名各步骤是为了区分和便于说明各步骤，但并不限定各步骤的先后顺序，在不同实施例中，某些步骤顺序可调整。
步骤S11，请参考图2，提供衬底20，所述衬底20上设置有伪栅结构。
本实施例首先提供衬底20，在衬底20中包括浅沟槽隔离区（未标注）（shallowtrench isolation,STI），图2中显示出浅沟槽隔离区位于衬底20的最右侧和最左侧，浅沟槽隔离区与衬底20之间可以用氧化膜（未标注）隔开。
衬底20的材料可以是单晶或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)或者绝缘体上锗(GOI)，并可以包括其它的材料，例如掺杂砷化镓等化合物。
所述伪栅结构包括伪栅极22和伪栅介质层21。其中伪栅极22的材料可以选自硅、锗、锗硅、氮化硅、氧化硅中的一种或多种的任意组合，而伪栅介质层21的材料可以为氧化硅等本领域技术人员公知的材料。伪栅介质层21厚度可以设置为
如图2所示，本实施例中在伪栅结构两侧分别设置有偏置侧墙23和主侧墙24。偏置侧墙23和主侧墙24的形成经历了下述过程：先形成偏置侧墙23，然后以该偏置侧墙23为掩模对伪栅结构侧面下方的衬底20进行轻掺杂（LDD），形成轻掺杂区域；再形成主侧墙24，然后以该主侧墙24为掩模对伪栅结构侧面下方的衬底20进行重掺杂（HDD），形成重掺杂区域。步骤S12，请继续参考图2，在衬底20上形成层间介质层25。
层间介质层25（inter-layer dielectric,ILD）的材料可以是氧化硅（SiO），例如未掺杂的氧化硅、掺杂的氧化硅（如硼硅玻璃、硼磷硅玻璃等），也可以是氮化硅（Si3N4）等。该层间介质层25可以使用例如化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积(ALD)等中的至少一种方法形成。
本实施例中可通过平坦化工艺使得层间介质层25上表面与伪栅极22的上表面齐平。
步骤S13，请参考图3，去除所述伪栅结构以在层间介质层25中形成沟槽26。
本实施例中，可以采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除伪栅极22。该去除步骤以伪栅介质层21为蚀刻停止层，其中湿法蚀刻所用的溶液可以是含有硝酸和氟化氨的水溶液。用湿法蚀刻可以减小对其它各层结构的损害。同样的道理，可以选用湿法蚀刻去除伪栅介质层21。
步骤S14，请结合参考图4和图5，在沟槽26的底部和侧壁依次形成高k介质层28、扩散阻挡层32、N型功函数金属层33和栅金属层34。
本实施例中，在沟槽26的底部和侧壁分别形成高k介质层28之前，先在沟槽26的底部形成界面层27，如图4所示。界面层27可以为具有低介电常数的材料制作而成，例如氧化镧(L2O3)，也可以是氧化硅（SiO）。本实施例中，界面层27为氧化硅。界面层27能够提高沟道（trench）载流子迁移率，并可以修复衬底20在上述蚀刻过程受到的损伤。本实施例中，可以采用化学氧化法或者热氧化法在衬底上直接形成界面层27。需要说明的是，在本发明的其它实施例中，该界面层27可以省略。
本步骤所形成的高k介质层28的材料可以为本领域所共知的材料，例如氧化铪(HfO2)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)，氧化镧(La2O3)、氧化锆(ZrO2)、硅氧化锆(ZrSiO)、氧化钛(TiO2)和氧化钇(Y2O3)中的一种或多种的任意组合。具体地，可以采用溅射、脉冲激光沉积（Pulsed Laser Deposition,PLD）、金属有机化合物化学气相沉淀（Metal-organic Chemical Vapor Deposition,MOCVD）、原子层沉积（Atomiclayer deposition,ALD）或其他合适的方法形成该高k介质层28。
本实施例在高k介质层28上形成扩散阻挡层32之前，先在高k介质层28上形成保护层29（cap layer）和阻挡层31（barrier layer）。其中，保护层29先于阻挡层31形成。保护层29的材料可以是砷化铟镓或砷化铟铝，其可以减少后续工艺对高k介质层28的损伤，从而使得形成的NMOS晶体管性能更加稳定。而阻挡层31的材料可以是磷化铟（InP），其可以避免高k介质层28与后续形成的金属栅极产生反应或发生扩散效应。需要说明的是，在本发明的其它实施例中，在沟槽26中，可以只形成保护层29和阻挡层31中的其中一层，甚至这两层都不形成。
本步骤中，该扩散阻挡层32的材料包括氮化钛，其厚度范围优选为至可采用原子层沉积工艺或物理气相沉积工艺形成该扩散阻挡层32。该N型功函数金属层33的材料包括铝，例如铝化钛(Til)、铝化锆(Zrl)、铝化钨(Wl)、铝化钽(Tl)或铝化铪(Hfl)中的一种或多种的任意组合。由于本步骤所形成的N型功函数金属层33均包括有铝，铝的扩散能力强，因而需要防止N型功函数金属层33发生铝扩散。所以本实施例以扩散阻挡层32来防止铝扩散，并且该扩散阻挡层32的材料优选为氮化钛，因为氮化钛可以有效防止铝的扩散。扩散阻挡层32可以使得该NMOS晶体管中的高k介质层28不易被铝扩散，防止该NMOS晶体管中的高k介质层28受到（铝）金属损害，进而防止高k介质层28的时变击穿效应加剧，使该NMOS晶体管的使用寿命延长。
需要说明的是，在本发明的其他实施例中，扩散阻挡层32也可以采用氧化钛之外的其他可以防止铝发生扩散的材料，其都在本发明的保护范围中。
本实施例中，栅金属层34的材料包括铝，该栅金属层34在刚形成时，通常会有一部分高出于原来的沟槽26，即高出层间介质层25的上表面，可以平坦化去除这部分的栅金属层34，使栅金属层34的上表面与层间介质层25的上表面齐平。至此，形成了NMOS晶体管的金属栅极，有关NMOS晶体管形成方法的后续工艺为本领域技术人员公知的技术，本说明书在此不再赘述。
本发明还提供一种NMOS晶体管，请参考图5，该NMOS晶体管可以由上述NMOS晶体管的形成方法形成，因而其结构和性质可以参考上述方法实施例中的相应内容，在此不再赘述。
本发明还提供了一种CMOS晶体管的形成方法，该方法包括步骤S21至步骤S26，请结合参考图6至图12。本实施例以步骤S21至步骤S26命名各步骤是为了区分和便于说明各步骤，但并不限定各步骤的先后顺序，在不同实施例中，某些步骤顺序可调整。
步骤S21，请参考图6，提供衬底101，衬底101包含第一区域A和第二区域B，所述第一区域A和第二区域B上分别设置有伪栅结构。
如图6所示，第一区域A位于图2中最右侧的浅沟槽隔离区（shallow trenchisolation,STI）105和中间的浅沟槽隔离区105之间，第二区域B位于图2中最左侧的浅沟槽隔离区105和中间的浅沟槽隔离区105之间。本实施例中浅沟槽隔离区105与衬底101之间可以设置有氧化膜103。
衬底101的材料可以是单晶或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)或者绝缘体上锗(GOI)，并可以包括其它的材料，例如掺杂砷化镓等化合物。
图6中，第一区域A上的伪栅结构包括伪栅极115a和伪栅介质层113a，第二区域B上的伪栅结构包括伪栅极115b和伪栅介质层113b。伪栅极115a和伪栅极115b的材料选自硅、锗、锗硅、氮化硅、氧化硅中的一种或多种的任意组合，而伪栅介质层113a和伪栅介质层113b的材料可以为氧化硅等本领域技术人员公知的材料。伪栅介质层113a和和伪栅介质层113b的厚度可以设置为
如图6所示，本实施例中在第一区域A上的伪栅结构两侧分别设置有偏置侧墙111a和主侧墙109a。偏置侧墙111a和主侧墙109a的形成经历了下述过程：先形成偏置侧墙111a，然后以该偏置侧墙111a为掩模对伪栅极115a结构侧面下方的第一区域A进行轻掺杂（LDD），形成轻掺杂区域；再形成主侧墙109a，然后以该主侧墙109a为掩模对伪栅结构侧面下方的第一区域A进行重掺杂（HDD），形成重掺杂区域。
同样的，第二区域B上的偏置侧墙111b和主侧墙109b经历了上述相同过程，在第二区域B上的伪栅结构两侧的第二区域B中形成了轻掺杂区域和重掺杂区域。
步骤S22，请继续参考图6，在衬底101上形成层间介质层107，层间介质层107的上表面与所述伪栅结构的上表面齐平。
层间介质层107的材料可以是氧化硅（SiO），例如未掺杂的氧化硅、掺杂的氧化硅（如硼硅玻璃、硼磷硅玻璃等），也可以是氮化硅（Si3N4）等。该层间介质层107可以使用例如化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积(ALD)等中的至少一种方法形成。
图6中显示层间介质层107的上表面与伪栅极115a和伪栅极115b的上表面齐平，可通过平坦化工艺使得层间介质层107上表面与伪栅极115a和伪栅极115b上表面齐平。
步骤S23，请参考图6和图7，去除图6中所示的伪栅极115a、伪栅极115b、伪栅介质层113a和伪栅介质层113b，在层间介质层107中形成沟槽117a和沟槽117b，其中沟槽117a位于第一区域A上，沟槽117b位于第二区域B上，如图7所示。
本实施例中，可以采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除伪栅极115a和伪栅极115b。该去除步骤以伪栅介质层113a和伪栅介质层113b为蚀刻停止层，其中湿法蚀刻所用的溶液可以是含有硝酸和氟化氨的水溶液。用湿法蚀刻可以减小对其它各层结构的损害。同样的道理，可以选用湿法蚀刻去除伪栅介质层113a和伪栅介质层113b。
步骤S24，请参考图7、图8和图9，在图7所示的沟槽117a和沟槽117b的底部和侧壁依次分别形成高k介质层121a、高k介质层121b、P型功函数金属层127a、P型功函数金属层127b、第一金属层129a和第一金属层129b。
本实施例中，在沟槽117a和沟槽117b的底部和侧壁分别形成高k介质层121a和高k介质层121b之前，先在沟槽117a和沟槽117b的底部分别形成界面层119a和界面层119b，如图9所示。界面层119a和界面层119b可以为具有低介电常数的材料制作而成，例如氧化镧(La2O3)，也可以是氧化硅（SiO）。本实施例中，界面层119a和界面层119b为氧化硅。界面层119a和界面层119b能够提高沟道（trench）载流子迁移率，并可以修复衬底在上述蚀刻过程受到的损伤。本实施例中，可以采用化学氧化法或者热氧化法在衬底上直接形成界面层119a和界面层119b。需要说明的是，在本发明的其它实施例中，该界面层119a和界面层119b可以省略。
本步骤所形成的高k介质层121a和高k介质层121b的材料可以为本领域所共知的材料，例如氧化铪(HfO2)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)，氧化镧(La2O3)、氧化锆(ZrO2)、硅氧化锆(ZrSiO)、氧化钛(TiO2)、氧化钇(Y2O3)中的一种或者它们的任意组合。可以采用溅射、脉冲激光沉积（Pulsed Laser Deposition,PLD）、金属有机化合物化学气相沉淀（Metal-organic Chemical Vapor Deposition,MOCVD）、原子层沉积（Atomic layer deposition,ALD）或其他合适的方法形成该高k介质层121a和高k介质层121b。
本实施例在高k介质层121a和高k介质层121b上分别形成P型功函数金属层127a和P型功函数金属层127b之前，在高k介质层121a上先形成保护层（cap layer）123a和阻挡层（barrier layer）125a，在高k介质层121b上先形成保护层123b和阻挡层125b，如图8所示。其中，保护层123a和保护层123b先于阻挡层125a和阻挡层125b形成。保护层123a和保护层123b的材料可以是砷化铟镓或砷化铟铝，其可以减少后续工艺对高k介质层121a和高k介质层121b的损伤。而阻挡层125a和阻挡层125b的材料可以是磷化铟（InP），阻挡层125a和阻挡层125b可以避免高k介质层121a和高k介质层121b与后续形成的金属栅极产生反应，并且可以用于后续在NMOS晶体管形成过程中，在蚀刻去除P型功函数金属层127b（请结合参考图9和图10）时作为蚀刻停止层。需要说明的是，在本发明的其它实施例中，在沟槽117a（沟槽117b）中，可以只形成保护层123a（保护层123b）和阻挡层125a（阻挡层125b）中的其中一层，甚至这两层都不形成。
本实施例中，P型功函数金属层127a和P型功函数金属层127b都可以包括一层或者多层，其材料可以是氮化钛(titanium nitride，TiN)、碳化钽(tantalum carbide，TaC)、钛铝合金或氮化钨等，可以采用原子层沉积工艺或物理气相沉积工艺形成该P型功函数金属层127a和P型功函数金属层127b。
在本实施例中，所填充的第一金属层129a和第一金属层129b的材料可以是铝、钨、铜或者它们的合金，但不限于此。本实施例中以铝为例。
本步骤在形成第一金属层129a和第一金属层129b之后，第一金属层129a和第一金属层129b通常会有一部分高出于原来的沟槽117a和沟槽117b，即有部分的第一金属层129a和第一金属层129b高出了层间介质层107的上表面，可以进行平坦化去除这部分的第一金属层129a和第一金属层129b，使第一金属层129a和第一金属层129b的上表面与层间介质层107的上表面齐平。
步骤S25，请参考图9和图10，去除图9中第二区域B上的第一金属层129b和P型功函数金属层127b，以在层间介质层107中形成凹槽118b。
本步骤中，首先用掩模131覆盖位于第一区域A上的结构，然后去除第二区域B上的第一金属层129b和P型功函数金属层127b。具体地，可运用现有去金属的工艺方法去除第二区域B上的第一金属层129b和P型功函数金属层127b，例如可以使用酸性化学溶液（比如磷酸溶液）腐蚀掉第一金属层129b和P型功函数金属层127b。在这种情况下，掩模131可以是耐磷酸溶液的材料制成，例如能够耐磷酸的光刻胶（Photo resist）材料等，后续该掩模131可以用灰化或者其它方法去除。
步骤S26，请参考图10、图11和图12，在图10所示的凹槽118b的底部和侧壁依次形成扩散阻挡层133、N型功函数金属层135和第二金属层137。
本步骤中，该扩散阻挡层133的材料可以为氮化钛，其厚度范围优选为至氮化钛可以有效防止铝的扩散，可采用原子层沉积工艺或物理气相沉积工艺形成该扩散阻挡层133。
本步骤中，N型功函数金属层135的材料可以为铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)或铝化铪(HfAl)中的一种或多种的任意组合。由于本步骤所形成的N型功函数金属层135均包括有铝，铝的扩散能力强，需要防止铝扩散，所以本实施例所提供的CMOS晶体管形成方法中，形成扩散阻挡层133用于防止铝发生扩散，从而使得该NMOS晶体管中的高k介质层121b不易被铝扩散，从而防止该NMOS晶体管中的高k介质层121b受到（铝）金属损害，进而使高k介质层121b的时变击穿效应得到缓解，使所形成的该NMOS晶体管的使用寿命延长，也就使得所形成的CMOS晶体管的使用寿命延长。
本步骤在完成上述过程之后，继续在凹槽118b填充第二金属层137，其中第二金属层137的材料包括铝。
本步骤在形成第二金属层137之后，该第二金属层137通常会有一部分高出于原来的凹槽118b，即第二金属层137高出了层间介质层107的上表面，可以平坦化去除这部分的第二金属层137，使第二金属层137的上表面与层间介质层107的上表面齐平。至此，形成金属栅极，有关CMOS晶体管形成方法的后续工艺为本领域技术人员公知的技术，本说明书在此不再赘述。
本实施例所提供的CMOS晶体管的形成方法在制作过程中，在第一区域和第二区域的沟槽的底部和侧壁依次形成高k介质层、P型功函数金属层和第一金属层，然后去除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中形成凹槽，最后在所述凹槽的底部和侧壁依次形成扩散阻挡层、N型功函数金属层和第二金属层。从而避免在制作完P型功函数金属层之后又单独将第二区域上的P型功函数金属层去除，并重新形成N型功函数金属层的过程，减少了工艺时间，提高了工艺效率。
本发明还提供了一种CMOS晶体管，请参考图12，该CMOS晶体管可以由上述CMOS晶体管的形成方法形成，因而其结构和性质可以参考上述方法实施例中的相应内容。
本实施例所提供的CMOS晶体管包括衬底和位于衬底上的第一区域A和第二区域B。需要说明的是，在本发明的其它实施例中，第一区域和第二区域的位置也可以调换，以第一区域A和第二区域B来命名该两个区域仅是为了便于区分和与下述结构对应，但并不限定它们的左右关系。
本实施例中，第一区域A上包括PMOS晶体管，而第二区域B上包括NMOS晶体管。
本实施例所提供的CMOS晶体管由于具有扩散阻挡层133，能够防止N型功函数金属层135中铝的扩散，因而能够使得该CMOS晶体管不易发生时变击穿效应，使得该CMOS晶体管更加稳定耐用。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底包含第一区域和第二区域，所述第一区域和第二区域上分别设置有伪栅结构；
在所述衬底上形成层间介质层；
去除所述伪栅结构，在所述层间介质层中形成沟槽；
同时在所述第一区域和第二区域的所述沟槽中依次形成高k介质层、P型功函数金属层和第一金属层；
去除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中形成凹槽；
在所述凹槽中依次形成扩散阻挡层、N型功函数金属层和第二金属层。
2.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
3.如权利要求2所述的CMOS晶体管的形成方法，其特征在于，所述扩散阻挡层的材料包括氮化钛。
4.如权利要求3所述的CMOS晶体管的形成方法，其特征在于，所述扩散阻挡层的厚度包括至
5.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除所述伪栅结构。
6.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，在形成所述高k介质层之前，还包括：在所述沟槽的底部形成界面层。
7.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，在形成所述P型功函数金属层之前，还包括：在所述沟槽的底部和侧壁分别形成保护层和阻挡层中的至少一层。
CN201310156945.8A 2013-04-28 2013-04-28 Nmos晶体管及其形成方法、cmos晶体管及其形成方法 Active CN104124169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310156945.8A CN104124169B (zh) 2013-04-28 2013-04-28 Nmos晶体管及其形成方法、cmos晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310156945.8A CN104124169B (zh) 2013-04-28 2013-04-28 Nmos晶体管及其形成方法、cmos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104124169A CN104124169A (zh) 2014-10-29
CN104124169B true CN104124169B (zh) 2018-06-01

Family

ID=51769538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310156945.8A Active CN104124169B (zh) 2013-04-28 2013-04-28 Nmos晶体管及其形成方法、cmos晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN104124169B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469652B (zh) * 2015-08-21 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106856192B (zh) * 2015-12-09 2020-02-07 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107346783B (zh) * 2016-05-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN106252283B (zh) * 2016-08-30 2019-05-03 上海华力微电子有限公司 金属栅极的制备方法
CN107919323B (zh) * 2016-10-10 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110739220A (zh) * 2019-11-28 2020-01-31 上海华力集成电路制造有限公司 N型半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661957A (zh) * 2008-08-26 2010-03-03 台湾积体电路制造股份有限公司 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法
CN101950756A (zh) * 2009-07-08 2011-01-19 台湾积体电路制造股份有限公司 n型场效应晶体管、其金属栅极及其制造方法
US8093584B2 (en) * 2008-12-23 2012-01-10 Intel Corporation Self-aligned replacement metal gate process for QWFET devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685800B (zh) * 2008-09-26 2012-02-01 台湾积体电路制造股份有限公司 半导体装置的制造方法
US8580641B2 (en) * 2011-07-26 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing high-k dielectric metal gate CMOS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661957A (zh) * 2008-08-26 2010-03-03 台湾积体电路制造股份有限公司 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法
US8093584B2 (en) * 2008-12-23 2012-01-10 Intel Corporation Self-aligned replacement metal gate process for QWFET devices
CN101950756A (zh) * 2009-07-08 2011-01-19 台湾积体电路制造股份有限公司 n型场效应晶体管、其金属栅极及其制造方法

Also Published As

Publication number Publication date
CN104124169A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
US10096600B2 (en) Semiconductor device with metal gate
US9147765B2 (en) FinFET semiconductor devices with improved source/drain resistance and methods of making same
US9263445B2 (en) Method of fabricating dual high-k metal gates for MOS devices
US8901665B2 (en) Gate structure for semiconductor device
CN104124169B (zh) Nmos晶体管及其形成方法、cmos晶体管及其形成方法
US11264483B2 (en) Semiconductor device and method of manufacturing the same
US9484346B2 (en) Semiconductor structure and manufacturing method thereof
CN106601605B (zh) 栅极堆叠结构、nmos器件、半导体装置及其制造方法
CN102194681B (zh) 制造半导体装置的方法
US9196611B2 (en) Reduced substrate coupling for inductors in semiconductor devices
CN101661936A (zh) 半导体装置及其制造方法
KR20130043046A (ko) 금속 게이트 전극을 갖는 반도체 디바이스 및 그 제조 방법
KR101581500B1 (ko) 반도체 구조물 및 반도체 구조물을 형성하는 방법
CN104752447A (zh) 一种半导体器件及其制作方法
TW202027220A (zh) 半導體結構及其形成方法
US10014225B1 (en) Methods for fabricating metal gate structures
CN102931066B (zh) 金属栅堆叠结构的制作方法
CN104752316A (zh) 一种制作半导体器件的方法
CN104752349A (zh) 一种制作半导体器件的方法
CN104766883A (zh) 一种半导体器件及其制作方法
US9165836B1 (en) Methods of forming replacement gate structures using a gate height register process to improve gate height uniformity and the resulting integrated circuit products
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
US20140015062A1 (en) Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
US9330920B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant