CN102270607B - 栅极堆叠的制造方法和半导体器件 - Google Patents

栅极堆叠的制造方法和半导体器件 Download PDF

Info

Publication number
CN102270607B
CN102270607B CN201010197080.6A CN201010197080A CN102270607B CN 102270607 B CN102270607 B CN 102270607B CN 201010197080 A CN201010197080 A CN 201010197080A CN 102270607 B CN102270607 B CN 102270607B
Authority
CN
China
Prior art keywords
side wall
sacrificial metal
deoxidation
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010197080.6A
Other languages
English (en)
Other versions
CN102270607A (zh
Inventor
钟汇才
骆志炯
梁擎擎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010197080.6A priority Critical patent/CN102270607B/zh
Priority to US12/997,625 priority patent/US8716095B2/en
Priority to GB1202288.5A priority patent/GB2484639B/en
Priority to PCT/CN2010/001437 priority patent/WO2011150539A1/zh
Publication of CN102270607A publication Critical patent/CN102270607A/zh
Application granted granted Critical
Publication of CN102270607B publication Critical patent/CN102270607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出了一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：在半导体衬底上形成由界面氧化物层、高K介电层和金属栅电极上构成的栅极堆叠结构；保形地沉积覆盖所述半导体衬底和所述栅极堆叠结构的金属层；以及对所述金属层选择性刻蚀处理，去除覆盖所述栅极堆叠结构顶部和所述半导体衬底的所述金属层，仅保留在所述栅极堆叠结构的外周围绕所述栅极堆叠结构的牺牲金属去氧侧墙。本发明还提出了一种通过上述工艺制造的半导体器件。

Description

栅极堆叠的制造方法和半导体器件
技术领域
本发明涉及半导体领域，尤其涉及半导体器件及其制造方法，更具体地，涉及一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法和一种具有利用所述方法制造出的栅极堆叠结构的半导体器件。
背景技术
传统的CMOSFET(互补金属氧化物半导体场效应晶体管)的制造工艺包括先栅(Gate-First)工艺和后栅(Gate-Last)工艺。在32nm工艺和更高级的工艺中，广泛采用了具有低等效氧化物厚度(EOT)的高K电介质/金属栅极电极堆叠结构。高K电介质与衬底沟道(通常采用半导体衬底)之间的界面层使得要想获得EOT＜1nm变得非常困难，因为界面层本身的EOT为大约
Figure BSA00000150854400011
在传统的CMOSFET工艺中，采用了牺牲金属层(如Ta、Ti等)，置于高K电介质和金属栅极电极之间来去除电介质薄膜中的氧元素。利用这种方法，可以实现具有较低的EOT的栅极堆叠结构。
图1是示出了根据传统的先栅工艺制造的半导体器件的示意图。如图1所示，根据传统工艺制造的半导体器件主要包括：半导体衬底100、STI(浅沟槽隔离)110、界面氧化物层120、高K介电层130、牺牲金属去氧层140和金属栅电极150，其中STI 110形成在半导体衬底100中，用于实现栅极与源极/漏极之间的隔离；界面氧化物层120形成在半导体衬底100上，高K介电层130形成在界面氧化物层120上，牺牲金属去氧层140形成在高K介电层130上，金属栅电极150形成在牺牲金属去氧层140上，由此，界面氧化物层120、高K介电层130、牺牲金属去氧层140和金属栅电极150形成了半导体器件的栅极堆叠结构。在图1所示的半导体器件中，牺牲金属去氧层140位于高K介电层130和金属栅电极150之间。在退火和/或其他工艺步骤之后，牺牲金属去氧层140将去除高K介电层130中的氧元素，而转变成金属氧化物电介质。设置牺牲金属去氧层140的目的在于：消耗栅极堆叠结构中的氧元素，从而减少衬底所消耗的氧元素，由此使EOT最小。
但是，无论是对于先栅工艺还是后栅工艺，传统的CMOSFET制造工艺仍然存在下述缺点：
1、由于在通过去氧反应去除电介质层(高K介电层130)中的氧元素之后，牺牲金属层(牺牲金属去氧层140)将转变成金属氧化物层(电介质层)，而这一层也将被计算为EOT中的一部分，从而导致EOT增加；以及
2、牺牲金属层可能并未完全转变成金属氧化物(电介质层)(例如，由于氧元素并不足以牺牲金属层的完全转变)，在这种情况下，可能导致金属氧化物(电介质层)厚度的不同，而使得不同的器件可能具有不同的功函数。
发明内容
考虑到传统工艺的上述缺陷，本发明提出了一种具有牺牲金属去氧侧墙的栅极的制造方法，其中以牺牲金属侧墙取代传统工艺中的牺牲金属层，沿栅极堆叠结构的侧壁设置，以用作牺牲金属去氧侧墙。本发明的栅极堆叠制造方法可以用于先栅工艺和后栅工艺。此外，本发明还提出了一种具有利用所述方法制造出的栅极的半导体器件。
根据本发明的第一方案，提出了一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：在半导体衬底上形成由界面氧化物层、高K介电层和金属栅电极上构成的栅极堆叠结构；保形地沉积覆盖所述半导体衬底和所述栅极堆叠结构的金属层；以及对所述金属层进行选择性刻蚀处理，去除覆盖所述栅极堆叠结构顶部和所述半导体衬底的所述金属层，仅保留在所述栅极堆叠结构的外周围绕所述栅极堆叠结构的牺牲金属去氧侧墙。
优选地，根据本发明的第一方案所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法还包括：保形地沉积覆盖所述栅极堆叠结构顶部、所述牺牲金属去氧侧墙顶部和所述半导体衬底的电介质层；以及对所述电介质层进行选择性刻蚀处理，去除覆盖所述栅极堆叠结构顶部、所述牺牲金属去氧侧墙顶部和所述半导体衬底的所述电介质层，仅保留在所述牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙的电介质侧墙。
优选地，在保形地沉积所述金属层之后，在对所述金属层进行选择性刻蚀处理之前，根据本发明的第一方案所述的具有牺牲金属去氧侧墙的栅极的制造方法还包括：保形地沉积覆盖所述金属层的电介质层；以及对所述电介质层进行选择性刻蚀处理，去除覆盖所述金属层顶部的所述电介质层，仅保留在牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙的电介质侧墙。
优选地，根据本发明的第一方案所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法还包括：在完成去氧反应过程后，全部去除或部分去除所述牺牲金属去氧侧墙，或者在完成去氧反应过程后，全部去除或部分去除所述牺牲金属去氧侧墙和所述电介质侧墙。
根据本发明的第二方案，提出了一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：去除形成在器件电介质层中的替代栅极堆叠，暴露出半导体衬底的顶部和位于所述器件电介质层中的侧墙的侧壁；保形地沉积覆盖所述器件电介质层和所述半导体衬底的金属层；对所述金属层进行选择性刻蚀处理，去除覆盖所述器件电介质层和所述半导体衬底的所述金属层，仅保留位于所述侧墙的内周的牺牲金属去氧侧墙；以及在所述牺牲金属去氧侧墙内、所述半导体衬底上，顺序形成界面氧化物层、高K介电层和金属栅电极，从而构成栅极堆叠结构。
根据本发明的第三方案，提出了一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：去除形成在器件电介质层中的替代栅极堆叠，暴露出半导体衬底的顶部和位于所述器件电介质层中的侧墙的侧壁；保形地沉积覆盖所述器件电介质层和所述半导体衬底的电介质层；保形地沉积覆盖所述电介质层的金属层；顺序地对所述金属层和所述电介质层进行选择性刻蚀处理，去除覆盖所述器件电介质层和所述半导体衬底的金属层和电介质层，从而仅保留位于所述侧墙内周的电介质侧墙、和位于所述电介质侧墙内周的牺牲金属去氧侧墙；以及在所述牺牲金属去氧侧墙内、所述半导体衬底上，顺序形成界面氧化物层、高K介电层和金属栅电极，从而构成栅极堆叠结构。
优选地，根据本发明的第二或第三方案所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法还包括：在完成去氧反应过程后，全部去除或部分去除高K介电侧墙和所述牺牲金属去氧侧墙，或者在完成去氧反应过程后，全部去除或部分去除高K介电侧墙、所述牺牲金属去氧侧墙和所述电介质侧墙，或者在完成去氧反应过程后，全部去除或部分去除高K介电侧墙、所述牺牲金属去氧侧墙、所述电介质侧墙和所述侧墙。
优选地，所述牺牲金属去氧侧墙由Ta、Hf或Ti构成；和/或所述电介质侧墙由SiO2、Si3N4或SiON构成。
优选地，所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm；和/或所述电介质侧墙的宽度为2～50nm，高度为20～90nm。
优选地，所述牺牲金属去氧侧墙具有简单的“D”形剖面形状，或者具有“L”形剖面形状。
优选地，所述电介质侧墙具有“L”形剖面形状。
根据本发明的第四方案，提出了一种半导体器件，包括：半导体衬底；形成在所述半导体衬底中的浅沟槽隔离结构；和形成在所述半导体衬底上的栅极，其中所述栅极包括：栅极堆叠结构，由界面氧化物层、高K介电层和金属栅电极构成，其中所述界面氧化物层形成在所述半导体衬底上，所述高K介电层形成在所述界面氧化物层上，所述金属栅电极形成在所述高K介电层上；和牺牲金属去氧侧墙，形成在所述半导体衬底上，在所述栅极堆叠结构的外周围绕所述栅极堆叠结构。
优选地，根据本发明的第四方案，所述栅极还包括：电介质侧墙，形成在所述半导体衬底上，在所述牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙。
优选地，根据本发明的第四方案，所述栅极还包括：电介质侧墙，形成在所述牺牲金属去氧侧墙上，在所述牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙。
优选地，根据本发明的第四方案，所述牺牲金属去氧侧墙在完成去氧反应过程后被全部去除或部分去除，或者所述牺牲金属去氧侧墙和所述电介质侧墙在完成去氧反应过程后被全部去除或部分去除。
根据本发明的第五方案，提出了一种半导体器件，包括：半导体衬底；形成在所述半导体衬底中的浅沟槽隔离结构；形成在所述半导体衬底上的器件电介质层；和形成在所述半导体衬底上、位于所述器件电介质层中的栅极，其中所述栅极包括：侧墙，形成在所述半导体衬底上，位于所述器件电介质层中，栅极堆叠结构，由界面氧化物层、高K介电层和金属栅电极构成，其中所述界面氧化物层形成在所述半导体衬底上，位于所述侧墙所包围的区域内，所述高K介电层形成在所述界面氧化物层上，所述金属栅电极填充在所述高K介电层内；和牺牲金属去氧侧墙，位于所述侧墙的内周，所述高K介电层的外周，形成在所述半导体衬底上。
根据本发明的第六方案，提出了一种半导体器件，包括：半导体衬底；形成在所述半导体衬底中的浅沟槽隔离结构；形成在所述半导体衬底上的器件电介质层；和形成在所述半导体衬底上、位于所述器件电介质层中的栅极，其中所述栅极包括：侧墙，形成在所述半导体衬底上，位于所述器件电介质层中，栅极堆叠结构，由界面氧化物层、高K介电层和金属栅电极构成，其中所述界面氧化物层形成在所述半导体衬底上，位于所述侧墙所包围的区域内，所述高K介电层形成在所述界面氧化物层上，所述金属栅电极填充在所述高K介电层内；电介质侧墙，位于所述侧墙的内周，形成在所述半导体衬底上；和牺牲金属去氧侧墙，位于所述电介质侧墙的内周，所述高K介电层的外周，形成在所述电介质侧墙上。
优选地，根据本发明的第五或第六方案，高K介电侧墙和所述牺牲金属去氧侧墙在完成去氧反应过程后被全部去除或部分去除，或者高K介电侧墙、所述牺牲金属去氧侧墙和所述电介质侧墙在完成去氧反应过程后被全部去除或部分去除，或者高K介电侧墙、所述牺牲金属去氧侧墙、所述电介质侧墙和所述侧墙在完成去氧反应过程后被全部去除或部分去除。
优选地，所述牺牲金属去氧侧墙由Ta、Hf或Ti构成；和/或所述电介质侧墙由SiO2、Si3N4或SiON构成。
优选地，所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm；和/或所述电介质侧墙的宽度为2～50nm，高度为20～90nm。
优选地，所述牺牲金属去氧侧墙具有简单的“D”形剖面形状，或者具有“L”形剖面形状。
优选地，所述电介质侧墙具有“L”形剖面形状。
根据本发明，在选择性刻蚀处理之后，牺牲金属去氧侧墙形成在栅极堆叠结构(界面氧化物层、高K介电层和金属栅电极)的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，可选地，牺牲金属去氧侧墙可以位于栅极堆叠结构与电介质侧墙之间，具有简单的“D”形剖面形状或“L”形剖面形状。
附图说明
通过下面结合附图说明本发明的优选实施例，将使本发明的上述及其它目的、特征和优点更加清楚，其中：
图1是示出了根据传统的先栅工艺制造的半导体器件的示意图；
图2～5是示出了本发明第一实施例所提出的栅极堆叠制造方法的各个步骤的示意图，其中图5示出了根据本发明第一实施例所提出的栅极堆叠制造方法制造完成的半导体器件；
图2、6和7是示出了本发明第二实施例所提出的栅极堆叠制造方法的各个步骤的示意图，其中图7示出了根据本发明第二实施例所提出的栅极堆叠制造方法制造完成的半导体器件；
图8～12是示出了本发明第三实施例所提出的栅极堆叠制造方法的各个步骤的示意图，其中图11和图12示出了根据本发明第三实施例所提出的栅极堆叠制造方法制造完成的半导体器件；以及
图8和13～16是示出了本发明第四实施例所提出的栅极堆叠制造方法的各个步骤的示意图，其中图15和图16示出了根据本发明第四实施例所提出的栅极堆叠制造方法制造完成的半导体器件。
应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本发明范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。
具体实施方式
下面参照附图对本发明的优选实施例进行详细说明，在描述过程中省略了对于本发明来说是不必要的细节和功能，以防止对本发明的理解造成混淆。
【第一实施例】
首先，参考图5，对根据本发明第一实施例所提出的栅极堆叠制造方法制造的半导体器件进行详细描述。图5是示出了根据本发明第一实施例所提出的栅极堆叠制造方法制造完成的半导体器件的示意图。
如图5所示，根据本发明第一实施例所提出的栅极堆叠制造方法制造完成的半导体器件主要包括：半导体衬底200、STI(浅沟槽隔离)210、界面氧化物层220、高K介电层230、金属栅电极250、牺牲金属去氧侧墙240和电介质侧墙260(可选)，其中STI210形成在半导体衬底200中，用于实现栅极与源极/漏极之间的隔离；界面氧化物层220形成在半导体衬底200上，高K介电层230形成在界面氧化物层220上，金属栅电极250形成在高K介电层230上，由此，界面氧化物层220、高K介电层230和金属栅电极250形成了半导体器件的栅极堆叠结构；牺牲金属去氧侧墙240形成在半导体衬底200上，在所述栅极堆叠结构的外周围绕所述栅极堆叠结构，牺牲金属去氧侧墙240在图5所示水平方向上的宽度为1～10nm，在图5所示垂直方向上的高度与所述栅极堆叠结构相同，在20～90nm的范围内，牺牲金属去氧侧墙240可以由Ta、Hf或Ti构成；以及可选的电介质侧墙260形成在半导体衬底200上，在牺牲金属去氧侧墙240的外周围绕牺牲金属去氧侧墙240，电介质侧墙260的宽度为2～50nm，电介质侧墙260的高度与所述栅极堆叠结构相同，在20～90nm的范围内，电介质侧墙260可以由SiO2、Si3N4或SiON构成；如图5所示，牺牲金属去氧侧墙240具有简单的“D”形剖面形状。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙240形成在栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，可选地，牺牲金属去氧侧墙240可以位于栅极堆叠结构与电介质侧墙260(在牺牲金属去氧侧墙240形成之后形成)之间，具有简单的“D”形剖面形状。
此后，可选地，在实现了去氧反应之后，牺牲金属去氧侧墙240和电介质侧墙260可以被选择性地全部去除(未示出)或部分去除(未示出)，从而得到位于半导体衬底200上的栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)。
接下来，将结合图2～5，对根据本发明第一实施例的栅极堆叠制造方法的各个步骤进行详细描述。如图2～5所示，根据本发明第一实施例的栅极堆叠制造方法属于先栅工艺。
首先，如图2所示，通过先栅工艺，在半导体衬底200中形成STI210、在半导体衬底200上形成栅极堆叠结构(由界面氧化物层220、高K介电层230和金属栅电极250构成)之后，在上述结构的整个表面上，保形地沉积金属层240(厚度为1～10nm，由Ta、Hf或Ti构成)。
然后，如图3所示，对金属层240进行选择性刻蚀处理，去除覆盖金属栅电极250、半导体衬底200和STI 210的金属层240，从而仅保留在所述栅极堆叠结构的外周围绕所述栅极堆叠结构的牺牲金属去氧侧墙240。至此，已经形成本发明所特有的牺牲金属去氧侧墙240。
此后，可选地，执行形成电介质侧墙260的步骤。
如图4所示，在图3所示的结构的整个表面上，保形地沉积电介质层260(厚度为2～50nm，由SiO2、Si3N4或SiON构成)。
然后，如图5所示，对电介质层260进行CMP处理或选择性刻蚀处理，去除覆盖金属栅电极250、牺牲金属去氧侧墙240的顶面、半导体衬底200和STI 210的电介质层260，从而仅保留在牺牲金属去氧侧墙240的外周围绕牺牲金属去氧侧墙240的电介质侧墙260。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙240形成在栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，可选地，牺牲金属去氧侧墙240可以位于栅极堆叠结构与电介质侧墙260(在牺牲金属去氧侧墙240形成之后形成)之间，具有简单的“D”形剖面形状。
此后，可选地，在实现了去氧反应之后，牺牲金属去氧侧墙240和电介质侧墙260可以被选择性地全部去除(未示出)或部分去除(未示出)，从而得到位于半导体衬底200上的栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)。
【第二实施例】
首先，参考图7，对根据本发明第二实施例所提出的栅极堆叠制造方法制造的半导体器件进行详细描述。图7是示出了根据本发明第二实施例所提出的栅极堆叠制造方法制造完成的半导体器件的示意图。
如图7所示，根据本发明第二实施例所提出的栅极堆叠制造方法制造完成的半导体器件主要包括：半导体衬底200、STI(浅沟槽隔离)210、界面氧化物层220、高K介电层230、金属栅电极250、牺牲金属去氧侧墙240和电介质侧墙260，其中STI 210形成在半导体衬底200中，用于实现栅极与源极/漏极之间的隔离；界面氧化物层220形成在半导体衬底200上，高K介电层230形成在界面氧化物层220上，金属栅电极250形成在高K介电层230上，由此，界面氧化物层220、高K介电层230和金属栅电极250形成了半导体器件的栅极堆叠结构；牺牲金属去氧侧墙240形成在半导体衬底200上，在所述栅极堆叠结构的外周围绕所述栅极堆叠结构，牺牲金属去氧侧墙240在图7所示水平方向上的宽度为1～10nm，在图7所示垂直方向上的高度与所述栅极堆叠结构相同，在20～90nm的范围内，牺牲金属去氧侧墙240可以由Ta、Hf或Ti构成；电介质侧墙260形成在牺牲金属去氧侧墙240上，在牺牲金属去氧侧墙240的外周围绕牺牲金属去氧侧墙240，电介质侧墙260的宽度为2～50nm，电介质侧墙260的高度与所述栅极堆叠结构类似，在20～90nm的范围内，电介质侧墙260可以由SiO2、Si3N4或SiON构成；如图7所示，牺牲金属去氧侧墙240具有“L”形剖面形状。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙240形成在栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，牺牲金属去氧侧墙240可以位于栅极堆叠结构与电介质侧墙260之间，具有“L”形剖面形状。
此后，可选地，在实现了去氧反应之后，牺牲金属去氧侧墙240和电介质侧墙260可以被选择性地全部去除(未示出)或部分去除(未示出)，从而得到位于半导体衬底200上的栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)。
接下来，将结合图2、6和7，对根据本发明第二实施例的栅极堆叠制造方法的各个步骤进行详细描述。如图2、6和7所示，根据本发明第二实施例的栅极堆叠制造方法属于先栅工艺。
首先，如图2所示，通过先栅工艺，在半导体衬底200中形成STI 210、在半导体衬底200上形成栅极堆叠结构(由界面氧化物层220、高K介电层230和金属栅电极250构成)之后，在上述结构的整个表面上，保形地沉积金属层240(厚度为1～10nm，由Ta、Hf或Ti构成)。
然后，如图6所示，在图2所示的结构的整个表面上，保形地沉积电介质层260(厚度为2～50nm，由SiO2、Si3N4或SiON构成)。
接下来，如图7所示，顺序地对电介质层260和金属层240进行CMP处理或选择性刻蚀处理，去除覆盖金属栅电极250、半导体衬底200和STI 210的电介质层260和金属层240，从而仅保留在所述栅极堆叠结构的外周围绕所述栅极堆叠结构的牺牲金属去氧侧墙240、和在牺牲金属去氧侧墙240的外周围绕牺牲金属去氧侧墙240的电介质侧墙260。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙240形成在栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，牺牲金属去氧侧墙240位于栅极堆叠结构与电介质侧墙260之间，具有“L”形剖面形状。
此后，可选地，在实现了去氧反应之后，牺牲金属去氧侧墙240和电介质侧墙260可以被选择性地全部去除(未示出)或部分去除(未示出)，从而得到位于半导体衬底200上的栅极堆叠结构(界面氧化物层220、高K介电层230和金属栅电极250)。
【第三实施例】
首先，参考图11和图12，对根据本发明第三实施例所提出的栅极堆叠制造方法制造的半导体器件进行详细描述。图11和图12是示出了根据本发明第三实施例所提出的栅极堆叠制造方法制造完成的半导体器件的示意图。
如图11所示，根据本发明第三实施例所提出的栅极堆叠制造方法制造完成的半导体器件主要包括：半导体衬底300、STI(浅沟槽隔离)310、界面氧化物层320、高K介电层330、金属栅电极350、牺牲金属去氧侧墙340、电介质侧墙360、侧墙370和器件电介质层(SiO2/Si3N4)380，其中STI 310形成在半导体衬底300中，用于实现栅极与源极/漏极之间的隔离；界面氧化物层320、高K介电层330、金属栅电极350、牺牲金属去氧侧墙340、电介质侧墙360和侧墙370均形成在器件电介质层(SiO2/Si3N4)380中；界面氧化物层320、电介质侧墙360和侧墙370形成在半导体衬底300上，电介质侧墙360位于侧墙370的内周，电介质侧墙360在图11所示水平方向上的宽度为2～50nm，在图11所示垂直方向上的高度在20～90nm的范围内，电介质侧墙360可以由SiO3、Si3N4或SiON构成，界面氧化物层320形成在电介质侧墙360所包围的区域内；牺牲金属去氧侧墙340位于电介质侧墙360的内周，形成在电介质侧墙360上，牺牲金属去氧侧墙340在图11所示水平方向上的宽度为1～10nm，在图11所示垂直方向上的高度在20～90nm的范围内，牺牲金属去氧侧墙340可以由Ta、Hf或Ti构成；高K介电层330位于牺牲金属去氧侧墙340的内周，形成在界面氧化物层320上，金属栅电极350填充在高K介电层330内，由此，界面氧化物层320、高K介电层330和金属栅电极350形成了半导体器件的栅极堆叠结构；如图11所示，电介质侧墙360具有“L”形剖面形状。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙340形成在高K介电层330的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，牺牲金属去氧侧墙340位于栅极堆叠结构与电介质侧墙360之间，电介质侧墙360具有“L”形剖面形状。
此后，可选地，在实现了去氧反应之后，如图12所示，高K介电侧墙330、牺牲金属去氧侧墙340、电介质侧墙360和侧墙370可以被选择性地全部去除(未示出)或部分去除(高K介电侧墙330和电介质侧墙360可以有部分残余，以防止半导体器件损坏)，从而得到位于器件电介质层380的空腔内的栅极堆叠结构(界面氧化物层320、高K介电层330和金属栅电极350)。
接下来，将结合图8～12，对根据本发明第三实施例的栅极堆叠制造方法的各个步骤进行详细描述。如图8～12所示，根据本发明第三实施例的栅极堆叠制造方法属于后栅工艺。
首先，如图8所示，去除替代栅极堆叠，暴露出半导体衬底300。
然后，如图9所示，在图8所示的结构的整个表面上，保形地顺序沉积电介质层360(厚度为2～50nm，由SiO2、Si3N4或SiON构成)和金属层340(厚度为1～10nm，由Ta、Hf或Ti构成)。
接下来，如图10所示，顺序地对金属层340和电介质层360进行选择性刻蚀处理，去除覆盖器件电介质层380和半导体衬底300的金属层340和电介质层360，从而仅保留位于侧墙370内周的电介质侧墙360、和位于电介质侧墙360内周的牺牲金属去氧侧墙340。
此后，如图11所示，在牺牲金属去氧侧墙340内、半导体衬底300上，顺序形成界面氧化物层320、高K介电层330和金属栅电极350。至此，已经形成了具有牺牲金属去氧侧墙340的栅极堆叠结构。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙340形成在高K介电层330的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，牺牲金属去氧侧墙340位于栅极堆叠结构与电介质侧墙360之间，电介质侧墙360具有“L”形剖面形状。
最后，可选地，在实现了去氧反应之后，如图12所示，可以选择性地全部去除(未示出)或部分去除高K介电侧墙330、牺牲金属去氧侧墙340、电介质侧墙360和侧墙370(高K介电侧墙330和电介质侧墙360可以有部分残余，以防止半导体器件损坏)，从而得到位于器件电介质层380的空腔内的栅极堆叠结构(界面氧化物层320、高K介电层330和金属栅电极350)。
【第四实施例】
首先，参考图15和图16，对根据本发明第四实施例所提出的栅极堆叠制造方法制造的半导体器件进行详细描述。图15和图16是示出了根据本发明第四实施例所提出的栅极堆叠制造方法制造完成的半导体器件的示意图。
如图15所示，根据本发明第四实施例所提出的栅极堆叠制造方法制造完成的半导体器件主要包括：半导体衬底300、STI(浅沟槽隔离)310、界面氧化物层320、高K介电层330、金属栅电极350、牺牲金属去氧侧墙340、侧墙370和器件电介质层(SiO2/Si3N4)380，其中STI310形成在半导体衬底300中，用于实现栅极与源极/漏极之间的隔离；界面氧化物层320、高K介电层330、金属栅电极350、牺牲金属去氧侧墙340和侧墙370均形成在器件电介质层(SiO2/Si3N4)380中；界面氧化物层320、牺牲金属去氧侧墙340和侧墙370形成在半导体衬底300上，牺牲金属去氧侧墙340位于侧墙370的内周，形成在界面氧化物层320上，牺牲金属去氧侧墙340在图15所示水平方向上的宽度为1～10nm，在图15所示垂直方向上的高度在20～90nm的范围内，牺牲金属去氧侧墙340可以由Ta、Hf或Ti构成，界面氧化物层320形成在牺牲金属去氧侧墙340所包围的区域内；高K介电层330位于牺牲金属去氧侧墙340的内周，形成在界面氧化物层320上，金属栅电极350填充在高K介电层330内，由此，界面氧化物层320、高K介电层330和金属栅电极350形成了半导体器件的栅极堆叠结构；如图15所示，牺牲金属去氧侧墙340具有简单的“D”形剖面形状。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙340形成在高K介电层330的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，牺牲金属去氧侧墙340具有简单的“D”形剖面形状。
此后，可选地，在实现了去氧反应之后，如图16所示，高K介电侧墙330、牺牲金属去氧侧墙340和侧墙370可以选择性地被全部去除(未示出)或部分去除(高K介电侧墙330和牺牲金属去氧侧墙340可以有部分残余，以防止半导体器件损坏)，从而得到位于器件电介质层380的空腔内的栅极堆叠结构(界面氧化物层320、高K介电层330和金属栅电极350)。
接下来，将结合图8和13～16，对根据本发明第四实施例的栅极堆叠制造方法的各个步骤进行详细描述。如图8～12所示，根据本发明第四实施例的栅极堆叠制造方法属于后栅工艺。
首先，如图8所示，去除替代栅极堆叠，暴露出半导体衬底300。
然后，如图13所示，在图8所示的结构的整个表面上，保形地沉积金属层340(厚度为1～10nm，由Ta、Hf或Ti构成)。
接下来，如图14所示，对金属层340进行选择性刻蚀处理，去除覆盖器件电介质层380和半导体衬底300的金属层340，从而仅保留位于侧墙370内周的牺牲金属去氧侧墙340。
此后，如图15所示，在牺牲金属去氧侧墙340内、半导体衬底300上，顺序形成界面氧化物层320、高K介电层330和金属栅电极350。至此，已经形成了具有牺牲金属去氧侧墙340的栅极堆叠结构。
根据此实施例，在选择性刻蚀处理之后，牺牲金属去氧侧墙340形成在高K介电层330的外围，沿栅极堆叠结构的侧壁设置，用作执行去氧反应过程的牺牲层。由此，克服了传统工艺可能导致的EOT增加和功函数不稳定等缺陷。此外，牺牲金属去氧侧墙340具有简单的“D”形剖面形状。
最后，可选地，在实现了去氧反应之后，如图16所示，可以选择性地全部去除(未示出)或部分去除高K介电侧墙330、牺牲金属去氧侧墙340和侧墙370(高K介电侧墙330和牺牲金属去氧侧墙340可以有部分残余，以防止半导体器件损坏)，从而得到位于器件电介质层380的空腔内的栅极堆叠结构(界面氧化物层320、高K介电层330和金属栅电极350)。
至此已经结合优选实施例对本发明进行了描述。应该理解，本领域技术人员在不脱离本发明的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本发明的范围不局限于上述特定实施例，而应由所附权利要求所限定。

Claims (42)

1.一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：
在半导体衬底上形成由界面氧化物层、高K介电层和金属栅电极构成的栅极堆叠结构；
保形地沉积覆盖所述半导体衬底和所述栅极堆叠结构的金属层；
对所述金属层选择性刻蚀处理，去除覆盖所述栅极堆叠结构顶部和所述半导体衬底的所述金属层，仅保留在所述栅极堆叠结构的外周围绕所述栅极堆叠结构的牺牲金属去氧侧墙；以及
在完成去氧反应过程后，全部去除或部分去除所述牺牲金属去氧侧墙。
2.根据权利要求1所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，还包括：
保形地沉积覆盖所述栅极堆叠结构顶部、所述牺牲金属去氧侧墙顶部和所述半导体衬底的电介质层；以及
对所述电介质层进行选择性刻蚀处理，去除覆盖所述栅极堆叠结构顶部、所述牺牲金属去氧侧墙顶部和所述半导体衬底的所述电介质层，仅保留在所述牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙的电介质侧墙。
3.根据权利要求2所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙具有简单的“D”形剖面形状。
4.根据权利要求1所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，在保形地沉积所述金属层之后，在对所述金属层进行选择性刻蚀处理之前，还包括：
保形地沉积覆盖所述金属层的电介质层；以及
对所述电介质层进行选择性刻蚀处理，去除覆盖所述金属层顶部的所述电介质层，仅保留在牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙的电介质侧墙。
5.根据权利要求4所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙具有“L”形剖面形状。
6.根据权利要求2～5之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，还包括：
在完成去氧反应过程后，全部去除或部分去除所述电介质侧墙。
7.根据权利要求1所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成。
8.根据权利要求2～5之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成；和
所述电介质侧墙由SiO2、Si3N4或SiON构成。
9.根据权利要求1所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm。
10.根据权利要求2～5之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm；和
所述电介质侧墙的宽度为2～50nm，高度为20～90nm。
11.一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：
去除形成在器件电介质层中的替代栅极堆叠，暴露出半导体衬底的顶部和位于所述器件电介质层中的侧墙的侧壁；
保形地沉积覆盖所述器件电介质层和所述半导体衬底的金属层；
对所述金属层进行选择性刻蚀处理，去除覆盖所述器件电介质层和所述半导体衬底的所述金属层，仅保留位于所述侧墙的内周的牺牲金属去氧侧墙；以及
在所述牺牲金属去氧侧墙内、所述半导体衬底上，顺序形成界面氧化物层、高K介电层和金属栅电极，从而构成栅极堆叠结构。
12.根据权利要求11所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，还包括：
在完成去氧反应过程后，全部去除或部分去除高K介电侧墙和所述牺牲金属去氧侧墙，或者
在完成去氧反应过程后，全部去除或部分去除高K介电侧墙、所述牺牲金属去氧侧墙和位于所述器件电介质层中的所述侧墙。
13.根据权利要求11所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙具有简单的“D”形剖面形状。
14.根据权利要求11～13之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成。
15.根据权利要求11～13之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm。
16.一种具有牺牲金属去氧侧墙的栅极堆叠的制造方法，包括：
去除形成在器件电介质层中的替代栅极堆叠，暴露出半导体衬底的顶部和位于所述器件电介质层中的侧墙的侧壁；
保形地沉积覆盖所述器件电介质层和所述半导体衬底的电介质层；
保形地沉积覆盖所述电介质层的金属层；
顺序地对所述金属层和所述电介质层进行选择性刻蚀处理，去除覆盖所述器件电介质层和所述半导体衬底的金属层和电介质层，从而仅保留位于所述侧墙内周的电介质侧墙、和位于所述电介质侧墙内周的牺牲金属去氧侧墙；以及
在所述牺牲金属去氧侧墙内、所述半导体衬底上，顺序形成界面氧化物层、高K介电层和金属栅电极，从而构成栅极堆叠结构。
17.根据权利要求16所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，还包括：
在完成去氧反应过程后，全部去除或部分去除高K介电侧墙、所述牺牲金属去氧侧墙和所述电介质侧墙，或者
在完成去氧反应过程后，全部去除或部分去除高K介电侧墙、所述牺牲金属去氧侧墙、所述电介质侧墙和位于所述器件电介质层中的所述侧墙。
18.根据权利要求16所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述电介质侧墙具有“L”形剖面形状。
19.根据权利要求16所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙具有简单的“D”形剖面形状。
20.根据权利要求16～19之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成；和/或
所述电介质侧墙由SiO2、Si3N4或SiON构成。
21.根据权利要求16～19之一所述的具有牺牲金属去氧侧墙的栅极堆叠的制造方法，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm；和/或
所述电介质侧墙的宽度为2～50nm，高度为20～90nm。
22.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底中的浅沟槽隔离结构；和
形成在所述半导体衬底上的栅极，
其中所述栅极包括：
栅极堆叠结构，由界面氧化物层、高K介电层和金属栅电极构成，其中所述界面氧化物层形成在所述半导体衬底上，所述高K介电层形成在所述界面氧化物层上，所述金属栅电极形成在所述高K介电层上；和
牺牲金属去氧侧墙，形成在所述半导体衬底上，在所述栅极堆叠结构的外周围绕所述栅极堆叠结构，
其特征在于：所述牺牲金属去氧侧墙在完成去氧反应过程后被全部去除或部分去除。
23.根据权利要求22所述的半导体器件，其特征在于：所述栅极还包括：
电介质侧墙，形成在所述半导体衬底上，在所述牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙。
24.根据权利要求23所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙具有简单的“D”形剖面形状。
25.根据权利要求22所述的半导体器件，其特征在于：
所述栅极还包括：
电介质侧墙，形成在所述牺牲金属去氧侧墙上，在所述牺牲金属去氧侧墙的外周围绕所述牺牲金属去氧侧墙。
26.根据权利要求25所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙具有“L”形剖面形状。
27.根据权利要求23～26之一所述的半导体器件，其特征在于：
所述电介质侧墙在完成去氧反应过程后被全部去除或部分去除。
28.根据权利要求22所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成。
29.根据权利要求23～26之一所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成；和
所述电介质侧墙由Si02、Si3N4或SiON构成。
30.根据权利要求22所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm。
31.根据权利要求23～26之一所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm；和
所述电介质侧墙的宽度为2～50nm，高度为20～90nm。
32.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底中的浅沟槽隔离结构；
形成在所述半导体衬底上的器件电介质层；和
形成在所述半导体衬底上、位于所述器件电介质层中的栅极，
其中所述栅极包括：
侧墙，形成在所述半导体衬底上，位于所述器件电介质层中，
栅极堆叠结构，由界面氧化物层、高K介电层和金属栅电极构成，其中所述界面氧化物层形成在所述半导体衬底上，位于所述侧墙所包围的区域内，所述高K介电层形成在所述界面氧化物层上，所述金属栅电极填充在所述高K介电层内；和
牺牲金属去氧侧墙，位于所述侧墙的内周，所述高K介电层的外周，形成在所述半导体衬底上。
33.根据权利要求32所述的半导体器件，其特征在于：
高K介电侧墙和所述牺牲金属去氧侧墙在完成去氧反应过程后被全部去除或部分去除，或者
高K介电侧墙、所述牺牲金属去氧侧墙和位于所述器件电介质层中的所述侧墙在完成去氧反应过程后被全部去除或部分去除。
34.根据权利要求32所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙具有简单的“D”形剖面形状。
35.根据权利要求32～34之一所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成。
36.根据权利要求32～34之一所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm。
37.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底中的浅沟槽隔离结构；
形成在所述半导体衬底上的器件电介质层；和
形成在所述半导体衬底上、位于所述器件电介质层中的栅极，
其中所述栅极包括：
侧墙，形成在所述半导体衬底上，位于所述器件电介质层中，
栅极堆叠结构，由界面氧化物层、高K介电层和金属栅电极构成，其中所述界面氧化物层形成在所述半导体衬底上，位于所述侧墙所包围的区域内，所述高K介电层形成在所述界面氧化物层上，所述金属栅电极填充在所述高K介电层内；
电介质侧墙，位于所述侧墙的内周，形成在所述半导体衬底上；和
牺牲金属去氧侧墙，位于所述电介质侧墙的内周，所述高K介电层的外周，形成在所述电介质侧墙上。
38.根据权利要求37所述的半导体器件，其特征在于：
高K介电侧墙、所述牺牲金属去氧侧墙和所述电介质侧墙在完成去氧反应过程后被全部去除或部分去除，或者
高K介电侧墙、所述牺牲金属去氧侧墙、所述电介质侧墙和位于所述器件电介质层中的所述侧墙在完成去氧反应过程后被全部去除或部分去除。
39.根据权利要求37所述的半导体器件，其特征在于：
所述电介质侧墙具有“L”形剖面形状。
40.根据权利要求37所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙具有简单的“D”形剖面形状。
41.根据权利要求37～40之一所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙由Ta、Hf或Ti构成；和/或
所述电介质侧墙由SiO2、Si3N4或SiON构成。
42.根据权利要求37～40之一所述的半导体器件，其特征在于：
所述牺牲金属去氧侧墙的宽度为1～10nm，高度为20～90nm；和/或
所述电介质侧墙的宽度为2～50nm，高度为20～90nm。
CN201010197080.6A 2010-06-03 2010-06-03 栅极堆叠的制造方法和半导体器件 Active CN102270607B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010197080.6A CN102270607B (zh) 2010-06-03 2010-06-03 栅极堆叠的制造方法和半导体器件
US12/997,625 US8716095B2 (en) 2010-06-03 2010-09-19 Manufacturing method of gate stack and semiconductor device
GB1202288.5A GB2484639B (en) 2010-06-03 2010-09-19 Manufacturing Method of gate stack and semiconductor device
PCT/CN2010/001437 WO2011150539A1 (zh) 2010-06-03 2010-09-19 半导体器件和栅极堆叠的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010197080.6A CN102270607B (zh) 2010-06-03 2010-06-03 栅极堆叠的制造方法和半导体器件

Publications (2)

Publication Number Publication Date
CN102270607A CN102270607A (zh) 2011-12-07
CN102270607B true CN102270607B (zh) 2014-01-29

Family

ID=45052849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010197080.6A Active CN102270607B (zh) 2010-06-03 2010-06-03 栅极堆叠的制造方法和半导体器件

Country Status (3)

Country Link
CN (1) CN102270607B (zh)
GB (1) GB2484639B (zh)
WO (1) WO2011150539A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443949B1 (en) * 2015-03-27 2016-09-13 International Business Machines Corporation Techniques for multiple gate workfunctions for a nanowire CMOS technology
CN108630538A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296639A (zh) * 1998-09-28 2001-05-23 皇家菲利浦电子有限公司 具有场效应晶体管的半导体器件的制造方法
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
CN101263594A (zh) * 2005-09-15 2008-09-10 Nxp股份有限公司 制造具有不同金属栅极的半导体器件的方法
CN101656214A (zh) * 2008-08-21 2010-02-24 台湾积体电路制造股份有限公司 半导体元件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087231A (en) * 1999-08-05 2000-07-11 Advanced Micro Devices, Inc. Fabrication of dual gates of field transistors with prevention of reaction between the gate electrode and the gate dielectric with a high dielectric constant
US7226831B1 (en) * 2005-12-27 2007-06-05 Intel Corporation Device with scavenging spacer layer
US7378713B2 (en) * 2006-10-25 2008-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with dual-metal gate structures and fabrication methods thereof
JP2009059761A (ja) * 2007-08-30 2009-03-19 Sony Corp 半導体装置および半導体装置の製造方法
US8034678B2 (en) * 2008-01-17 2011-10-11 Kabushiki Kaisha Toshiba Complementary metal oxide semiconductor device fabrication method
US7682917B2 (en) * 2008-01-18 2010-03-23 International Business Machines Corporation Disposable metallic or semiconductor gate spacer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296639A (zh) * 1998-09-28 2001-05-23 皇家菲利浦电子有限公司 具有场效应晶体管的半导体器件的制造方法
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
CN101263594A (zh) * 2005-09-15 2008-09-10 Nxp股份有限公司 制造具有不同金属栅极的半导体器件的方法
CN101656214A (zh) * 2008-08-21 2010-02-24 台湾积体电路制造股份有限公司 半导体元件及其制造方法

Also Published As

Publication number Publication date
GB2484639B (en) 2014-12-31
GB201202288D0 (en) 2012-03-28
WO2011150539A1 (zh) 2011-12-08
CN102270607A (zh) 2011-12-07
GB2484639A (en) 2012-04-18

Similar Documents

Publication Publication Date Title
CN108493156B (zh) 栅极切口整合及相关装置
US9761500B2 (en) FinFET devices having gate dielectric structures with different thicknesses on same semiconductor structure
US8518775B2 (en) Integration of eNVM, RMG, and HKMG modules
TWI575746B (zh) 用於形成絕緣體上矽鰭式場效電晶體的方法與結構
US9412837B2 (en) Methods of manufacturing semiconductor devices
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
US20110298053A1 (en) Manufacturing method of gate stack and semiconductor device
JP5851089B2 (ja) 半導体素子の形成方法
US9570615B2 (en) Gate stack and contact structure
CN102130171A (zh) 半导体元件和用于制造半导体元件的方法
CN108695382B (zh) 半导体装置及其制造方法
CN106960875B (zh) 半导体装置及其制造方法
US20160035818A1 (en) Forming a vertical capacitor and resulting device
US20190013204A1 (en) Method of fabricating buried word line and gate on finfet
CN102270607B (zh) 栅极堆叠的制造方法和半导体器件
US9252245B1 (en) Spacer-last replacement metal gate flow and device
CN107644816B (zh) FinFET半导体器件及其制造方法
US8673759B2 (en) Dry etch polysilicon removal for replacement gates
US20130089962A1 (en) Semiconductor process
CN103855073A (zh) 一种浅沟槽隔离结构的制备方法
US20200135898A1 (en) Hard mask replenishment for etching processes
CN106910686B (zh) 一种半导体器件及其制备方法、电子装置
US9871113B2 (en) Semiconductor process
CN106601684B (zh) 一种半导体器件及其制备方法、电子装置
US20170372944A1 (en) Methods for fabricating trench isolation structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant