KR102177459B1 - 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법 - Google Patents

폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법 Download PDF

Info

Publication number
KR102177459B1
KR102177459B1 KR1020190139552A KR20190139552A KR102177459B1 KR 102177459 B1 KR102177459 B1 KR 102177459B1 KR 1020190139552 A KR1020190139552 A KR 1020190139552A KR 20190139552 A KR20190139552 A KR 20190139552A KR 102177459 B1 KR102177459 B1 KR 102177459B1
Authority
KR
South Korea
Prior art keywords
channel
optical memory
gate insulator
multilevel optical
manufacturing
Prior art date
Application number
KR1020190139552A
Other languages
English (en)
Inventor
김현재
박경호
이진혁
김희준
김동우
민원경
노성민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020190139552A priority Critical patent/KR102177459B1/ko
Priority to PCT/KR2020/001066 priority patent/WO2021091020A1/ko
Application granted granted Critical
Publication of KR102177459B1 publication Critical patent/KR102177459B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H01L27/11568
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 실시예들은 점성을 갖는 유기물 잔여물을 통해 채널과 게이트 절연체 사이에 인터페이스 트랩을 형성하고, 빛의 파장을 변화시킴으로써, 하나의 게이트를 이용하여 메모리를 멀티 레벨로 동작시킬 수 있는 비휘발성 멀티레벨 광 메모리 및 그 제조방법을 제공한다.

Description

폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법 {Nonvolatile Multilevel Photonic Memory Using Polydimethylsiloxane and Manufacturing Method Thereof}
본 발명이 기술 분야는 광 기반의 비휘발성 멀티레벨 메모리 및 그 제조방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
최근 들어 전기적으로 프로그래밍(Programming)과 소거(Erasing)가 가능하고, 일정 주기로 데이터를 재작성해야 하는 리프레시(Refresh) 기능이 필요없는 비휘발성 메모리 소자에 대한 수요가 증가하고 있다.
기존의 비휘발성 메모리 소자는 프로그래밍 및 소거 두 단계에서 고전압을 이용하여 소자를 구동하고, 단일 레벨 셀(SLC) 이상의 멀티 레벨(Multilevel)을 구현하기 위하여 여러 단의 플로팅 게이트(Floating Gate)를 형성해야 한다.
한국공개특허공보 제10-2015-0072288호 (2015.06.29)
본 발명의 실시예들은 점성을 갖는 유기물 잔여물을 통해 채널과 게이트 절연체 사이에 인터페이스 트랩을 형성하고, 빛의 파장을 변화시킴으로써, 하나의 게이트를 이용하여 메모리를 멀티 레벨로 동작시키는 데 발명의 주된 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
본 실시예의 일 측면에 의하면, 게이트에 게이트 절연체를 형성하는 단계, 상기 게이트 절연체에 점성을 갖는 유기물 용액을 증착하는 단계, 상기 점성을 갖는 유기물 용액을 열처리하여 유기물 층을 형성하는 1차 열처리 단계, 상기 게이트 절연체로부터 상기 유기물 층을 제거하고 남은 유기물 리간드를 상기 게이트 절연체의 표면에 형성하는 단계, 상기 유기물 리간드가 형성된 상기 게이트 절연체에 채널을 증착하고 열처리하는 2차 열처리 단계, 및 상기 채널에 소스 전극 및 드레인 전극을 증착하는 단계를 포함하는 비휘발성 멀티레벨 광 메모리의 제조 방법을 제공한다.
상기 1차 열처리 단계는 폴리디메틸실록산 (Polydimethylsiloxane, PDMS) 용액을 60℃내지 200℃의 온도 범위에서 어닐링할 수 있다.
상기 2차 열처리 단계는 IGZO(Indium Gallium Zinc Oxide) 물질을 200℃ 내지 500℃의 온도 범위에서 어닐링할 수 있다.
상기 유기물 리간드는 상기 게이트 절연체 및 상기 채널 사이에 인터페이스 트랩(Interface Tropo)을 형성할 수 있다.
상기 유기물 리간드는 상기 채널에 대한 에너지 밴드 갭에서 수소에 의한 서브 갭 상태(Sub Gap State)를 형성하여 광여기 캐리어(Photoexcited Carrier)를 증가시킬 수 있다.
상기 유기물 리간드는 상기 채널에서 금속과 산소의 결합력을 감소시키고 탄소를 주입시켜 결손 영역(Defect Site)을 형성할 수 있다.
상기 채널에 광원을 통해 광을 조사하는 단계를 포함하며, 상기 채널은 상기 조사된 광에 의해 전자를 프로그래밍 또는 소거할 수 있다.
상기 광원은 광의 파장 대역을 조절하며, 상기 채널은 각 파장에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억할 수 있다.
상기 광원은 광의 세기를 조절하며, 상기 채널은 조절된 광자량에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억할 수 있다.
본 실시예의 다른 측면에 의하면, 비휘발성 멀티레벨 광 메모리에 있어서, 상기 비휘발성 광 메모리의 상태를 제어하는 게이트 전극, 상기 게이트 전극에 연결된 게이트 절연체, 상기 게이트 절연체에 연결되며 캐리어를 전달하는 채널, 상기 채널 및 상기 게이트 절연막 간에 형성된 유기물 리간드, 및 상기 채널에 연결된 소스 전극 및 드레인 전극을 포함하는 비휘발성 멀티레벨 광 메모리를 제공한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 점성을 갖는 유기물 잔여물을 통해 채널과 게이트 절연체 사이에 인터페이스 트랩을 형성하고, 빛의 파장을 변화시킴으로써, 하나의 게이트를 이용하여 메모리를 멀티 레벨로 동작시킬 수 있는 효과가 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 비휘발성 멀티레벨 광 메모리의 제조방법을 예시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 비휘발성 멀티레벨 광 메모리의 제조방법이 게이트 절연체에 도핑한 유기물 잔여물을 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 멀티레벨 광 메모리의 제조방법에 따라 유기물 잔여물이 도핑된 게이트 절연체의 표면을 예시한 도면이다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 비휘발성 멀티레벨 광 메모리를 예시한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 비휘발성 멀티레벨 광 메모리의 프로그래밍 및 소거 특성을 예시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 비휘발성 멀티레벨 광 메모리의 기억 특성을 예시한 도면이다.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.
비휘발성 멀티레벨 광 메모리의 제조방법은 점성을 갖는 유기물 용액을 코팅 및 열처리한 후 유기물 층을 탈착하고 남은 유기 잔여물을 통해 채널과 게이트 절연체 사이에 물리적인 인터페이스 트랩을 형성하고, 유기 잔여물의 수소 및 탄소에 의한 결손 상태를 형성한다.
채널과 게이트 절연체 사이에 유기 잔여물이 도핑된 비휘발성 멀티레벨 광 메모리는 채널에 조사되는 빛의 파장 또는 세기를 조절하는 방식으로 하나의 게이트를 이용하여 메모리를 멀티 레벨로 동작시킬 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 비휘발성 멀티레벨 광 메모리의 제조방법을 예시한 도면이다.
비휘발성 멀티레벨 광 메모리의 제조방법은 게이트에 게이트 절연체를 형성하는 단계(S101), 게이트 절연체에 점성을 갖는 유기물 용액을 증착하는 단계(S102), 점성을 갖는 유기물 용액을 열처리하여 유기물 층을 형성하는 1차 열처리 단계(S103), 게이트 절연체로부터 유기물 층을 제거하고 남은 유기물 리간드를 게이트 절연체의 표면에 형성하는 단계(S104), 유기물 리간드가 형성된 게이트 절연체에 전도 물질을 증착하고 열처리하여 채널을 형성하는 2차 열처리 단계(S105), 및 채널에 소스 전극 및 드레인 전극을 증착하는 단계(S106)를 포함한다.
유기물 용액을 도포하는 과정은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다.
유기물 용액을 1차 열처리 단계(S103)는 폴리디메틸실록산 (Polydimethylsiloxane, PDMS) 용액을 60℃ 내지 200℃의 온도 범위에서 어닐링할 수 있다. 60℃ 미만의 온도에서는 PDMS 물질이 경화되지 않을 수 있다. 바람직하게는 80℃ 범위에서 PDMS 물질을 경화시킬 수 있다.
채널을 2차 열처리 단계(S105)는 전도 물질을 200℃ 내지 500℃의 온도 범위에서 어닐링할 수 있다. 전도 물질은 IGZO(Indium Gallium Zinc Oxide)일 수 있으며, 전도 물질은 스퍼터링 공정으로 증착될 수 있다.
비휘발성 멀티레벨 광 메모리의 제조 방법은 채널에 광원을 통해 광을 조사하는 단계를 포함할 수 있다. 채널은 조사된 광에 의해 전자를 프로그래밍 또는 소거할 수 있다. 광원은 광의 파장 대역을 조절하며 채널은 각 파장에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억할 수 있다. 광원은 광의 세기를 조절하며 채널은 조절된 광자량에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억할 수 있다.
도 3은 비휘발성 멀티레벨 광 메모리의 제조방법이 게이트 절연체에 도핑한 유기물 잔여물을 예시한 도면이고, 도 4는 비휘발성 멀티레벨 광 메모리의 제조방법에 따라 유기물 잔여물이 도핑된 게이트 절연체의 표면을 예시한 도면이다.
유기물 층이 열처리된 후 탈착되면, 유기물 잔여물은 채널 및 게이트 절연체의 계면에 물리적인 인터페이스 트랩을 형성한다. 유기물 잔여물은 PDMS 리간드이고, 게이트 절연체는 SiO2일 수 있으나, 이에 한정되는 것은 아니고 물리적 화학적 성질이 유사한 다른 물질이 적용될 수 있다.
도 4의 (a)에서 SiO2 계면의 제곱평균제곱근(RMS) 거칠기는 0.344 nm이고, 도 4의 (b)에서 PDMS 탈착 후 SiO2 계면의 제곱평균제곱근(RMS) 거칠기는 1.839 nm이다. PDMS 탈착 후 표면 거칠기 변화가 거의 5배 이상 증가하는 것을 확인할 수 있다. 이러한 거칠기 변화는 게이트 절연체 위에 증착될 채널과 게이트 절연체 간의 인터페이스 트랩량을 증가시킨다.
유기물 리간드는 게이트 절연체 및 채널 사이에 인터페이스 트랩(Interface Tropo)을 형성할 뿐만 아니라 유기 잔여물의 수소 및 탄소에 의한 결손 상태를 형성한다. 유기물 리간드는 채널에 대한 에너지 밴드 갭에서 수소에 의한 서브 갭 상태(Sub Gap State)를 형성하여 광여기 캐리어(Photoexcited Carrier)를 증가시킨다. 유기물 리간드는 채널에서 금속과 산소의 결합력을 감소시키고 탄소를 주입시켜 결손 영역(Defect Site)을 형성한다.
유기물 리간드에 의해 증가한 인터페이스 트랩량 및 결손 상태는 광 반응성을 향상시킨다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 비휘발성 멀티레벨 광 메모리를 예시한 도면이다.
도 5를 참조하면, 비휘발성 멀티레벨 광 메모리(1)는 게이트 전극(10), 게이트 절연체(20), 유기물 리간드(30), 채널(40), 소스 전극 및 드레인 전극(50)을 포함한다.
게이트 전극(10), 소스 전극 및 드레인 전극(50)은 금속 또는 기타 전도성 물질로 구현될 수 있다. 게이트 전극(10)은 비휘발성 광 메모리의 상태를 제어하고, 게이트 전극(10)에 의해 활성화 또는 비활성화된 채널을 통해 소스 전극 및 드레인 전극(50) 간에 캐리어가 전달된다.
게이트 절연체(20)는 게이트 전극(10)에 연결되며 절연 물질로 구현될 수 있다.
유기물 리간드(30)은 게이트 절연막(20)의 표면에 형성된다. 점성을 갖는 유기물을 열처리하여 유기물 층을 형성하고, 유기물 층을 제거하면 남은 리간드가 게이트 절연막(20)의 표면에 도핑된다.
유기물 리간드(30)로 도핑된 게이트 절연막(20)에 채널(40)을 증착하여, 유기물 리간드(30)을 게이트 절연막(20) 및 채널(40) 간에 형성한다.
채널(40)은 도핑된 게이트 절연체(20)에 연결되며 캐리어를 전달한다. 채널은 IGZO 등의 산화물로 구현될 수 있으며, 반도체 물질로 구현될 수 있다. 유기물 리간드가 형성된 게이트 절연체에 전도 물질을 증착하고 열처리하여 채널을 형성할 수 있다.
소스 전극 및 드레인 전극(50)은 이격된 상태로 채널에 연결될 수 있다.
비휘발성 멀티레벨 광 메모리(1)는 광을 조사하는 광원을 포함할 수 있다. 채널은 조사된 광에 의해 전자를 프로그래밍 또는 소거할 수 있다. 광원은 광의 파장 대역을 조절하고 채널은 각 파장에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억할 수 있다. 광원은 광의 세기를 조절하고 채널은 조절된 광자량에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억할 수 있다.
본 실시예에 따른 비휘발성 멀티레벨 광 메모리는 빛의 에너지의 변수인 파장의 함수를 조절하여 각 파장에 따른 멀티 레벨을 용이하게 구현할 수 있고, 빛의 세기를 조절하여 입사되는 광자(Photon)의 양을 조절하여 멀티 레벨을 구현할 수 있다.
도 7은 비휘발성 멀티레벨 광 메모리의 프로그래밍 및 소거 특성을 예시한 도면이고, 도 8은 비휘발성 멀티레벨 광 메모리의 기억 특성을 예시한 도면이다.
도 7에 도시된 바와 같이 PDMS 탈착 후 IGZO 산화물 박막 트랜지스터에 적색광을 5mW 조사하면, 프로그래밍 및 전기적 펄스에 의한 소거 특성을 확보할 수 있음을 확인할 수 있다.
도 8에 도시된 바와 같이 PDMS 탈착 후 IGZO 산화물 박막 트랜지스터에 적색광, 녹색광, 청색광을 5mW 조사하면, 프로그래밍된 전자가 1000 sec 유지되는 특성을 나타냄을 확인할 수 있다.
도 1에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 1에 기재된 순서를 일부 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1: 비휘발성 멀티레벨 광 메모리
10: 게이트 전극
20: 게이트 절연체
30: 유기물 리간드
40: 채널
50: 소스 전극 및 드레인 전극

Claims (14)

  1. 게이트에 게이트 절연체를 형성하는 단계;
    상기 게이트 절연체에 점성을 갖는 유기물 용액을 증착하는 단계;
    상기 점성을 갖는 유기물 용액을 열처리하여 유기물 층을 형성하는 1차 열처리 단계;
    상기 게이트 절연체로부터 상기 유기물 층을 제거하고 남은 유기물 리간드를 상기 게이트 절연체의 표면에 형성하는 단계;
    상기 유기물 리간드가 형성된 상기 게이트 절연체에 채널을 증착하고 열처리하는 2차 열처리 단계; 및
    상기 채널에 소스 전극 및 드레인 전극을 증착하는 단계
    를 포함하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  2. 제1항에 있어서,
    상기 1차 열처리 단계는,
    폴리디메틸실록산 (Polydimethylsiloxane, PDMS) 용액을 60℃ 내지 200℃의 온도 범위에서 어닐링하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  3. 제1항에 있어서,
    상기 2차 열처리 단계는,
    IGZO(Indium Gallium Zinc Oxide) 물질을 200℃ 내지 500℃의 온도 범위에서 어닐링하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  4. 제1항에 있어서,
    상기 유기물 리간드는 상기 게이트 절연체 및 상기 채널 사이에 인터페이스 트랩(Interface Trap)을 형성하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  5. 제1항에 있어서,
    상기 유기물 리간드는 상기 채널에 대한 에너지 밴드 갭에서 수소에 의한 서브 갭 상태(Sub Gap State)를 형성하여 광여기 캐리어(Photoexcited Carrier)를 증가시키는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  6. 제1항에 있어서,
    상기 유기물 리간드는 상기 채널에서 금속과 산소의 결합력을 감소시키고 탄소를 주입시켜 결손 영역(Defect Site)을 형성하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  7. 제1항에 있어서,
    상기 채널에 광원을 통해 광을 조사하는 단계를 포함하며,
    상기 채널은 상기 조사된 광에 의해 전자를 프로그래밍 또는 소거하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  8. 제7항에 있어서,
    상기 광원은 광의 파장 대역을 조절하며,
    상기 채널은 각 파장에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  9. 제7항에 있어서,
    상기 광원은 광의 세기를 조절하며,
    상기 채널은 조절된 광자량에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리의 제조 방법.
  10. 비휘발성 멀티레벨 광 메모리에 있어서,
    상기 비휘발성 멀티레벨 광 메모리의 상태를 제어하는 게이트 전극;
    상기 게이트 전극에 연결된 게이트 절연체;
    상기 게이트 절연체에 연결되며 캐리어를 전달하는 채널;
    상기 채널 및 상기 게이트 절연체 간에 형성된 유기물 리간드; 및
    상기 채널에 연결된 소스 전극 및 드레인 전극
    을 포함하는 비휘발성 멀티레벨 광 메모리.
  11. 제10항에 있어서,
    상기 유기물 리간드는 상기 게이트 절연체 및 상기 채널 사이에 인터페이스 트랩(Interface Trap)을 형성하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리.
  12. 제10항에 있어서,
    상기 유기물 리간드는 상기 채널에 대한 에너지 밴드 갭에서 수소에 의한 서브 갭 상태(Sub Gap State)를 형성하여 광여기 캐리어(Photoexcited Carrier)를 증가시키는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리.
  13. 제10항에 있어서,
    상기 유기물 리간드는 상기 채널에서 금속과 산소의 결합력을 감소시키고 탄소를 주입시켜 결손 영역(Defect Site)을 형성하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리.
  14. 제10항에 있어서,
    광을 조사하는 광원을 포함하며,
    상기 채널은 상기 조사된 광에 의해 전자를 프로그래밍 또는 소거하며,
    상기 광원은 광의 파장 대역을 조절하고 상기 채널은 각 파장에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억하거나,
    상기 광원은 광의 세기를 조절하고 상기 채널은 조절된 광자량에 따라 멀티레벨로 프로그래밍된 전자를 유지하여 기억하는 것을 특징으로 하는 비휘발성 멀티레벨 광 메모리.
KR1020190139552A 2019-11-04 2019-11-04 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법 KR102177459B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190139552A KR102177459B1 (ko) 2019-11-04 2019-11-04 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법
PCT/KR2020/001066 WO2021091020A1 (ko) 2019-11-04 2020-01-22 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190139552A KR102177459B1 (ko) 2019-11-04 2019-11-04 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR102177459B1 true KR102177459B1 (ko) 2020-11-11

Family

ID=73451883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139552A KR102177459B1 (ko) 2019-11-04 2019-11-04 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR102177459B1 (ko)
WO (1) WO2021091020A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054074A (ko) * 2008-11-13 2010-05-24 한국과학기술원 투명 전자소자용 투명 메모리.
KR20120050946A (ko) * 2012-04-06 2012-05-21 고려대학교 산학협력단 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법
KR20150072288A (ko) 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 전하트랩층을 갖는 비휘발성 메모리 장치 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5419326B2 (ja) * 2003-10-06 2014-02-19 マサチューセッツ インスティテュート オブ テクノロジー 不揮発性メモリデバイス
KR100848312B1 (ko) * 2006-09-05 2008-07-24 한국전자통신연구원 유기 유전박막을 구비한 분자 전자 소자 및 그 제조 방법
KR101277052B1 (ko) * 2011-07-29 2013-06-20 한국과학기술원 광유기 플래시 메모리 소자 및 그 제조방법, 광 검출기
KR101603502B1 (ko) * 2014-07-22 2016-03-16 연세대학교 산학협력단 비휘발성 메모리 소자 및 그 제조방법
KR101757107B1 (ko) * 2016-02-12 2017-07-12 영남대학교 산학협력단 유기전계효과 트랜지스터 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054074A (ko) * 2008-11-13 2010-05-24 한국과학기술원 투명 전자소자용 투명 메모리.
KR20120050946A (ko) * 2012-04-06 2012-05-21 고려대학교 산학협력단 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법
KR20150072288A (ko) 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 전하트랩층을 갖는 비휘발성 메모리 장치 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Koo et al., Nonvolatile Electric Double-Layer Transistor Memory Devices Embedded with Au Nanoparticles. ACS Appl. Mater. Interfaces. 2018, pp. 9563-9570. *
W. T. Chen, H.-W. Zan. High-Performance Light-Erasable Memory and Real-Time Ultraviolet Detector Based on Unannealed Indium-Gallium-Zinc-Oxide Thin-Film Transistor. IEEE Electon Dev. Lett. 2012 *

Also Published As

Publication number Publication date
WO2021091020A1 (ko) 2021-05-14

Similar Documents

Publication Publication Date Title
Chen et al. Ultrafast responsive and low‐energy‐consumption poly (3‐hexylthiophene)/perovskite quantum dots composite film‐based photonic synapse
EP1892753A2 (en) Printed non-volatile memory and manufacturing method thereof
US20070025153A1 (en) Method of operating non-volatile memory device
CN1941407A (zh) 氮化闪速存储器形成底氧化层的方法
JP2006270102A (ja) 消去特性が改善されたメモリ素子の製造方法
KR102156764B1 (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법
Nguyen et al. Electrically and optically controllable p–n junction memtransistor based on an Al2O3 encapsulated 2D Te/ReS2 van der Waals heterostructure
US9385136B2 (en) Silicon dot formation by self-assembly method and selective silicon growth for flash memory
CN113451428B (zh) 双半浮栅光电存储器及其制备工艺
KR102177459B1 (ko) 폴리디메틸실록산을 이용한 비휘발성 멀티레벨 광 메모리 및 그 제조방법
Liguori et al. Metastable light induced effects in pentacene
KR100636022B1 (ko) 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.
Horváth Semiconductor nanocrystals in dielectrics: optoelectronic and memory applications of related silicon-based MIS devices
WO2006019871A2 (en) Method of discharging a semiconductor device
JP2000077546A (ja) 不揮発性メモリ素子及びその製造方法
KR100806788B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR102210672B1 (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US6723638B1 (en) Performance in flash memory devices
KR100961518B1 (ko) 플렉시블 솔라 셀 기판의 제조방법 및 제조장치, 그리고 이를 이용하는 솔라 셀의 제조방법
DiMaria et al. Electrically-alterable memory using a dual electron injector structure
KR100884887B1 (ko) 반도체 양자점을 이용한 비휘발성 메모리 소자
KR100688504B1 (ko) 이온주입을 이용한 비휘발성 메모리 소자 제조 방법 및이에 따른 소자
US7550823B2 (en) Nonvolatile memory cell, array thereof, fabrication methods thereof and device comprising the same
Moon et al. Implementation of Photosynaptic and Electrical Memory Functions in Organic Nano‐Floating‐Gate Transistors via a Perovskite‐Nanocrystal‐Based Nanocomposite Tunneling Layer
JPS6235572A (ja) 半導体不揮発性メモリ素子

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant