KR100884887B1 - 반도체 양자점을 이용한 비휘발성 메모리 소자 - Google Patents

반도체 양자점을 이용한 비휘발성 메모리 소자 Download PDF

Info

Publication number
KR100884887B1
KR100884887B1 KR1020070112815A KR20070112815A KR100884887B1 KR 100884887 B1 KR100884887 B1 KR 100884887B1 KR 1020070112815 A KR1020070112815 A KR 1020070112815A KR 20070112815 A KR20070112815 A KR 20070112815A KR 100884887 B1 KR100884887 B1 KR 100884887B1
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor quantum
nonvolatile memory
optical signal
dielectric layer
Prior art date
Application number
KR1020070112815A
Other languages
English (en)
Other versions
KR20080104935A (ko
Inventor
박성주
조창희
문진수
김백현
김상균
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Publication of KR20080104935A publication Critical patent/KR20080104935A/ko
Application granted granted Critical
Publication of KR100884887B1 publication Critical patent/KR100884887B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

광신호를 이용하여 쓰기 동작 및 소거 동작을 수행할 수 있는 비휘발성 메모리 소자가 개시된다. 비휘발성 메모리 소자는 채널 영역 상부에 유전층, 반도체 양자점 및 투명 전극층으로 구성된 게이트 전극을 가진다. 반도체 양자점은 유전층 내부에 존재하며, 투명 전극층을 투과하는 광신호에 의해 트랜지스터의 문턱전압을 변경시킨다. 광신호의 조사에 따른 문턱 전압의 변경에 의해 비휘발성 메모리 소자의 쓰기 및 소거 동작은 이루어진다. 또한, 비휘발성 메모리 소자는 이미지 센서로서도 사용된다. 즉, 노출되는 광에 의해 메모리 소자의 문턱 전압은 변경되므로 이를 이용하여 이미지 센서로서 사용될 수 있다.
비휘발성 메모리, 양자점, 이미지 센서

Description

반도체 양자점을 이용한 비휘발성 메모리 소자{Non-volatile Memory Device of using Semiconductor Quantum Dot}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 데이터의 프로그램 및 소거 동작시 광 신호를 이용하는 비휘발성 광전자 메모리 소자에 관한 것이다.
일반적인 반도체 양자점을 이용한 비휘발성 메모리 소자는 플로팅 게이트를 양자점으로 대체한 메모리 소자이며, 컨트롤 게이트에 높은 전압을 인가함으로써 전자나 정공이 반도체 양자점으로 터널링되는 구조를 취한다. 전자나 정공의 터널링에 의해 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 문턱전압은 변경되며, 문턱 전압의 변화에 의해 정보가 프로그램되거나 소거되는 동작 원리를 가진다. 전자나 정공의 터널링 동작에 있어 전기적 신호를 이용하는 EEPROM(Electrically Erasable Programmable Read Only Memory)에 대해서는 다수의 특허들이 있으며, 현재 상용화되어 있는 실정이다. 그러나, 광신호를 이용하는 메모리 소자에 대한 기술은 아직 미미한 실정이다.
미국특허 제5936258호는 GaAs 기판을 이용하여 수동 매트릭스 형태의 메모리 소자를 제작하는 기술을 개시한다. 즉, p타입의 반도체층 및 n타입의 반도체층 사이에 양자점을 배치하여 광섬유 등의 수단을 이용하여 광을 조사하여 쓰기 동작을 수행한다. 상기 특허는 기본적으로 p-n 접합 다이오드의 구성을 가진다. 따라서, 트랜지스터를 통한 데이터의 저장이나 읽기 동작과는 일정한 거리가 있다.
미국특허 제7121474호는 광양자를 이용하여 프로그램 동작을 수행하고, 전하의 트랩에 의해 트랜지스터의 문턱 전압을 변경한다. 이를 위해 상기 특허는 컨트롤층 내에 나노크리스탈을 형성하고, 대략 구형의 나노크리스탈 주변을 감싸는 절연층을 형성한다.
상술한 특허들은 프로그램 동작시에 광신호를 이용하나 읽기 동작시에는 전기적 신호를 이용한다. 그러나, 기록된 데이터가 광에 의해 손실되기 쉬우며 구형의 나노크리스탈 등을 형성하는 측면에서 매우 어려운 제조 공정을 요구한다는 단점을 가진다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 높은 데이터 보존성과 낮은 소모전력을 구현할 수 있는 비휘발성 메모리 소자를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 기판; 상기 기판 상에 형성된 소스/드레인 영역; 상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고, 상기 게이트 전극은 조사되는 광신호에 따라 문턱전압을 변경시키는 것을 특징으로 하는 비휘발성 메모리 소자를 제공한다.
또한, 본 발명의 상기 목적은, 기판; 상기 기판 상에 형성된 소스/드레인 영역; 상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고, 상기 게이트 전극은, 상기 채널 영역 상부에 형성되고 반도체 양자점을 가지는 유전층; 및 상기 유전층 상부에 형성되고 광신호가 투과되는 도전성의 투명 전극층을 포함하며, 상기 광신호가 상기 반도체 양자점에 조사되는 것에 따라 쓰기 및 소거 동작이 수행되는 것을 특징으로 하는 비휘발성 메모리 소자의 제공을 통해서도 달성된다.
상기와 같은 본 발명에 따르면, 비휘발성 메모리 소자는 게이트 단자의 투명 전극층을 관통하는 광신호에 의해 쓰기 동작 및 소거 동작이 수행된다. 또한, 쓰기 및 소거 동작에서 기존의 플래시 메모리가 고전압을 인가하는데 반해 본 발명의 비 휘발성 메모리 소자는 광신호만을 사용하므로 소모 전력을 최소화할 수 있는 잇점이 있다. 또한, 광신호가 인가되지 않은 경우, 기록된 데이터는 변경되지 않으므로 높은 데이터 보존의 안정성을 확보할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
어떤 구성요소가 다른 구성요소의 "상부" 있다거나 "하부" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 형성되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자를 도시한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 비휘발성 메모리 소자는 기판(100), 소스/드레인 영역(120) 및 게이트 전극(140)을 가진다.
상기 기판(100)은 반도체 특성을 가진 재질이라면 어느 것이나 가능할 것이나, 이미 상용화 상태인 실리콘 기판이 사용됨이 바람직하다.
또한, 상기 소스/드레인 영역(120)은 n+ 또는 p+로 도핑된다. 만일 비휘발성 메모리 소자가 n형인 경우, 상기 소스/드레인 영역(120)은 n+로 도핑되며, 비휘발성 메모리 소자가 p형인 경우, 상기 소스/드레인 영역(120)은 p+로 도핑된다.
또한, 소스/드레인 영역들(120) 사이의 채널 영역 상부에는 게이트 전극(140)이 형성된다. 상기 게이트 전극(140)은 광 신호에 의해 문턱 전압이 변경된다. 이를 위해 상기 게이트 전극(140)은 유전층(142) 및 투명 전극층(144)을 가진 다.
특히, 상기 유전층(142)은 내부에 반도체 양자점(143)을 포함한다. 따라서, 상기 유전층(142)은 내부의 반도체 양자점(143)을 감싸면서 형성된 구조를 가진다. 상기 유전층(142)은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 알루미늄 산화물, 알루미늄 질화물, 마그네슘 산화물, 하프늄 산화물, 실리콘 카바이드, 아연 산화물 및 갈륨 질화물로 구성되는 그룹으로부터 선택되는 적어도 어느 하나, 또는 Alq3, P4MS(Poly(4-methyl styrene)), 폴리아크릴, 파릴렌, 폴리메틸메타크릴레이트, 폴리스티렌, PVP(polyvinylphenol) 및 PET(Polyethylene terephthalate)로 구성되는 그룹으로부터 선택되는 적어도 어느 하나로 구성된다.
또한, 상기 반도체 양자점(143)은 반도체 특성을 가진 물질이면 어느 것이나 사용 가능하다. 예컨대, 상기 반도체 양자점(143)은 Si, Ge, ZnO, GaN, CdSe, PbS, InP, CdS, ZnSe 또는 GaAs로 구성됨이 바람직하다.
투명 전극층(144)은 광신호가 투과될 수 있는 전도성 재질이라면 어느 것이나 가능하다. 따라서, 투명 전극층(144)은 TCO(Transparent Conducting Oxide), 질화화합물 또는 금속 박막이 사용될 수 있다. TCO가 투명 전극층(144)으로 사용되는 경우, 선택 가능한 물질로는 Ga-In-Sn-O, Zn-In-Sn-O, Ga-In-O, Zn-In-O, In-Sn-O, Zn-Sn-O, Mg-In-O, Ga-Zn-O 또는 Al-Zn-O 등이 선택될 수 있다. 또한, 질화화합물이 투명 전극층(144)으로 사용되는 경우, 선택 가능한 물질로는 TiN 또는 GaN 등이 선택될 수 있다. 또한, 금속 박막이 투명 전극층(144)으로 사용되는 경우, 선택 가능한 물질로는 Ni, Pt, Pb, Au, Ti, Al, In, Ca 또는 이들의 화합물이 선택될 수 있다.
상기 반도체 양자점(143)을 유전층(142) 내에 형성하는 방법은 크게 두가지로 구분된다.
첫째는, 반도체 양자점(143)을 유전층(142)과 동시에 형성하는 것이다. 예컨대, 유전층(142)을 실리콘 질화물로 구성하고 반도체 양자점(143)을 비정절 또는 결정질 실리콘으로 구성할 경우에 사용될 수 있다. 먼저, 실리콘원 가스 및 질소원 가스를 1:100 내지 1:5000의 비율로 공급하고, 0.01torr 내지 10torr의 압력범위에서 100℃ 내지 700℃의 조건에서 박막을 증착한다. 증착에 의해 실리콘 질화물 내부에 복수개의 비정질 또는 결정질 실리콘 양자점이 형성된다. 이에 대해서는 본 출원인의 등록특허 제422504호에 개시되어있다.
특히, 반도체 양자점(143)과 유전층(142)을 동시에 형성하는 기술은 유전층(142)이 실리콘을 포함하는 경우에 유용하게 사용될 수 있다.
둘째는 유전층(142) 및 반도체 양자점(143)을 번갈아가며 형성하는 것이다.
즉, 유전층(142)을 먼저 도핑하여 하나의 유전층(142)을 형성하고, 형성된 유전층(142) 상부에 반도체 양자점(143)을 형성한다. 만일 다수의 층을 가진 반도체 양자점(143)의 형성을 원하는 경우, 유전층(142)의 형성 및 반도체 양자점(143)의 형성을 번갈아가며 수행할 수 있다. 마지막으로 상부의 반도체 양자점(143)을 매립하는 유전층(142)을 형성하는 것으로 유전층(142) 내부에 반도체 양자점(143)을 형성한다.
이는 유전층(142) 내에 반도체 양자점(143)을 여러층으로 형성할 경우에 유 용하게 활용될 수 있는 방법이다.
도 2는 도 1에 도시된 비휘발성 메모리 소자의 쓰기 동작을 설명하기 위한 에너지밴드 다이어그램이다.
도 2를 참조하면, 기판(100) 상에 복수개의 반도체 양자점(143)이 분포된 유전층(142)과 투명 전극층(144)이 순차적으로 적층된다. 또한, 기판(100), 유전층(142), 반도체 양자점(143), 유전층(142) 및 투명 전극층(144)의 적층은 에너지밴드 다이어그램상 접합을 이룬다. 특히, 기판(100)과 투명 전극층(144) 사이에는 이들 영역들 사이의 접합에 따른 페르미 에너지 EF 변화에 대한 전도대 및 가전자대의 상대적인 위치로 인해 에너지밴드는 전체적으로 휘어지는 형상을 가진다. 또한, 접합 전체에 걸쳐 열평형 상태를 가정하는 경우, 페르미 에너지 준위 EF는 전체 영역에 걸쳐 일정한 상태를 유지한다.
상술한 에너지밴드의 전체적인 휘어짐을 통해 나타나는 전위장벽을 내부 전위차(Built-in Potential) Vbi라 명명한다.
쓰기 동작은 hν1의 에너지를 가지는 광신호를 투명 전극층(144)을 통해 반도체 양자점(143)에 조사함을 통해 이루어진다. 또한, hν1의 에너지는 반도체 양자점(143)의 에너지 밴드갭보다 크도록 설정된다. 이는 반도체 양자점(143)으로부터 전자-정공 쌍(Electron-Hole Pair)의 형성에 필요한 에너지이기 때문이다. hν1의 에너지를 가지는 광신호가 조사되면, 반도체 양자점(143)에서는 가전자대와 전도대 사이의 여기 과정을 통해 전자-정공 쌍(Electron-Hole Pair)이 형성된다. 형성된 전자와 정공은 내부 전위차에 의해 서로 다른 방향의 힘을 받게 된다. 즉, 전 도대의 전자에는 내부 전위차에 기인한 투명 전극층(144)으로 터널링하는 힘이 작용하며, 가전자대의 정공에는 내부 전위차에 기인한 기판(100)으로 터널링하는 힘이 작용한다. 이 때, 전자의 유효 질량이 정공의 유효 질량보다 작으므로, 전자가 터널링되는 확률이 정공이 터널링되는 확률보다 높게 된다. 이는 물리적으로 유전층을 터널링하는 전자가 정공보다 더 많음을 의미하며, 반도체 양자점(143)은 다수의 정공에 의해 양의 전압으로 대전됨을 의미한다.
반도체 양자점(143)이 양의 전압으로 대전되고, 소스/드레인이 n+로 도핑되는 경우, 비휘발성 메모리의 문턱전압은 감소된다. 즉, 비휘발성 메모리의 채널 영역에서 채널을 형성하기 위해 투명 전극층(144)에 인가되는 전압은 감소하게 된다. 이를 본 발명에서는 쓰기 동작으로 명명한다.
도 3은 상기 도 1에 도시된 비휘발성 메모리 소자의 소거 동작을 설명하기 위한 에너지밴드 다이어그램이다.
도 3을 참조하면, 소거 동작은 hν2의 에너지를 가지는 광신호를 투명 전극층(144)을 통해 반도체 양자점(143)에 조사함을 통해 이루어진다. 즉, hν2의 에너지를 가지는 광신호는 투명 전극층(144)을 통해 반도체 양자점(143)에 조사되고, 가전자대에 존재하는 정공은 여기된 준위로 전이(Intraband Excitation)된다. 상기 광신호의 에너지 hν2는 쓰기 동작에 사용되는 광신호 hν1보다 낮은 값을 가지며, 반도체 양자점(143)의 에너지 밴드갭보다 낮은 값을 가진다. 이는 에너지 hν2를 가지는 광신호가 반도체 양자점(143)의 에너지 밴드갭보다 큰 경우, 전자-정공 쌍이 형성되어, 새로이 형성된 정공이 반도체 양자점(143) 내에 포집되어 소거 동작 이 이루어지지 않음에 기인한다. 따라서, 소거 동작에 필요한 광신호의 에너지 hν2는 새로운 전자-정공 쌍의 형성을 방지하면서, 이미 가전자대에 존재하는 정공을 기판(100)으로 터널링시키는데 필요한 에너지가 된다.
상술한 과정을 통해 반도체 양자점(143)의 가전자대에 존재하는 정공의 터널링은 촉진된다. 따라서, 정공은 기판(100)으로 터널링되고 반도체 양자점(143)은 전기적으로 중성을 유지한다. 즉, 쓰기 동작에 비해 비휘발성 메모리의 문턱전압은 높아진다.
상술한 과정을 통해 본 발명에 따른 비휘발성 메모리 소자는 광신호의 조사에 의해 쓰기 동작 및 소거 동작을 수행할 수 있다. 즉, 광 신호만으로 데이터의 기록 및 소거가 이루어진다.
또한, 본 발명의 비휘발성 메모리 소자는 이미지 센서로서 사용될 수 있다. 즉, 노광된 시간에 따라 반도체 양자점(143)은 양의 전압으로 대전되고, 소스/드레인이 n+로 도핑되는 경우, 전계 효과 트랜지스터의 문턱 전압은 변경된다. 이러한 문턱 전압은 노광되는 시간에 상응하여 변경된다. 예컨대, 소스/드레인이 n+로 도핑된 경우, 노광 시간 또는 빛의 강도가 높을수록 투명 전극층을 통과한 빛에 의해 반도체 양자점은 높은 전압값을 가지고, 트랜지스터의 문턱 전압은 감소하게 된다.
따라서, 노출된 빛에 의해 트랜지스터의 문턱 전압은 변경되어 이미지 센서로서 작동할 수 있다.
또한, 비휘발성 메모리 소자에 기록된 이미지 정보의 소거 동작은 투명 전극층(144)에 적절한 전압을 인가함에 따라 반도체 양자점의 가전자대에 존재하는 정 공을 기판으로 터널링시켜 반도체 양자점의 대전 상태를 초기의 상태인 중성으로 되돌릴 수 있다. 상술한 과정을 통해 이미지의 소거 동작은 이루어질 수 있다.
도 4는 본 발명의 실시예에 따라 제작된 비휘발성 메모리 소자의 전기용량-전압 특성을 나타낸 그래프이다.
상기 도 4에서 기판으로는 n형의 실리콘 기판을 사용하였으며, 유전층은 실리콘 질화물로 구성하였다. 또한, 실리콘 질화물의 두께는 150nm로 하였다. 또한, 유전층 내부에 포함되는 양자점으로는 실리콘 양자점이 사용되었으며, 투명 전극층으로는 갈륨(Ga)이 도핑된 인듐산화물이 사용되며, 두께는 200nm로 설정되었다.
도 4를 참조하면, 투명 전극층을 통해 조사된 광신호에 의해 전기용량-전압 특성 곡선이 음의 전압 방향으로 이동됨을 보여주고 있으며, 이러한 전기용량-전압 특성 곡선의 음의 전압 방향으로의 이동은 반도체 양자점이 양으로 대전되었음을 보여준다. 반도체 양자점이 양으로 대전됨으로써 비휘발성 메모리에 이미지 정보는 기록되며, 전계 효과 트랜지스터의 문턱전압은 낮아지게 된다.
상술한 과정을 통해 본 발명에 따른 비휘발성 이미지 메모리 소자는 광신호의 조사에 의해 프레임 메모리의 쓰기 동작을 수행할 수 있고, 전기적 신호를 인가함으로써 읽기 및 소거가 이루어진다.
도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자를 도시한 단면도이다.
도 2는 도 1에 도시된 비휘발성 메모리 소자의 쓰기 동작을 설명하기 위한 에너지밴드 다이어그램이다.
도 3은 상기 도 1에 도시된 비휘발성 메모리 소자의 소거 동작을 설명하기 위한 에너지밴드 다이어그램이다.
도 4는 본 발명의 실시예에 따라 제작된 비휘발성 메모리 소자의 전기용량-전압 특성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 기판 120 : 소스/드레인 영역
140 : 게이트 전극 142 : 유전층
143 : 반도체 양자점 144 : 투명 전극층

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 기판;
    상기 기판 상에 형성된 소스/드레인 영역;
    상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고,
    상기 게이트 전극은,
    상기 채널 영역 상부에 형성되고 광신호의 조사에 의해 전자-정공 쌍을 발생하기 위한 반도체 양자점을 가지는 유전층; 및
    상기 유전층 상부에 형성되고 광신호가 투과되는 도전성의 투명 전극층을 포함하며,
    상기 광신호가 상기 반도체 양자점에 조사되는 것에 따라 쓰기 동작이 수행되고, 상기 반도체 양자점에 광신호가 조사되거나 전압이 인가되는 것에 의해 소거 동작이 수행되는 것을 특징으로 하는 비휘발성 메모리 소자.
  11. 제10항에 있어서, 상기 유전층은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 알루미늄 산화물, 알루미늄 질화물, 마그네슘 산화물, 하프늄 산화물, 실리콘 카바이드, 아연 산화물 및 갈륨 질화물로 구성되는 그룹으로부터 선택되는 적어도 어느 하나, 또는 Alq3, P4MS, 폴리아크릴, 파릴렌, 폴리메틸메타크릴레이트, 폴리스티렌, PVP 및 PET로 구성되는 그룹으로부터 선택되는 적어도 어느 하나로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  12. 제10항에 있어서, 상기 반도체 양자점은 Si, Ge, ZnO, GaN, CdSe, PbS, InP, CdS, ZnSe 또는 GaAs로 이루어진 것을 특징으로 하는 비휘발성 메모리 소자.
  13. 제10항에 있어서, 상기 투명 전극층은 TCO, 질화화합물 또는 금속 박막인 것을 특징으로 하는 비휘발성 메모리 소자.
  14. 제13항에 있어서, 상기 TCO는 Ga-In-Sn-O, Zn-In-Sn-O, Ga-In-O, Zn-In-O, In-Sn-O, Zn-Sn-O, Mg-In-O, Ga-Zn-O 또는 Al-Zn-O이고, 상기 질화화합물은 TiN 또는 GaN이며, 상기 금속 박막은 Ni, Pt, Pb, Au, Ti, Al, In, Ca 또는 이들의 화합물인 것을 특징을 하는 비휘발성 메모리 소자.
  15. 제10항에 있어서, 상기 비휘발성 메모리 소자의 쓰기 동작은 상기 반도체 양자점에서 발생된 상기 전자-정공 쌍 중에 상기 전자는 상기 투명 전극층으로 터닐링시키고, 상기 정공은 상기 기판으로 터널링시키는 것을 특징으로 하는 비휘발성 메모리 소자.
  16. 제15항에 있어서, 상기 비휘발성 메모리 소자의 소거 동작은 상기 반도체 양자점에서 잔류하는 정공을 상기 기판으로 터널링시키는 것을 특징으로 하는 비휘발성 메모리 소자.
KR1020070112815A 2007-05-28 2007-11-06 반도체 양자점을 이용한 비휘발성 메모리 소자 KR100884887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070051401 2007-05-28
KR1020070051401 2007-05-28

Publications (2)

Publication Number Publication Date
KR20080104935A KR20080104935A (ko) 2008-12-03
KR100884887B1 true KR100884887B1 (ko) 2009-02-23

Family

ID=40366467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112815A KR100884887B1 (ko) 2007-05-28 2007-11-06 반도체 양자점을 이용한 비휘발성 메모리 소자

Country Status (1)

Country Link
KR (1) KR100884887B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483300B2 (en) 2017-06-02 2019-11-19 Electronics And Telecommunications Research Institute Optically restorable semiconductor device, method for fabricating the same, and flash memory device using the same
US11646393B2 (en) 2020-06-01 2023-05-09 Samsung Electronics Co., Ltd. Opto-electronic device and image sensor including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101696410B1 (ko) 2009-11-11 2017-01-16 삼성전자주식회사 이미지 센서 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022005A (ja) 1998-06-26 2000-01-21 Toshiba Corp 半導体装置
JP2001257321A (ja) 2000-03-13 2001-09-21 Fujitsu Ltd 光半導体記憶装置
JP2005277263A (ja) * 2004-03-26 2005-10-06 Hiroshima Univ 量子ドット電界効果トランジスタ、それを用いたメモリ素子及び光センサ及びそれらの集積回路
KR20070020183A (ko) * 2003-10-06 2007-02-20 매사추세츠 인스티튜트 오브 테크놀로지 비휘발성 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022005A (ja) 1998-06-26 2000-01-21 Toshiba Corp 半導体装置
JP2001257321A (ja) 2000-03-13 2001-09-21 Fujitsu Ltd 光半導体記憶装置
KR20070020183A (ko) * 2003-10-06 2007-02-20 매사추세츠 인스티튜트 오브 테크놀로지 비휘발성 메모리 장치
JP2005277263A (ja) * 2004-03-26 2005-10-06 Hiroshima Univ 量子ドット電界効果トランジスタ、それを用いたメモリ素子及び光センサ及びそれらの集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483300B2 (en) 2017-06-02 2019-11-19 Electronics And Telecommunications Research Institute Optically restorable semiconductor device, method for fabricating the same, and flash memory device using the same
US11646393B2 (en) 2020-06-01 2023-05-09 Samsung Electronics Co., Ltd. Opto-electronic device and image sensor including the same

Also Published As

Publication number Publication date
KR20080104935A (ko) 2008-12-03

Similar Documents

Publication Publication Date Title
JP5459999B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP5132877B2 (ja) フラッシュメモリ素子及びその動作方法
KR101283539B1 (ko) 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
US20090096009A1 (en) Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
JPS6276779A (ja) メモリセル
JP2002184873A (ja) 不揮発性半導体記憶装置及びその製造方法
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
CN101471384A (zh) 非易失性存储器件及其制造方法
JP4072625B2 (ja) 量子ドット電界効果トランジスタ、それを用いたメモリ素子及び光センサ及びそれらの集積回路
US20090140318A1 (en) Nonvolatile memories with higher conduction-band edge adjacent to charge-trapping dielectric
KR100745400B1 (ko) 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법
KR100884887B1 (ko) 반도체 양자점을 이용한 비휘발성 메모리 소자
US20140131716A1 (en) Memory device and method for fabricating the same
JP5238208B2 (ja) 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
JPWO2008146760A1 (ja) 記憶素子及びその読み出し方法
KR100501457B1 (ko) 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자
JP5689540B2 (ja) 半導体歪みダブルへテロ構造及び量子ドットを備えるメモリデバイス
US7948822B2 (en) Memory cell, and method for storing data
CN102201453B (zh) 存储器单元及非易失性存储器装置及其形成方法
US20130313628A1 (en) Sonos structure, manufacturing method thereof and semiconductor with the same structure
EP3210236A1 (en) Improvements relating to electronic memory devices
US20100044775A1 (en) Semiconductor memory device and semiconductor device
KR101488417B1 (ko) 전하의 측면 이동을 억제하는 메모리 소자
KR101433273B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR100640973B1 (ko) 플래시 메모리 소자의 프로그래밍/소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee