JP5132877B2 - フラッシュメモリ素子及びその動作方法 - Google Patents
フラッシュメモリ素子及びその動作方法 Download PDFInfo
- Publication number
- JP5132877B2 JP5132877B2 JP2005324752A JP2005324752A JP5132877B2 JP 5132877 B2 JP5132877 B2 JP 5132877B2 JP 2005324752 A JP2005324752 A JP 2005324752A JP 2005324752 A JP2005324752 A JP 2005324752A JP 5132877 B2 JP5132877 B2 JP 5132877B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- layer
- common
- gate
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims description 305
- 239000000758 substrate Substances 0.000 claims description 49
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 12
- 230000007246 mechanism Effects 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000002784 hot electron Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 239000002041 carbon nanotube Substances 0.000 claims description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 2
- 230000005294 ferromagnetic effect Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000002070 nanowire Substances 0.000 claims description 2
- 239000002096 quantum dot Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 28
- 230000005684 electric field Effects 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 Silicon Oxide Nitride Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
前記共通ソース及び共通ドレインが形成された前記第1活性層及び前記第2活性層のスタックの側面と異なる、互いに対向する二側面にそれぞれ形成された共通第1ゲート及び共通第2ゲートと、前記共通第1ゲート及び共通第2ゲートと前記第1活性層及び前記第2活性層との間に導入されたトンネル誘電層と、前記トンネル誘電層と前記共通第1ゲート及び前記共通第2ゲートとの間に形成され、前記トンネル誘電層をトンネリングした電荷を保存する電荷捕獲層と、を備える。
110 第1活性層
130 第2活性層
210 活性層間分離層
230 トンネル誘電層
300 電荷捕獲層
310 シリコン窒化物層
330 シリコン酸化物層
410 第1ゲート
430 第2ゲート
450 補助制御電極
510 ソース
550 ドレイン
610 第1絶縁層
630 第2絶縁層
700 電荷保存ノード
Claims (20)
- 基板上にメサ状に形成された第1活性層と、
前記第1活性層上に形成され、前記第1活性層と反対の性質の導電型の第2活性層と、
前記第1活性層と前記第2活性層との間に形成される、前記第1活性層と前記第2活性層とを電気的に隔離するための活性層間分離層と、
前記第1活性層及び前記第2活性層のスタックの互いに対向する二側面にそれぞれ形成された共通ソース及び共通ドレインと、
前記共通ソース及び共通ドレインが形成された前記第1活性層及び前記第2活性層のスタックの側面と異なる、互いに対向する二側面にそれぞれ形成された共通第1ゲート及び共通第2ゲートと、
前記共通第1ゲート及び共通第2ゲートと前記第1活性層及び前記第2活性層との間に導入された共通トンネル誘電層と、
前記トンネル誘電層と前記共通第1ゲート及び前記共通第2ゲートとの間に形成され、前記トンネル誘電層をトンネリングした電荷を保存する共通電荷捕獲層と、
を備えることを特徴とするフラッシュメモリ素子。 - 前記基板は、前記第1活性層と電気的に連結され、前記第1活性層にドーピングされているドーパントの導電型と同じ導電型のドーパントがドーピングされていることを特徴とする請求項1に記載のフラッシュメモリ素子。
- 前記第1活性層は、p型ドーパントがドーピングされているシリコン層を備え、
前記第2活性層は、n型ドーパントがドーピングされているシリコン層を備える
ことを特徴とする請求項2に記載のフラッシュメモリ素子。 - 前記第1活性層は、前記基板の表面をメサ状にパターニングして形成されたことを特徴とする請求項1に記載のフラッシュメモリ素子。
- 前記第2活性層に連結され、ボディ電圧を印加するための補助制御電極をさらに備えることを特徴とする請求項1に記載のフラッシュメモリ素子。
- 前記第1ゲート及び前記第2ゲートは、それぞれ前記第1活性層の側面及び前記第2活性層の側面を覆うことを特徴とする請求項1に記載のフラッシュメモリ素子。
- 前記電荷捕獲層は、シリコンドットの層、金属ドットの層、炭素ナノチューブの層、酸化物−窒化物−酸化物の層、強磁性層、強誘電層、ナノワイヤの層または量子ドットの層を備えることを特徴とする請求項1に記載のフラッシュメモリ素子。
- 前記第1活性層及び前記第2活性層のスタックは、六面体の形状を有することを特徴とする請求項1に記載のフラッシュメモリ素子。
- 基板上に六面体のメサ状に形成され、互いに反対の性質を有する導電型で積層された第1活性層及び第2活性層のスタックと、
前記第1活性層と前記第2活性層との間に形成され、前記第1活性層と前記第2活性層を電気的に隔離するための活性層間分離層と、
前記第2活性層に連結され、ボディ電圧を印加するための補助制御電極と、
前記スタックの互いに対向する二側面にそれぞれ形成された共通ソース及び共通ドレインと、
前記スタックの他の互いに対向する二側面にそれぞれ形成された共通第1ゲート及び共通第2ゲートと、
前記共通第1ゲート及び前記共通第2ゲートと前記第1活性層及び前記第2活性層との間に導入された共通トンネル誘電層と、
前記トンネル誘電層と前記共通第1ゲート及び前記共通第2ゲートとの間に形成され、前記トンネル誘電層をトンネリングした電荷を保存する共通電荷捕獲層と、
を備えることを特徴とするフラッシュメモリ素子。 - 前記基板は、前記第1活性層と電気的に連結され、前記第1活性層にドーピングされているドーパントの導電型と同じ導電型のドーパントがドーピングされていることを特徴とする請求項9に記載のフラッシュメモリ素子。
- 前記第1活性層は、p型ドーパントがドーピングされているシリコン層を備え、
前記第2活性層は、n型ドーパントがドーピングされているシリコン層を備える
ことを特徴とする請求項10に記載のフラッシュメモリ素子。 - 前記第1活性層は、前記基板の表面をメサ状にパターニングして形成されたことを特徴とする請求項9に記載のフラッシュメモリ素子。
- 基板上にソース及びドレインを共通して使用し、独立したゲートを使用して前記ゲート下にトンネル誘電層及び電荷捕獲層を備える2つのnMOSトランジスタと、
前記2つのnMOSトランジスタ上に積層され、前記ソース及び前記ドレインを共通して使用し、前記ゲートをそれぞれ共通して使用し、前記トンネル誘電層及び前記電荷捕獲層を有する2つのpMOSトランジスタと、
前記2つのnMOSトランジスタと前記2つのpMOSトランジスタとの間に導入され、n−チャンネル及びp−チャンネルを電気的に隔離する分離層と、を備え、
前記2つのnMOSトランジスタ及び前記2つのpMOSトランジスタは、前記トンネル誘電層及び電荷捕獲層を共有することを特徴とするフラッシュメモリ素子。 - 前記2つのnMOSトランジスタは、1つのp型の第1活性層を共通して使用し、
前記2つのpMOSトランジスタは、前記第1活性層上に前記分離層を挟んで積層された1つのn型の第2活性層を共通して使用する
ことを特徴とする請求項13に記載のフラッシュメモリ素子。 - 前記ゲートは、前記第1活性層及び前記第2活性層が積層されたスタックの互いに対向する二側面に相互間に独立的に形成され、
前記ソース及び前記ドレインは、前記スタックの他の二側面に形成されている
ことを特徴とする請求項14に記載のフラッシュメモリ素子。 - 前記第1活性層は、前記基板に電気的に連結され、
前記第2活性層に連結され、ボディ電圧を印加するための補助制御電極をさらに備えることを特徴とする請求項15に記載のフラッシュメモリ素子。 - 基板上に六面体のメサ状に形成され、互いに反対の性質である導電型で積層された第1活性層及び第2活性層のスタックと、
前記第1活性層と前記第2活性層との間に形成され、前記第1活性層と前記第2活性層を電気的に隔離するための活性層間分離層と、
前記第2活性層に連結され、前記第2活性層にボディ電圧を印加するための補助制御電極と、
前記スタックの互いに対向する二側面にそれぞれ形成されている共通ソース及び共通ドレインと、
前記スタックの他の互いに対向する二側面にそれぞれ形成されている共通第1ゲート及び共通第2ゲートと、
前記共通第1ゲート及び前記共通第2ゲートと前記第1活性層及び前記第2活性層との間に導入されている共通トンネル誘電層と、
前記トンネル誘電層と前記共通第1ゲート及び前記共通第2ゲートとの間に形成され、電荷を保存する共通電荷捕獲層とを備えるフラッシュメモリ素子の動作方法であって、
前記フラッシュメモリ素子の電荷捕獲層に電荷が局部的に捕獲されるようにするために、前記共通第1ゲート、前記共通第2ゲート、前記補助制御電極及び前記第1活性層にそれぞれ印加される電圧の組み合わせにより、前記フラッシュメモリ素子にそれぞれ異なる状態の書き込み動作を行うことを特徴とするフラッシュメモリ素子の動作方法。 - 前記共通第1ゲートには、−15V〜15Vの間で選択される電圧が印加され、
前記共通第2ゲートには、−15V〜15Vの間で選択される電圧が印加され、
前記補助制御電極には、−10V〜10Vの間で選択される電圧が印加され、
前記第1活性層には、基板を介した0Vが印加され、あるいは接地されている
ことを特徴とする請求項17に記載のフラッシュメモリ素子の動作方法。 - 前記電荷をFNトンネリング機構で前記電荷捕獲層にトンネリングさせるために、前記共通ソース及び前記共通ドレインは、接地またはフローティングされることを特徴とする請求項18に記載のフラッシュメモリ素子の動作方法。
- 前記電荷をCHEI機構で前記電荷捕獲層に注入させるために、前記ソース及びドレイン間には、ホット電子を発生するための電圧が印加されることを特徴とする請求項17に記載のフラッシュメモリ素子の動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0090892 | 2004-11-09 | ||
KR1020040090892A KR100590568B1 (ko) | 2004-11-09 | 2004-11-09 | 멀티 비트 플래시 메모리 소자 및 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140482A JP2006140482A (ja) | 2006-06-01 |
JP5132877B2 true JP5132877B2 (ja) | 2013-01-30 |
Family
ID=36315443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005324752A Expired - Fee Related JP5132877B2 (ja) | 2004-11-09 | 2005-11-09 | フラッシュメモリ素子及びその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7535049B2 (ja) |
JP (1) | JP5132877B2 (ja) |
KR (1) | KR100590568B1 (ja) |
CN (1) | CN100477226C (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4189549B2 (ja) * | 2002-11-29 | 2008-12-03 | 独立行政法人科学技術振興機構 | 情報記憶素子及びその製造方法並びにメモリアレイ |
KR100604871B1 (ko) * | 2004-06-17 | 2006-07-31 | 삼성전자주식회사 | 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치 |
US7579646B2 (en) * | 2006-05-25 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory with deep quantum well and high-K dielectric |
US7626190B2 (en) | 2006-06-02 | 2009-12-01 | Infineon Technologies Ag | Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device |
US8816422B2 (en) * | 2006-09-15 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-trapping layer flash memory cell |
US8294197B2 (en) * | 2006-09-22 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Program/erase schemes for floating gate memory cells |
US7368347B2 (en) * | 2006-10-03 | 2008-05-06 | Spansion Llc | Dual bit flash memory devices and methods for fabricating the same |
US7898016B2 (en) * | 2006-11-30 | 2011-03-01 | Seiko Epson Corporation | CMOS semiconductor non-volatile memory device |
JP4678362B2 (ja) * | 2006-11-30 | 2011-04-27 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
KR100776139B1 (ko) * | 2006-11-30 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 |
KR100843336B1 (ko) * | 2006-11-30 | 2008-07-03 | 한국과학기술원 | 비휘발성 메모리 소자 및 그 제조 방법 |
KR100897515B1 (ko) * | 2007-03-14 | 2009-05-15 | 한국과학기술원 | 비휘발성 메모리 셀 및 그 제조방법. |
US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
US7656700B2 (en) * | 2007-09-17 | 2010-02-02 | Seagate Technology Llc | Magnetoresistive sensor memory with multiferroic material |
US8735963B2 (en) * | 2008-07-07 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory cells having leakage-inhibition layers |
KR20100079465A (ko) * | 2008-12-31 | 2010-07-08 | 한양대학교 산학협력단 | 멀티 비트 플래시 메모리 및 이를 제조하기 위한 방법 |
JP4929300B2 (ja) | 2009-02-25 | 2012-05-09 | 株式会社東芝 | マルチドットフラッシュメモリ及びその製造方法 |
WO2010128698A1 (ko) * | 2009-05-07 | 2010-11-11 | 한양대학교 산학협력단 | 멀티비트 플래시 메모리 소자 및 플래시 메모리, 그리고 플래시 메모리 소자의 구동 장치 및 방법 |
JP4846833B2 (ja) | 2009-08-17 | 2011-12-28 | 株式会社東芝 | マルチドットフラッシュメモリ |
CN102437230B (zh) * | 2011-11-28 | 2014-03-12 | 南京大学 | 基于绝缘层上硅技术快闪存储器结构光敏可控器件 |
US9368581B2 (en) * | 2012-02-20 | 2016-06-14 | Micron Technology, Inc. | Integrated circuitry components, switches, and memory cells |
JP5787855B2 (ja) * | 2012-09-21 | 2015-09-30 | 株式会社東芝 | 半導体記憶装置 |
CN103642494A (zh) * | 2013-12-27 | 2014-03-19 | 中国科学院上海微系统与信息技术研究所 | 荧光碳基量子点的制备方法 |
US10777489B2 (en) * | 2018-05-29 | 2020-09-15 | Katoh Electric Co., Ltd. | Semiconductor module |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779138B2 (ja) * | 1987-08-31 | 1995-08-23 | 工業技術院長 | 不揮発性半導体メモリ素子 |
JP2597750B2 (ja) * | 1990-11-27 | 1997-04-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH08162547A (ja) * | 1994-11-30 | 1996-06-21 | Toshiba Corp | 半導体記憶装置 |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
JP4384739B2 (ja) * | 1997-04-04 | 2009-12-16 | 聯華電子股▲ふん▼有限公司 | 半導体装置及びその製造方法 |
US7476925B2 (en) * | 2001-08-30 | 2009-01-13 | Micron Technology, Inc. | Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators |
KR100881201B1 (ko) * | 2003-01-09 | 2009-02-05 | 삼성전자주식회사 | 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법 |
JP2004265975A (ja) * | 2003-02-28 | 2004-09-24 | Trecenti Technologies Inc | 半導体装置の製造方法および半導体装置 |
JP4912647B2 (ja) * | 2005-09-08 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
-
2004
- 2004-11-09 KR KR1020040090892A patent/KR100590568B1/ko not_active IP Right Cessation
-
2005
- 2005-09-15 CN CNB2005101039029A patent/CN100477226C/zh not_active Expired - Fee Related
- 2005-10-14 US US11/249,393 patent/US7535049B2/en not_active Expired - Fee Related
- 2005-11-09 JP JP2005324752A patent/JP5132877B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100590568B1 (ko) | 2006-06-19 |
US7535049B2 (en) | 2009-05-19 |
JP2006140482A (ja) | 2006-06-01 |
KR20060045165A (ko) | 2006-05-17 |
US20060097306A1 (en) | 2006-05-11 |
CN100477226C (zh) | 2009-04-08 |
CN1773709A (zh) | 2006-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5132877B2 (ja) | フラッシュメモリ素子及びその動作方法 | |
KR101056797B1 (ko) | 불휘발성 반도체 기억장치 | |
US8860124B2 (en) | Depletion-mode charge-trapping flash device | |
US7092291B2 (en) | Nonvolatile semiconductor memory device, charge injection method thereof and electronic apparatus | |
KR100440095B1 (ko) | 비휘발성 반도체 기억장치, 그의 제조 방법 및 동작 방법 | |
JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP2004152977A (ja) | 半導体記憶装置 | |
JP2007142398A (ja) | 単層ポリシリコン不揮発性メモリーセルの駆動方法 | |
JP2001102466A (ja) | 不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ | |
JP4697993B2 (ja) | 不揮発性半導体メモリ装置の制御方法 | |
US20060180847A1 (en) | Two-bit non-volatile memory devices including independently-controllable gate electrodes and methods for fabricating the same | |
JP2009532910A (ja) | メモリデバイスの消去方法、及びマルチレベルプログラミングメモリデバイス | |
KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
CN107924952A (zh) | 双功能混合存储单元 | |
KR100995720B1 (ko) | 비휘발성 반도체 기억 장치를 구동하기 위한 방법 | |
EP2137735B1 (en) | A memory cell, a memory array and a method of programming a memory cell | |
JP4300228B2 (ja) | 不揮発性半導体記憶装置 | |
JP2006128594A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の書込方法、読出方法、消去方法 | |
JP4113559B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
JP4801897B2 (ja) | 不揮発性半導体メモリ及びこのメモリの動作方法 | |
KR102512901B1 (ko) | 불휘발성 sram 메모리 셀, 및 불휘발성 반도체 기억 장치 | |
JP4370749B2 (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
KR101488417B1 (ko) | 전하의 측면 이동을 억제하는 메모리 소자 | |
WO2008041536A1 (fr) | Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement | |
JP5355980B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061102 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |