KR100501457B1 - 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자 - Google Patents
양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자 Download PDFInfo
- Publication number
- KR100501457B1 KR100501457B1 KR10-2003-0006848A KR20030006848A KR100501457B1 KR 100501457 B1 KR100501457 B1 KR 100501457B1 KR 20030006848 A KR20030006848 A KR 20030006848A KR 100501457 B1 KR100501457 B1 KR 100501457B1
- Authority
- KR
- South Korea
- Prior art keywords
- tunneling
- buffer
- nitride film
- oxide film
- trap
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 48
- 230000014759 maintenance of location Effects 0.000 claims abstract description 38
- 230000005641 tunneling Effects 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000001351 cycling effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
본 발명은 프로그램/소거의 특성은 터널 산화막의 터널링에 의해 좌우되고 리텐션 특성은 완충 산화막의 터널링에 좌우되도록 분리시킴으로써, 즉 프로그램 또는 소거 특성과 리텐션 특성을 좌우하는 산화막을 따로 가져감으로써 프로그램/소거 특성과 리텐션 특성을 동시에 개선시킬 수 있게 한 것으로서, 실리콘 기판상에 터널링 산화막과, 트랩 질화막, 블록 산화막을 적층한 소노스 구조에서의 상기 트랩 질화막과 상기 터널링 산화막 사이에, 완충 질화막과 완충 산화막을 삽입하여 SONONOS 구조를 이루는 반도체 소자에 있어서, 상기 완충 질화막은, 상기 터널링 산화막을 터널링하여 상기 완충 질화막의 에너지 밴드에 주입된 전자 또는 전공이 상기 완충 산화막을 F/N(Fowler-Nordheim) 터널링하여 상기 트랩 질화막의 에너지 밴드로 주입되게 하고, 상기 완충 산화막은, 양측면에 배치되어 있는 상기 트랩 질화막과 상기 완충질화막과의 낮은 밴드갭 차이를 이용하여 프로그램/소거 시에는 상기 F/N 터널링이 발생하고 리텐션 모드에서는 다이렉트 터널링이 발생하게 하는 것을 특징으로 한다. 따라서, 프로그램/소거 특성과 리텐션 특성을 동시에 개선시킬 수 있다. 또한, 완충 산화막에 의해 리텐션 특성이 좌우되기 때문에 사이클링에 거의 무관하게 리텐션 특성을 얻을 수 있어 비휘발성 양자 트랩 소자를 만들 수 있는 효과가 있다.
Description
본 발명은 종래의 양자 트랩 디바이스로 많이 사용되어져 온 SONOS(Silicon Oxide Nitride Oxide Silicon) 구조의 취약점을 SONONOS(Poly-Silicon Oxide Nitride Oxide Nitride Oxide Silicon) 구조로 보완하여, 프로그램/소거 특성 및 리텐션 특성을 획기적으로 개선시킬 수 있도록 하는 구조에 관한 것이다.
통상적으로, 양자 트랩 디바이스는 nvSRAM 또는 차세대 플래쉬 메모리 소자로 주목을 받고 있으며, 그 구조는 에스오엔오에스(poly Silicon Oxide Nitride Oxide Silicon, SONOS) 구조, MNOS(Metal Nitride Oxide Silicon) 구조 등을 많이 사용하고 있다.
이중, SONOS 구조는 현재에도 많이 사용하고 있는데, 이는 게이트 쪽에 높은 전압을 걸어주어 실리콘 기판에 있는 전자나 정공을 터널링시켜 질화막 내에 존재하는 무수히 많은 트랩 사이트에 트랩핑(trapping)시키거나 디트랩핑(De-trapping)시킴으로써 SONOS 트랜지스터의 문턱전압을 변화시켜 데이터를 저장하게 된다.
이러한 SONOS 소자의 특성은 소노드 소자의 동작 속도를 좌우하는 프로그램/소거 특성과 얼마나 오랫동안 데이터를 보관할 수 있는지를 나타내는 리텐션 특성에 의해 결정적인 요소가 된다.
즉, 소노스 소자의 동작속도를 좌우하는 프로그램/소거 특성을 개선시키기 위해 터널링 옥사이드의 두께를 줄여 리텐션 특성을 열화시키거나, 또는 터널링 옥사이드의 두께를 증가시켜 리텐션 특성을 열화시키게 된다.
이와 같이, 프로그램/소거 특성과 리텐션 특성이 서로 트레이드 오프(trade-off) 지점에 있어 프로그램/소거 특성과 리텐션 특성을 동시에 개선시킬 수는 없는 상황임에 따라 프로그램/소거 특성과 리텐션 특성의 적절한 트레이드 오프 지점을 찾아 SONOS 소자의 ONO 두께를 최적화시키고 있는 것이다.
그러나, 소노스 소자의 경우는 프로그램 속도가 기존의 플래쉬 메모리 소자로 많이 사용되어져온 플로팅 게이트 소자에 비해 매우 느리기 때문에 프로그램 속도를 기존의 플로팅 게이트 소자 수준으로 맞추기 위해서는 터널 산화막의 두께를 줄일 수 밖에 없어 리텐션 특성을 개선시키는 것이 관건이며, 이러한 리텐션 특성은 프로그램/소거를 반복함에 따라 즉, 사이클링을 함에 따라 급격히 열화되게 되는 문제가 있다.
따라서, 본 발명은 상술한 문제점에 의해 안출한 것으로, 그 목적은 종래의 양자 트랩 디바이스로 많이 사용되어져 온 SONOS 구조 대신에 SONONOS 구조를 사용하여, 프로그램/소거 그리고 리텐션 특성을 획기적으로 개선시킬 수 있는 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자는 실리콘 기판상에 터널링 산화막과, 트랩 질화막, 블록 산화막을 적층한 소노스 구조에서의 트랩 질화막과 터널링 산화막 사이에, 완충 질화막과 완충 산화막을 삽입하여 SONONOS 구조를 이루는 반도체 소자에 있어서, 완충 질화막은, 터널링 산화막을 터널링하여 완충 질화막의 에너지 밴드에 주입된 전자 또는 전공이 완충 산화막을 F/N(Fowler-Nordheim) 터널링하여 트랩 질화막의 에너지 밴드로 주입되게 하고, 완충 산화막은, 양측면에 배치되어 있는 트랩 질화막과 기 완충질화막과의 낮은 밴드갭 차이를 이용하여 프로그램/소거 시에는 F/N 터널링이 발생하고 리텐션 모드에서는 다이렉트 터널링이 발생하게 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 SONONOS 소자의 밴드 다이어그램을 도시한 도면이다.
즉, 도 1을 참조하면, SONONOS 소자의 각 층에 대하여 설명하면, 터널 산화막(tunnel oxide)(102) 층은 전자나 정공이 터널링되기 때문에 그 두께를 최대한 얇게(예컨대, 20옹스트롬 이하) 하여 터닐링 전류를 증가시켜 최대한 많은 캐리어가 완충 질화막(103)의 컨덕션 밴드로 주입하도록 한다.
완충 질화막(103)은 그 두께를 최대한 얇게(예컨대, 20옹스트롬) 하여 터널 산화막(102)을 통해 터널링된 캐리어가 내부의 트랩에 트랩핑되는 양을 최대한 줄여한 한다. 즉, 완충 질화막(103)의 목적은 터널 산화막(102)과 완충 산화막(104) 사이에 존재하면서 컨덕션 밴드의 차이, 즉 완충 질화막(103)의 컨덕션 밴드와 완충 산화막(104)의 컨덕션 밴드의 차이를 1.05eV(또는, 1.85eV)로 유지시킴으로써 게이트 쪽에 일정 전압 이상만 걸어주면 완충 질화막(103)에 주입된 캐리어가 완충 산화막(104)을 F/N 터널링(Fowler-Nordheim Tunneling)하도록 함으로써 완충 산화막(104) 두께를 증가시키더라도 상기 완충 산화막을 F/N 터널링하는 전류는 거의 동일한 수준으로 유지시키는 역할을 한다.
완충 산화막(104)은 양측면이 모두 질화막과 접해 있기 때문에, 즉 완충 질화막(103)과 트랩 질화막(105)으로 접해있기 때문에 컨덕션 밴드(밸런스 밴드)의 차이는 양측면 모두 1.05eV(또는, 1.85eV)로 일정하게 유지됨에 따라 게이트 쪽에 일정 전압 이상만 걸어주면 완충 산화막(104)내의 전계에 의해 전압 강하가 컨덕션 밴드(밸런스 밴드) 차이 이상이 되어 F/N 터널링이 발생하게 된다.
즉, F/N 터널링 전류의 경우, 완충 산화막(104)내에 걸려 있는 전계에 의해 좌우되고 완충 산화막(104) 두께와는 거의 무관하기 때문에 전계만 일정하게 유지시킨다면 완충 산화막(104) 두께를 증가시키더라도 프로그램/소거 속도는 거의 일정하게 유지시킬 수 있다. 또한, 리텐션 모드에서는 증가시킨 완충 산화막(104) 두께(예컨대, 20～35Å)가 그대로 터널링 길이로 작용하기 때문에 리텐션 특성을 급격하게 개선시키는 역할을 한다.
그리고, 완충 산화막(104)은 산화 실리콘(SiO2)과, 산화 알루미늄(Al2O3) 중 어느 하나의 막질을 사용하며, 완충 산화막(104) 막질 양측면에 존재하는 완충 질화막(103)과 트랩 질화막(105) 간의 낮은 밴드갭 차이를 이용하여 프로그램 소거 시, F/N 터널링이 발생되며, 리텐션 모드에서는 다이렉트 터널링이 발생한다.
다음으로, 트랩 질화막(105)은 터널링된 캐리어를 내부적으로 존재하는 트랩 사이트에 트랩핑시켜 문턱전압(threshold voltage)을 변화시키게 되며, 종래의 소노스 구조에 상기 완충질화막과 상기 완충산화막이 추가된 구조이므로 종래의 소노스 구조와 동일한 전계를 얻기 위해서는 트랩 질화막(105)의 두께를 스케일링(scaling) 시키는 것이 필요하다.
블록 산화막(block oxide)(106)은 기존 SONOS 구조에서의 블록 산화막과 동일한 역할을 수행한다.
도 2는 본 발명에 따른 프로그램 시 SONONOS 밴드 다이어그램을 나타낸 도면으로서, 완충 산화막(104) 터널링 길이는 완충 산화막(104) 두께와 상관없이 대략 10Å 정도로 일정하게 유지되기 때문에 완충 산화막(104) 두께를 증가시켜 프로그램 특성은 거의 동일하게 유지시키면서 리텐션 특성을 급격하게 개선시킬 수 있다.
도 3은 본 발명에 따른 프로그램 완료 후, 리텐션 모드에서의 SONONOS 밴드 다이어그램을 나타낸 도면으로서, 우선 완충 질화막(103)에 트랩된 전자는 수초이내에 반도체 기판으로 터널링되어 빠져나가기 때문에 완충 질화막(103)에 트랩된 전자는 장시간 리텐션(long-time retention) 특성에는 영향을 주지 않는다.
즉, 완충 질화막(103)에 트랩된 전자는 수초이내에 빠져나감으로, 실제 문턱 전압 변경에 기여하지 못하기 때문에 이러한 효과를 최소화시키기 위해 완충 질화막(103)의 두께를 최대한 작게 제어하여야 한다.
그리고, 트랩 질화막(105)에 트랩핑된 전자는 다이렉트 터널링(direct tunneling), 트랩 보조 터널링(trap assisted tunneling), poole-frenkel emission & band-to-band 터널링 등이 발생되는데, 이때 터널링 길이는 완충 산화막(104)의 두께가 됨으로 완충 산화막(104)의 두께를 두껍게 하여 리텐션 특성을 급격히 개선시킬 수 있다.
또한, 종래의 소노스 구조의 경우 사이클링시 전자가 터널 산화막을 통해 터널링되면서 밴드갭 차이만큼 에너지를 잃게 되며 이러한 에너지 상실에 의해 실리콘 계면과 터널 산화막 사이에 트랩이 생기게 되어 리텐션 특성이 더욱 열화되는데, 본 발명의 SONONOS 구조에 있어서는, 리텐션 특성을 개선시키기 위해 실질적으로 꼭 필요한 것은 완충 산화막이므로, 사이클링에 상관없이 거의 동일한 리텐션 특성을 얻을 수 있다. 그리고, 소거 경우도 앞에서 언급된 프로그램 경우와 동일한 메커니즘에 의해서 소거 특성과 리텐션 특성을 동시에 개선시킬 수 있다.
상기와 같이 설명한 본 발명은 SONONOS 구조를 사용함으로써, 프로그램/소거의 특성은 터널 산화막의 터널링에 의해 좌우되고, 리텐션 특성은 완충 산화막의 터널링에 좌우되도록 분리시킴으로써, 즉 프로그램 또는 소거 특성과 리텐션 특성을 좌우하는 산화막을 따로 가져감으로써 프로그램/소거 특성과 리텐션 특성을 동시에 개선시킬 수 있다. 또한, 종래의 소노스 구조의 경우 리텐션 특성이 사이클링에 의해 급ㅂ격히 열화되는 반면 본 발명의 소노노스 구조의 경우 완충 산화막에 의해 리텐션 특성이 좌우되기 때문에 사이클링에 거의 무관하게 동일한 리텐션 특성을 얻을 수 있다. 따라서, 프로그램/소거 속도와 리텐션 특성을 동싱에 개선시킬 수 있으며 또한 사이클링에 상관없이 동일한 리텐션 특성을 나타내는 우수한 비휘발성 양자 트랩 소자를 만들 수 있는 효과가 있다.
삭제
도 1은 본 발명에 따른 SONONOS 소자의 밴드 다이어그램을 도시한 도면이고,
도 2는 본 발명에 따른 프로그램 시 SONONOS 밴드 다이어그램을 나타낸 도면이며,
도 3은 본 발명에 따른 프로그램 완료 후, 리텐션 모드에서의 SONONOS 밴드 다이어그램을 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 터널 산화막 103 : 완충 질화막
104 : 완충 산화막 105 : 트랩 질화막
106 : 블록 산화막
Claims (12)
- 실리콘 기판상에 터널링 산화막과, 트랩 질화막, 블록 산화막을 적층한 소노스 구조에서의 상기 트랩 질화막과 상기 터널링 산화막 사이에, 완충 질화막과 완충 산화막을 삽입하여 SONONOS 구조를 이루는 반도체 소자에 있어서,상기 완충 질화막은, 상기 터널링 산화막을 터널링하여 상기 완충 질화막의 에너지 밴드에 주입된 전자 또는 전공이 상기 완충 산화막을 F/N(Fowler-Nordheim) 터널링하여 상기 트랩 질화막의 에너지 밴드로 주입되게 하고,상기 완충 산화막은, 양측면에 배치되어 있는 상기 트랩 질화막과 상기 완충질화막과의 낮은 밴드갭 차이를 이용하여 프로그램/소거 시에는 상기 F/N 터널링이 발생하고 리텐션 모드에서는 다이렉트 터널링이 발생하게 하는 것을 특징으로 하는 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006848A KR100501457B1 (ko) | 2003-02-04 | 2003-02-04 | 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006848A KR100501457B1 (ko) | 2003-02-04 | 2003-02-04 | 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040070669A KR20040070669A (ko) | 2004-08-11 |
| KR100501457B1 true KR100501457B1 (ko) | 2005-07-18 |
Family
ID=37358897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006848A KR100501457B1 (ko) | 2003-02-04 | 2003-02-04 | 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100501457B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI300931B (en) | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| CN100498973C (zh) | 2006-06-22 | 2009-06-10 | 旺宏电子股份有限公司 | 非易失性存储元件的操作方法 |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| KR100937669B1 (ko) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | 양자 트랩 비휘발성 메모리 소자 |
| TWI594327B (zh) * | 2012-07-01 | 2017-08-01 | 賽普拉斯半導體公司 | 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法 |
| TWI604595B (zh) * | 2012-07-01 | 2017-11-01 | 賽普拉斯半導體公司 | 非揮發性電荷捕獲記憶體元件以及其製造方法 |
-
2003
- 2003-02-04 KR KR10-2003-0006848A patent/KR100501457B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040070669A (ko) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652401B1 (ko) | 복수의 트랩막들을 포함하는 비휘발성 메모리 소자 | |
| KR100562743B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP4733398B2 (ja) | Ｓｏｎｏｓ型メモリ素子 | |
| US8698313B2 (en) | Nonvolatile semiconductor memory apparatus | |
| US7483309B2 (en) | Programming and erasing method for charge-trapping memory devices | |
| KR100937669B1 (ko) | 양자 트랩 비휘발성 메모리 소자 | |
| EP1480274A3 (en) | Nonvolatile semiconductor memory device having gate stack including oha film and method of manufacturing the same | |
| KR100501457B1 (ko) | 양자 트랩 디바이스를 위한 에스오엔오엔오에스 구조를 갖는 반도체 소자 | |
| Tsuda et al. | First demonstration of FinFET split-gate MONOS for high-speed and highly-reliable embedded flash in 16/14nm-node and beyond | |
| WO2007064048A1 (ja) | 半導体記憶装置、その駆動方法およびその製造方法 | |
| KR20080072461A (ko) | 전하 트랩형 메모리 소자 | |
| KR101463782B1 (ko) | 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7092298B2 (en) | Methods of erasing a non-volatile memory device having discrete charge trap sites | |
| JP2002118184A (ja) | 不揮発性半導体記憶装置の動作方法 | |
| US7599229B2 (en) | Methods and structures for expanding a memory operation window and reducing a second bit effect | |
| KR20080082844A (ko) | 전하 트랩형 메모리 소자 | |
| KR101281683B1 (ko) | 전하 트랩형 플래시 메모리 소자의 작동 방법 | |
| KR100843031B1 (ko) | 비휘발성 메모리 소자의 콘택 형성 방법 | |
| JP2007242216A (ja) | メモリ素子及びその動作方法 | |
| US7512013B2 (en) | Memory structures for expanding a second bit operation window | |
| JP2009049418A (ja) | 電荷トラップ層を有する不揮発性メモリ素子及びその製造方法 | |
| KR101177277B1 (ko) | 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자 | |
| KR101244842B1 (ko) | 전하 트랩형 플래시 메모리 소자의 작동 방법 | |
| KR20050116975A (ko) | 플래시 메모리 소자 및 이의 소거 방법 | |
| KR20050066550A (ko) | 비휘발성 메모리 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |