CN110416308B - 一种碳纳米管三维鳍状晶体管及其制备方法 - Google Patents

一种碳纳米管三维鳍状晶体管及其制备方法 Download PDF

Info

Publication number
CN110416308B
CN110416308B CN201910730427.XA CN201910730427A CN110416308B CN 110416308 B CN110416308 B CN 110416308B CN 201910730427 A CN201910730427 A CN 201910730427A CN 110416308 B CN110416308 B CN 110416308B
Authority
CN
China
Prior art keywords
dimensional
fin
metal
gate
dirac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910730427.XA
Other languages
English (en)
Other versions
CN110416308A (zh
Inventor
徐琳
张志勇
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huatan Yuanxin Electronic Technology Co ltd
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Original Assignee
Beijing Huatan Yuanxin Electronic Technology Co ltd
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huatan Yuanxin Electronic Technology Co ltd, Beijing Yuanxin Carbon Based Integrated Circuit Research Institute, Peking University filed Critical Beijing Huatan Yuanxin Electronic Technology Co ltd
Priority to CN201910730427.XA priority Critical patent/CN110416308B/zh
Publication of CN110416308A publication Critical patent/CN110416308A/zh
Application granted granted Critical
Publication of CN110416308B publication Critical patent/CN110416308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种碳纳米管三维鳍状晶体管及其制备方法，其中，所述碳纳米管三维鳍状晶体管是一种以狄拉克二维半金属为源漏极的基于内嵌栅鳍的晶体管结构，这种结构的碳纳米管三维鳍状晶体管在具有较小尺寸的同时，能够降低碳纳米管三维鳍状晶体管的短沟道效应，这是因为狄拉克二维半金属具有二维的超薄结构，将其作为碳纳米管三维鳍状晶体管的源极和漏极材料可以减小源漏极对于栅结构中的栅电极的静电屏蔽作用，从而降低碳纳米管三维鳍状晶体管的短沟道效应。另外，所述碳纳米管三维鳍状晶体管可以通过在内嵌金属栅鳍上施加电压，从而影响沟道内的电势分布，进而实现对器件阈值的分立调控作用，实现动态控制器件阈值的功能。

Description

一种碳纳米管三维鳍状晶体管及其制备方法
技术领域
本申请涉及半导体技术领域，更具体地说，涉及一种碳纳米管三维鳍状晶体管及其制备方法。
背景技术
摩尔定律(Moore's Law)是指当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。
而随着半导体器件尺寸的不断缩小，传统的二维结构CMOS(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)集成电路中的场效应晶体管延续摩尔定律变得越来越困难。并且随着摩尔定律的推进及逻辑器件尺寸的缩小，短沟道效应逐渐显著，如亚阈值摆幅变大、漏端致势垒降低等现象，这些都导致了逻辑器件的关态电流呈指数级上升。
如何在使晶体管具有小尺寸的同时，降低晶体管的短沟道效应，成为本领域技术人员的研究方向之一。
发明内容
为解决上述技术问题，本申请提供了一种碳纳米管三维鳍状晶体管及其制备方法，以实现在使碳纳米管三维鳍状晶体管具有小尺寸的同时，降低碳纳米管三维鳍状晶体管的短沟道效应的目的。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种碳纳米管三维鳍状晶体管，包括：
衬底；
位于所述衬底上多个分立的金属鳍，所述多个金属鳍沿平行于所述衬底表面的第一方向排布；
覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，且沿第二方向延伸的栅结构；所述栅结构中设置有多根沿第二方向延伸的碳纳米管；
分别位于所述栅结构第二方向两侧的源极和漏极，所述源极和漏极均为狄拉克二维半金属形成的电极；
所述第一方向和所述第二方向垂直。
一种碳纳米管三维鳍状晶体管的制备方法，包括：
提供衬底；
在所述衬底上形成多个分立的金属鳍，所述多个金属鳍沿平行于所述衬底表面的第一方向排布；
覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，形成沿第二方向延伸的栅结构；所述栅结构中形成有多根沿第二方向延伸的碳纳米管；
采用狄拉克二维半金属材料分别在所述栅结构第二方向两侧形成源极和漏极；所述第一方向和第二方向垂直。
从上述技术方案可以看出，本申请实施例提供了一种碳纳米管三维鳍状晶体管及其制备方法，其中，所述碳纳米管三维鳍状晶体管是一种以狄拉克二维半金属为源漏极的基于内嵌栅鳍的晶体管结构，即所述碳纳米管三维鳍状晶体管由金属鳍作为衬底上的鳍部，并且利用狄拉克二维半金属作为其源极和漏极的制备材料。这种结构的碳纳米管三维鳍状晶体管在具有较小尺寸的同时，能够降低碳纳米管三维鳍状晶体管的短沟道效应，这是因为狄拉克二维半金属具有二维的超薄结构，将其作为碳纳米管三维鳍状晶体管的源极和漏极材料可以减小源漏极对于栅结构中的栅电极的静电屏蔽作用，从而降低碳纳米管三维鳍状晶体管的短沟道效应，并且狄拉克二维半金属作为一种无带隙二维材料，与碳纳米管可以形成良好的欧姆接触。
另外，由于所述碳纳米管三维鳍状晶体管的内嵌栅鳍的结构，使得所述碳纳米管三维鳍状晶体管可以通过在金属栅上施加电压，从而影响沟道内的电势分布，进而实现对器件阈值的分立调控作用，实现动态控制器件阈值的功能。
进一步的，所述碳纳米管三维鳍状晶体管结合碳纳米管天然的输运优势和三维鳍状晶体管器件结构，有效地提高了单位器件内的碳纳米管密度，保证了器件的驱动能力和较高的均一性，为设计大规模集成电路提供基础。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种碳纳米管三维鳍状晶体管的俯视结构示意图；
图2为图1中沿AA’线的剖面结构示意图；
图3为图1中沿BB’线的剖面结构示意图；
图4为本申请的一个实施例提供的一种碳纳米管三维鳍状晶体管的俯视结构示意图；
图5为4中沿CC’线的剖面结构示意图；
图6为图4中沿DD’线的剖面结构示意图；
图7为本申请的一个实施例提供的一种碳纳米管三维鳍状晶体管的制备方法的流程示意图；
图8-图20为本申请的一个实施例提供的一种碳纳米管三维鳍状晶体管的制备流程示意图。
具体实施方式
正如背景技术所述，传统的二维的二维结构场效应晶体管已经越来越难以延续摩尔定律，因此，在衬底上具有突出鳍部的三维结构场效应晶体管(鳍式场效应晶体管(FinField-Effect Transistor，FinFET))应运而生，三维结构的场效应晶体管的沟道位于突出的鳍部中，这种设计可以改善电路控制并减少漏电流，并且能够缩短晶体管的闸长，从而有利于降低晶体管尺寸。
为了进一步提高场效应晶体管沟道的栅效率和驱动电流，参考图1-3，具有三维结构并利用碳纳米管(Carbon Nanotubes)作为沟道的碳纳米管三维鳍状晶体管应运而生，图1-图3示出了这种碳纳米管三维鳍状晶体管的大体结构，图1为碳纳米管三维鳍状晶体管的俯视结构示意图，图2为图1沿AA’线的剖面结构示意图，图3为图1沿BB’线的剖面结构示意图，该碳纳米管三维鳍状晶体管包括绝缘衬底10、碳纳米管阵列20、栅介质层30、栅电极40、侧墙50、源极60和漏极70等结构，其中碳纳米管具有准一维的超薄结构和超长的平均自由程，利用其作为场效应晶体管沟道可以同时获得较高的栅效率和驱动电流；并且绝缘衬底10上具有多个分立且突出的鳍状结构，将传统晶体管的二维结构发展为三维结构，从而减小了器件尺寸。
但是发明人通过对图1-3所示的碳纳米管三维鳍状晶体管的研究发现，这种结构的碳纳米管三维鳍状场效应晶体管的劣势是当器件的宽度缩减到亚50nm范围时，短沟道效应仍然较为显著，器件的驱动能力和性能都会受到很大挑战。
因此，为减小短沟道效应，避免传统源漏体金属对栅电极产生一定的屏蔽效应，从而使得逻辑器件的关态得到控制，本申请实施例提出一种以狄拉克二维半金属为源漏极的基于内嵌栅鳍的碳纳米管三维鳍状晶体管。
一方面，狄拉克材料是一类可以通过狄拉克方程描述的凝聚态物质系统，例如石墨烯、拓扑绝缘体，狄拉克半金属等。区别于三维的狄拉克半金属，狄拉可二维半金属具有二维的超薄结构，其作为晶体管的源漏电极可以减小对栅极的静电屏蔽作用。而且狄拉克二维半金属作为一种无带隙二维材料，与碳纳米管可以形成良好的欧姆接触。
另一方面，随着器件尺寸的微缩，静态功耗在逻辑器件的总功耗中占比越来越大，减小器件阈值和供应电压的收益将达到极限。因此，为适应器件在不同工作区间的供电需求，动态控制器件阈值的实现是可行方法。不同于传统硅鳍，内嵌栅鳍可以实现对器件阈值的分立调控作用，实现动态控制器件阈值的功能。最后，结合碳纳米管天然的输运优势和三维鳍状晶体管器件结构，有效地提高了单位器件内的碳纳米管密度，保证了器件的驱动能力和较高的均一性，为设计大规模集成电路提供基础。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种碳纳米管三维鳍状晶体管，如图4-图6所示，包括：
衬底；
位于所述衬底上多个分立的金属鳍，所述多个金属鳍沿平行于所述衬底表面的第一方向排布；
覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，且沿第二方向延伸的栅结构；所述栅结构中设置有多根沿第二方向延伸的碳纳米管；
分别位于所述栅结构第二方向两侧的源极和漏极，所述源极和漏极均为狄拉克二维半金属形成的电极；
所述第一方向和所述第二方向垂直。
本申请提供的附图中的坐标系均是以所述衬底表面为XY平面、所述栅电极的延伸方向(即长边方向)为Y轴方向建立的右手坐标系，则在图4-图6中，平行于Y轴的方向即为所述第一方向，平行于X轴方向即为所述第二方向。
图4为所述碳纳米管三维鳍状晶体管的俯视结构示意图，图5为图4沿CC’线的剖面结构示意图，图6为图4沿DD’线的剖面结构示意图。
可选的，所述衬底为绝缘衬底，所述衬底包括但不限于氧化硅衬底、石英衬底、玻璃衬底、氧化铝衬底等硬质绝缘材料形成的衬底以及PET(聚对苯二甲酸乙二醇酯，Polyethylene Terephthalate)衬底、PEN(聚萘二甲酸乙二醇酯，Polyethylenenaphthalate two formic acid glyco)衬底和聚酰亚胺(Polyimide，PI)衬底等耐高温柔性绝缘材料衬底。
所述金属鳍可以通过在衬底上沉积金属并图形化的方式制备获得，所述金属鳍的高度一般应大于相邻金属鳍之间的间距，可选的，所述金属鳍的典型高度为80nm，金属鳍的典型宽度为20nm。当然的，在本申请的其他实施例中，所述金属鳍的高度(Z轴方向上的长度)还可以是70nm、75nm、85nm或90nm等，所述金属鳍的宽度(Y轴方向上的长度)还可以是15nm或25nm等，本申请对此并不做限定，具体视实际情况而定。
可选的，仍然参考图4-6，所述栅结构包括：
覆盖金属鳍顶部和侧壁的绝缘层；
覆盖所述绝缘层顶部、侧壁以及相邻所述金属鳍之间的衬底表面的栅介质层；所述栅介质层中设置有多根沿第二方向延伸的碳纳米管；
覆盖所述栅介质层背离所述衬底一侧表面的栅电极；
位于所述栅介质层以及所述栅电极第二方向两侧的侧墙。
其中，所述绝缘层的制备材料包括但不限于氧化硅、氧化铪、氧化锆、氧化钇、氧化镧、氧化镧铝、氧化硅、环氧树脂或聚甲基丙烯酸甲酯(Polymethyl Methacrylate，PMMA)。其厚度的取值范围为1-100nm，在本申请的一个具体实施例中，所述绝缘层为5nm厚的氧化铪层。
所述绝缘层可以是在金属鳍顶部和侧壁额外制备形成的绝缘材料层，也可以是对金属鳍进行原位氧化工艺处理后在金属鳍表面形成的绝缘材料层。
所述侧墙的形成材料包括但不限于氮化硅、二氧化硅或其他低介电常数
Figure BDA0002160391590000061
介质材料。
栅电极可以为钯(Pd)、铂(Pt)、钛(Ti)、铜(Cu)、铝(Al)和钨(W)等各种金属、导电金属硅化物、掺杂多晶硅的导电材料形成的金属电极以及上述导电材料形成的叠层结构，或者可以是狄拉克二维半金属电极，或者还可以是采用高密度碳纳米管导电膜制备的透明电极等。从原理上讲，所述栅电极应该结合具体的工艺，选择合适功函数的金属，以使栅结构处于合适的工作模式，在本申请的一个实施例中，所述栅电极为20nm的金属钯。
可选的，所述狄拉克二维半金属为具有二维结构的狄拉克材料；
所述狄拉克材料为可以通过狄拉克方程描述的凝聚态物质，例如可以是石墨烯、拓扑绝缘体和狄拉克半金属中的任意一种。
所述碳纳米管三维鳍状晶体管的导电类型可以由栅电极的功函数或源漏极与碳纳米管的接触势垒的极性决定。对于P型的碳纳米管三维鳍状晶体管，应使用高功函数金属Pd(钯)或Pt(铂)作为栅电极材料；对于N型的碳纳米管三维鳍状晶体管，应采用低功函数(典型功函数小于4eV)Sc(钪)或Al(铝)或Y(钇)作为栅电极材料。所述碳纳米管三维鳍状晶体管的导电类型也可以由作为源漏极的狄拉克二维半金属材料的掺杂类型决定，对于P型碳纳米管三维鳍状晶体管，应为空穴型掺杂，对于N型碳纳米管三维鳍状晶体管，应为电子型掺杂。
综上所述，本申请实施例提供了一种碳纳米管三维鳍状晶体管，所述碳纳米管三维鳍状晶体管是一种以狄拉克二维半金属为源漏极的基于内嵌栅鳍的晶体管结构，即所述碳纳米管三维鳍状晶体管由金属鳍作为衬底上的鳍部，并且利用狄拉克二维半金属作为其源极和漏极的制备材料。这种结构的碳纳米管三维鳍状晶体管在具有较小尺寸的同时，能够降低碳纳米管三维鳍状晶体管的短沟道效应，这是因为狄拉克二维半金属具有二维的超薄结构，将其作为碳纳米管三维鳍状晶体管的源极和漏极材料可以减小源漏极对于栅结构中的栅电极的静电屏蔽作用，从而降低碳纳米管三维鳍状晶体管的短沟道效应，并且狄拉克二维半金属作为一种无带隙二维材料，与碳纳米管可以形成良好的欧姆接触。
另外，由于所述碳纳米管三维鳍状晶体管的内嵌栅鳍的结构，使得所述碳纳米管三维鳍状晶体管可以通过在金属栅上施加电压，从而影响沟道内的电势分布，进而实现对器件阈值的分立调控作用，实现动态控制器件阈值的功能。
进一步的，所述碳纳米管三维鳍状晶体管结合碳纳米管天然的输运优势和三维鳍状晶体管器件结构，有效地提高了单位器件内的碳纳米管密度，保证了器件的驱动能力和较高的均一性，为设计大规模集成电路提供基础。
相应的，本申请实施例提供了一种碳纳米管三维鳍状晶体管的制备方法，如图7所示，包括：
S101：提供衬底；
参考图8，图8为所述衬底的剖面结构示意图。可选的，所述衬底为绝缘衬底，所述衬底包括但不限于氧化硅衬底、石英衬底、玻璃衬底、氧化铝衬底等硬质绝缘材料形成的衬底以及PET(聚对苯二甲酸乙二醇酯，Polyethylene Terephthalate)衬底、PEN(聚萘二甲酸乙二醇酯，Polyethylene naphthalate two formic acid glyco)衬底和聚酰亚胺(Polyimide，PI)衬底等耐高温柔性绝缘材料衬底。
S102：在所述衬底上形成多个分立的金属鳍，所述多个金属鳍沿平行于所述衬底表面的第一方向排布；
参考图9和图10，图9和图10为经过步骤S102后的衬底及其表面结构示意图，在图9和图10中，Y轴延伸方向即为所述第一方向。
所述金属鳍可以通过在衬底上沉积金属并图形化的方式制备获得，所述金属鳍的高度一般应大于相邻金属鳍之间的间距，可选的，所述金属鳍的典型高度为80nm，金属鳍的典型宽度为20nm。当然的，在本申请的其他实施例中，所述金属鳍的高度(Z轴方向上的长度)还可以是70nm、75nm、85nm或90nm等，所述金属鳍的宽度(Y轴方向上的长度)还可以是15nm或25nm等，本申请对此并不做限定，具体视实际情况而定。
S103：覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，形成沿第二方向延伸的栅结构；所述栅结构中形成有多根沿第二方向延伸的碳纳米管；
参考图11-图20，图11-图20为所述覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，形成沿第二方向延伸的栅结构的具体可行的实施步骤，包括：
S1031：对所述金属鳍进行原位氧化处理或在所述金属鳍表面沉积绝缘材料，以形成覆盖所述金属鳍顶部和侧壁的绝缘层；
参考图11和图12，图11和图12为经过步骤S1031后的衬底及其表面结构示意图；所述绝缘层的制备材料包括但不限于氧化硅、氧化铪、氧化锆、氧化钇、氧化镧、氧化镧铝、氧化硅、环氧树脂或聚甲基丙烯酸甲酯(Polymethyl Methacrylate，PMMA)。其厚度的取值范围为1-100nm，在本申请的一个具体实施例中，所述绝缘层为5nm厚的氧化铪层。
所述绝缘层可以是在金属鳍顶部和侧壁额外制备形成的绝缘材料层，也可以是对金属鳍进行原位氧化工艺处理后在金属鳍表面形成的绝缘材料层。
S1032：采用自组装法，在所述绝缘层背离所述金属鳍一侧表面形成多根沿第二方向延伸的碳纳米管；
参考图13和图14，图13和图14为经过步骤S1032后的衬底及其表面结构的示意图；
S1033：覆盖所述绝缘层顶部、侧壁、所述碳纳米管以及相邻所述金属鳍之间的衬底表面，形成栅介质层；
参考图15和图16，图15和图16为经过步骤S1033后的衬底及其表面结构示意图；
S1034：覆盖所述栅介质层背离所述衬底一侧表面，形成栅电极；
参考图17和图18，图17和图18为经过步骤S1034后的衬底及其表面结构示意图；栅电极可以为钯(Pd)、铂(Pt)、钛(Ti)、铜(Cu)、铝(Al)和钨(W)等各种金属、导电金属硅化物、掺杂多晶硅的导电材料形成的金属电极以及上述导电材料形成的叠层结构，或者可以是狄拉克二维半金属电极，或者还可以是采用高密度碳纳米管导电膜制备的透明电极等。从原理上讲，所述栅电极应该结合具体的工艺，选择合适功函数的金属，以使栅结构处于合适的工作模式，在本申请的一个实施例中，所述栅电极为20nm的金属钯。
S1035：采用侧墙工艺，形成位于所述栅电极和栅介质层第二方向两侧的侧墙。
参考图19和图20，图19和图20为经过步骤S1035后的衬底及其表面结构示意图。所述侧墙的形成材料包括但不限于氮化硅、二氧化硅或其他低介电常数
Figure BDA0002160391590000091
介质材料。
S104：采用狄拉克二维半金属材料分别在所述栅结构第二方向两侧形成源极和漏极；所述第一方向和第二方向垂直。
参考图4-6，图4-6为步骤S104后的衬底及其表面结构示意图。
可选的，所述采用狄拉克二维半金属材料分别在所述栅结构第二方向两侧形成源极和漏极包括：
以所述栅结构作为自对准掩膜，旋涂石墨烯胶体，形成石墨烯层；
对所述石墨烯层进行刻蚀，以形成分别位于所述栅结构第二方向两侧的源极和漏极。
综上所述，本申请实施例提供了一种碳纳米管三维鳍状晶体管及其制备方法，其中，所述碳纳米管三维鳍状晶体管是一种以狄拉克二维半金属为源漏极的基于内嵌栅鳍的晶体管结构，即所述碳纳米管三维鳍状晶体管由金属鳍作为衬底上的鳍部，并且利用狄拉克二维半金属作为其源极和漏极的制备材料。这种结构的碳纳米管三维鳍状晶体管在具有较小尺寸的同时，能够降低碳纳米管三维鳍状晶体管的短沟道效应，这是因为狄拉克二维半金属具有二维的超薄结构，将其作为碳纳米管三维鳍状晶体管的源极和漏极材料可以减小源漏极对于栅结构中的栅电极的静电屏蔽作用，从而降低碳纳米管三维鳍状晶体管的短沟道效应，并且狄拉克二维半金属作为一种无带隙二维材料，与碳纳米管可以形成良好的欧姆接触。
另外，由于所述碳纳米管三维鳍状晶体管的内嵌栅鳍的结构，使得所述碳纳米管三维鳍状晶体管可以通过在金属栅上施加电压，从而影响沟道内的电势分布，进而实现对器件阈值的分立调控作用，实现动态控制器件阈值的功能。
进一步的，所述碳纳米管三维鳍状晶体管结合碳纳米管天然的输运优势和三维鳍状晶体管器件结构，有效地提高了单位器件内的碳纳米管密度，保证了器件的驱动能力和较高的均一性，为设计大规模集成电路提供基础。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种碳纳米管三维鳍状晶体管，其特征在于，包括：
衬底；
位于所述衬底上多个分立的金属鳍，所述多个金属鳍沿平行于所述衬底表面的第一方向排布；
覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，且沿第二方向延伸的栅结构；所述栅结构中设置有多根沿第二方向延伸的碳纳米管；
分别位于所述栅结构第二方向两侧的源极和漏极，所述源极和漏极均为狄拉克二维半金属形成的电极；
所述第一方向和所述第二方向垂直。
2.根据权利要求1所述的碳纳米管三维鳍状晶体管，其特征在于，所述狄拉克二维半金属为具有二维结构的狄拉克材料；
所述狄拉克材料为通过狄拉克方程描述的凝聚态物质。
3.根据权利要求2所述的碳纳米管三维鳍状晶体管，其特征在于，所述狄拉克材料包括石墨烯、拓扑绝缘体和狄拉克半金属中的任意一种。
4.根据权利要求1所述的碳纳米管三维鳍状晶体管，其特征在于，所述栅结构包括：
覆盖金属鳍顶部和侧壁的绝缘层；
覆盖所述绝缘层顶部、侧壁以及相邻所述金属鳍之间的衬底表面的栅介质层；所述栅介质层中设置有多根沿第二方向延伸的碳纳米管；
覆盖所述栅介质层背离所述衬底一侧表面的栅电极；
位于所述栅介质层以及所述栅电极第二方向两侧的侧墙。
5.根据权利要求4所述的碳纳米管三维鳍状晶体管，其特征在于，所述栅电极为金属电极。
6.根据权利要求5所述的碳纳米管三维鳍状晶体管，其特征在于，所述栅电极为狄拉克二维半金属电极。
7.一种碳纳米管三维鳍状晶体管的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多个分立的金属鳍，所述多个金属鳍沿平行于所述衬底表面的第一方向排布；
覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，形成沿第二方向延伸的栅结构；所述栅结构中形成有多根沿第二方向延伸的碳纳米管；
采用狄拉克二维半金属材料分别在所述栅结构第二方向两侧形成源极和漏极；所述第一方向和第二方向垂直。
8.根据权利要求7所述的方法，其特征在于，所述覆盖所述金属鳍以及相邻所述金属鳍之间的衬底表面，形成沿第二方向延伸的栅结构包括：
对所述金属鳍进行原位氧化处理或在所述金属鳍表面沉积绝缘材料，以形成覆盖所述金属鳍顶部和侧壁的绝缘层；
采用自组装法，在所述绝缘层背离所述金属鳍一侧表面形成多根沿第二方向延伸的碳纳米管；
覆盖所述绝缘层顶部、侧壁、所述碳纳米管以及相邻所述金属鳍之间的衬底表面，形成栅介质层；
覆盖所述栅介质层背离所述衬底一侧表面，形成栅电极；
采用侧墙工艺，形成位于所述栅电极和栅介质层第二方向两侧的侧墙。
9.根据权利要求7所述的方法，其特征在于，所述采用狄拉克二维半金属材料分别在所述栅结构第二方向两侧形成源极和漏极包括：
以所述栅结构作为自对准掩膜，旋涂石墨烯胶体，形成石墨烯层；
对所述石墨烯层进行刻蚀，以形成分别位于所述栅结构第二方向两侧的源极和漏极。
CN201910730427.XA 2019-08-08 2019-08-08 一种碳纳米管三维鳍状晶体管及其制备方法 Active CN110416308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910730427.XA CN110416308B (zh) 2019-08-08 2019-08-08 一种碳纳米管三维鳍状晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910730427.XA CN110416308B (zh) 2019-08-08 2019-08-08 一种碳纳米管三维鳍状晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110416308A CN110416308A (zh) 2019-11-05
CN110416308B true CN110416308B (zh) 2021-02-12

Family

ID=68366567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910730427.XA Active CN110416308B (zh) 2019-08-08 2019-08-08 一种碳纳米管三维鳍状晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110416308B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979402B (zh) * 2015-05-14 2018-05-29 北京大学 碳纳米管三维鳍状场效应晶体管及其制备方法
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
CN108091698B (zh) * 2017-12-14 2020-12-29 北京华碳科技有限责任公司 场效应晶体管、制造场效应晶体管的方法及电子器件

Also Published As

Publication number Publication date
CN110416308A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
Poiroux et al. Multiple gate devices: advantages and challenges
US20160276484A1 (en) Non-Planar Semiconductor Device Having Hybrid Geometry-Based Active Region
CN104362176B (zh) 高开关比的自对准双栅小带隙半导体晶体管及制备方法
CN105322015A (zh) 栅极结构及其制造方法
US11171057B2 (en) Semiconductor fin design to mitigate fin collapse
EP3311413B1 (en) Method for a vertical gate-last process in the manufacturing of a vertical nanowire mosfet
Ye et al. Ultimate vertical gate-all-around metal–oxide–semiconductor field-effect transistor and its three-dimensional integrated circuits
US20200328283A1 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
CN103258741A (zh) 纳米线场效应晶体管及其形成方法
WO2021037335A1 (en) A negative quantum capacitance field effect transistor
CN110416308B (zh) 一种碳纳米管三维鳍状晶体管及其制备方法
CN108767015B (zh) 场效应晶体管及其应用
Su et al. 3D integration of vertical-stacking of MoS 2 and Si CMOS featuring embedded 2T1R configuration demonstrated on full wafers
CN117203742A (zh) 一种场效应晶体管、其制作方法及集成电路
TW201742126A (zh) 環閘極ｉｉｉ－ｖ族量子井電晶體及鍺無接面電晶體及其製造方法
CN108155236B (zh) 具有黑磷沟道层的低接触电阻率FinFET及其制备方法
KR20170104861A (ko) 3차원 구조의 탄소나노튜브 전계 효과 트랜지스터 및 그 제조 방법
Mishra et al. Simulation of n-FinFET performance reliance on varying combinations of gate material and oxide
US9425297B2 (en) Semiconductor devices
CN108140672B (zh) 一种隧穿场效应晶体管及其制作方法
CN110911478B (zh) 一种具有亚1nm栅长的二维薄膜场效应晶体管
CN113066725B (zh) 一种晶体管及其制作方法
Wong et al. On the Vertically Stacked Gate-All-Around Nanosheet and Nanowire Transistor Scaling beyond the 5 nm Technology Node. Nanomaterials 2022, 12, 1739
KR102039630B1 (ko) 터널링 전계효과 트랜지스터 및 그 제조방법
WO2023236359A1 (zh) 一种晶体管器件及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant