CN104979402B - 碳纳米管三维鳍状场效应晶体管及其制备方法 - Google Patents

碳纳米管三维鳍状场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104979402B
CN104979402B CN201510246215.6A CN201510246215A CN104979402B CN 104979402 B CN104979402 B CN 104979402B CN 201510246215 A CN201510246215 A CN 201510246215A CN 104979402 B CN104979402 B CN 104979402B
Authority
CN
China
Prior art keywords
carbon nanotubes
electrode
layer
fin
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510246215.6A
Other languages
English (en)
Other versions
CN104979402A (zh
Inventor
邱晨光
张盼盼
张志勇
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201510246215.6A priority Critical patent/CN104979402B/zh
Publication of CN104979402A publication Critical patent/CN104979402A/zh
Application granted granted Critical
Publication of CN104979402B publication Critical patent/CN104979402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种碳纳米管三维鳍状场效应晶体管及其制备方法,该方法将碳纳米管平行阵列材料自组装在三维鳍状绝缘衬底表面,有效增加了单位器件宽度上碳纳米管的数目,从而显著增大了碳纳米管晶体管器件的驱动电流。与常规平面碳纳米管器件相比,碳纳米管三维鳍状场效应晶体管在驱动能力,性能均一性,以及集成度方面有显著优势。

Description

碳纳米管三维鳍状场效应晶体管及其制备方法
技术领域
本发明属于场效应晶体管逻辑器件领域,涉及以碳纳米管为主体半导体材料的CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)集成电路中的场效应晶体管,具体涉及一种碳纳米管三维鳍状场效应晶体管及其制备方法。
背景技术
碳纳米管具有超高的载流子迁移率和较大饱和速度的优势,而且碳纳米管纳米级直径使得其在作为场效应晶体管导电通道时易被栅极调控,因此在场效应晶体管应用方面,碳纳米管器件比硅基有更强的驱动和抑制短沟道效应的能力,被认为是最有潜力替代硅的半导体材料。目前碳纳米管材料制备方面,常规的生长,沉积和自组装方法不能使碳纳米管达到足够高的密度(如远小于125根/μm),使得碳纳米管器件存在两方面问题:一是碳纳米管晶体管的单位器件宽度内的电流过小,导致碳纳米管器件的驱动能力不足,无法正常驱动后级电路;二是每个碳纳米管间电学性质差异较大,由于有限器件宽度内碳纳米管的数目较少,使得碳纳米管器件之间的均一性较差,无法设计大规模集成电路。故需要一种新的器件结构来增加晶体管的单位器件宽度上的碳纳米管数目。
现有的平面式碳纳米管晶体管如图1所示,包括:绝缘衬底(101)、碳纳米管阵列(102)、栅介质层(103)、栅电极(104)、侧墙(105)、源电极(106)、漏电极(107),其中栅电极(104)位于栅介质层(103)之上,侧墙(105)位于栅电极(104)和栅介质层(103)的两侧,形成保护结构。平面式碳纳米管晶体管的劣势是碳纳米管沿衬底表面的沉积密度决定了单位器件宽度内的平均碳纳米管数目。这样,即使按目前国际上本领域内的最先进碳纳米管组装工艺,当晶体管的宽度缩减到亚100nm范围时,单个器件的碳纳米管不超过10根,材料和其导致的器件的驱动能力和性能的均匀性受到很大挑战,所以平面式碳纳米管晶体管结构无法满足22纳米技术节点以下的要求。
发明内容
本发明的目的在于提供一种碳纳米管三维鳍状场效应晶体管及其制备方法。通过将碳纳米管自组装工艺和硅基微电子Fin FET工艺相结合,使单位器件宽度内的碳纳米管数目远大于传统碳纳米管平面器件的值(平面器件碳纳米管密度上限为125根/μm),从而使得碳纳米管场效应晶体管的驱动电流和器件间的均一性均得到提高。
为了实现上述目的,本发明采用如下技术方案:
一种碳纳米管三维鳍状场效应晶体管,包括:绝缘鳍状衬底(Fin结构衬底)、碳纳米管半导体层、栅结构、源电极和漏电极,所述栅结构包括栅电极、栅介质层和侧墙;所述碳纳米管半导体层位于绝缘鳍状衬底之外层;所述栅结构位于碳纳米管半导体层之上且位于源电极和漏电极之间;所述源电极和漏电极分别位于碳纳米管半导体层两端之上,在源电极与碳纳米管半导体层之间和漏电极与碳纳米管半导体层之间分别具有浸润界面层;所述栅介质层位于碳纳米管半导体层和栅电极之间,所述侧墙位于栅介质层、栅电极的两侧。
所述的绝缘鳍状衬底的材料包括氧化硅,石英,玻璃,氧化铝等硬质绝缘材料,以及PET(聚对苯二甲酸乙二醇酯),PEN(聚萘二甲酸乙二醇酯),聚酰亚胺等耐高温柔性绝缘材料。
所述的绝缘鳍状衬底通过在绝缘衬底上刻蚀出绝缘鳍状结构制备得到。所述绝缘鳍状结构的高度应大于相邻绝缘鳍状结构的间距,绝缘鳍状结构的典型高度为80nm,绝缘鳍状结构的典型宽度为20nm。
所述的碳纳米管半导体层中的碳纳米管应具有定向性(5度以内)和高表面沉积密度(每微米表面宽度上10~200根)。
所述的栅介质层的材料包括氧化硅,氧化铪,氧化锆,氧化钇,氧化钽,氧化镧,氧化镧铝,氮化硅,环氧树脂或聚甲基丙烯酸甲酯(PMMA)。
所述的栅电极、源电极和漏电极的材料选自Pd,Pt,Ti,Cu,Al,Au,W,Sc,Y,导电金属硅化物,掺杂多晶硅,以及上述导电材料的叠层结构,或者采用高密度碳纳米管导电膜(透明电极),厚度范围为20~100nm。
所述侧墙采用的材料包括SiN3,SiO2或其他低介电常数介质材料。
所述的晶体管的工作方式为无掺杂式,晶体管的类型由源漏电极与半导体材料的接触势垒的单极性决定。对于PMOS(positive channel Metal Oxide Semiconductor),应使用高功函数金属Pd,Pt为源漏电极材料(典型功函数大于5eV);对于NMOS(N-Mental-Oxide-Semiconductor),应使用低功函数金属Sc,Al,Y为源漏电极材料(典型功函数小于4eV)。
上述碳纳米管三维鳍状场效应晶体管的制备方法,包括如下步骤:
1)在绝缘衬底上制备出绝缘鳍状结构,作为绝缘鳍状衬底;
2)在绝缘鳍状衬底上沉积碳纳米管半导体层;
3)将沉积的碳纳米管半导体层图形化成彼此隔绝的有源区;
4)在碳纳米管半导体层上沉积高k栅介质层;
5)在高k栅介质层上沉积栅电极金属层,并用光刻和刻蚀工艺形成器件的栅电极和栅介质层;
6)采用侧墙工艺在栅电极两侧形成侧墙保护结构;
7)以栅结构作为自对准掩膜,沉积源电极、漏电极金属层,用光刻和刻蚀的工艺形成源电极和漏电极。
上述制备方法中,所述步骤1)中用微电子制程中的Fin工艺在绝缘衬底上刻蚀出绝缘鳍状结构。优选的方法是先制备硅体Fin结构,之后将其高温热氧化成氧化硅Fin结构。
上述制备方法中,所述步骤2)中在绝缘鳍状结构上沉积碳纳米管半导体层的方法不唯一,优选LB(Langmuir Blodgett)拉膜法或电泳法,要求碳纳米管的方向与绝缘鳍状结构的轴向偏差不大于5度,且密度通常不超过125根/μm。
上述制备方法中,所述步骤4)中沉积高k栅介质层的方法选自原子层沉积,溅射并退火,溅射并热氧化,溶胶-凝胶法或旋涂并高温固化。
上述制备方法中,所述步骤5)中沉积栅电极金属层和步骤7)中沉积源电极、漏电极金属层的方法选自电子束热蒸镀或溅射。
本发明的优点和有益效果:
(1)本发明提出的碳纳米管三维鳍状场效应晶体管能有效的增加单位器件宽度内的碳管数目,从而提高器件的驱动电流和器件的性能均一性。
(2)碳纳米管器件作为一种准弹道晶体管,其性能受源漏接触长度影响巨大,通常高性能碳纳米管器件的接触长度一般不小于100nm,这样导致常规的平面式碳纳米管器件无法尺寸缩减(scaling down)到硅基现有的集成度,而对于碳纳米管三维鳍状场效应晶体管,在碳管沉积密度为125根/μm的条件下,单Fin(Fin高为80nm)驱动电流约为硅基单Fin电流的三倍,则碳纳米管三维鳍状场效应晶体管(FinFET)可以实现单Fin驱动后级电路,从而在维持高性能的同时极大的缩减了器件尺寸,满足了14nm节点集成度的要求。
(3)本发明完全与集成电路制造业最先进的Fin刻蚀工艺相兼容,利于业界采用。
(4)与现有的硅基FinFET工艺相比,现有的硅基FinFET是用硅Fin作为晶体管的沟道导电材料,而本发明中的碳纳米管三维鳍状场效应晶体管是将Fin结构仅作为绝缘衬底,用碳纳米管作为晶体管的沟道导电材料。同时,由于采用无掺杂工艺,本发明省掉硅基芯片制造中的多步离子注入和应变工艺步骤,降低了芯片制造成本。
附图说明
图1是现有的平面式碳纳米管场效应晶体管;(a)沟道中部的YZ截面;(b)ZX方向投影图,定义器件的电流方向为x轴,其中:
101—绝缘衬底;102—碳纳米管阵列;103—栅介质层;104—栅电极;105—侧墙;106—源电极;107—漏电极。
图2是本发明的碳纳米管三维鳍状场效应晶体管;(a)沟道中部的YZ截面;(b)ZX方向投影图,其中:
201—绝缘Fin衬底;202—半导体型碳纳米管阵列;203—高k栅介质层;204—栅电极;205—侧墙;206—源电极;207—漏电极。
图3显示在绝缘衬底上刻蚀出FIN结构;(a)沟道中部的YZ截面;(b)ZX方向投影图。
图4显示电泳法转移碳纳米管至Fin结构表面;(a)XY俯视图;(b)ZX方向投影图,其中:
401—电泳法自组装碳纳米管时使用的电极。
图5显示碳纳米管在Fin结构表面的分布;(a)沟道中部的YZ截面;(b)ZX方向投影图。
图6显示沉积高k栅介质层;(a)沟道中部的YZ截面;(b)ZX方向投影图。
图7显示沉积栅金属层,并图形化高k栅介质和栅电极;(a)沟道中部的YZ截面;(b)ZX方向投影图。
图8显示侧墙工艺;(a)沟道中部的YZ截面;(b)ZX方向投影图。
图9显示自对准一步图形化形成源电极和漏电极;(a)沟道中部的YZ截面;(b)ZX方向投影图。
具体实施方式
下面通过一个关于碳纳米管P型三维鳍状场效应晶体管的具体实例来说明本发明的内容,实例只作为参考,本发明保护范围以权利要求书界定的范围为准。
本发明的碳纳米管三维鳍状场效应晶体管,如图2(a)和(b)所示,包括:绝缘Fin衬底201、半导体型碳纳米管阵列202、高k栅介质层203、栅电极204、侧墙205、源电极206、漏电极207,其中:半导体型碳纳米管阵列202位于绝缘Fin衬底201之外层;高k栅介质层203位于半导体型碳纳米管阵列202和栅电极204之间,且位于源电极206和漏电极207之间;源电极206和漏电极207分别位于半导体型碳纳米管阵列202两端之上,在源电极206与半导体型碳纳米管阵列202之间和漏电极207与半导体型碳纳米管阵列202之间分别具有浸润界面层(图中未标出);侧墙205位于栅介质层203、栅电极204的两侧,共同构成碳纳米管三维鳍状场效应晶体管的栅结构。
绝缘Fin衬底201的材料可以是氧化硅,石英,玻璃,氧化铝等硬质绝缘材料,以及PET,PEN,聚酰亚胺等耐高温柔性绝缘材料,本实施例中以热生长氧化硅基底作为衬底。
半导体型碳纳米管阵列202来源为分散的半导体型的碳纳米管溶液,常规过程包括电弧放电生长碳纳米管,超声分散,色谱柱提纯等步骤。
高k栅介质层203材料可为氧化硅,氧化铪,氧化锆,氧化钇,氧化钽,氧化镧或氧化镧铝,氮化硅等硬质材料,或者环氧树脂,PMMA等有机高分子绝缘层,厚度范围为2~100nm,本实施例中采用厚度为5nm的氧化铪。
源电极206和漏电极207可以是Pd,Pt,Ti,Cu,Al,W等各种金属,导电金属硅化物,掺杂多晶硅等导电材料,以及上述导电材料的叠层结构,或者采用高密度碳纳米管导电膜(透明电极),厚度范围为20~100nm。本实施例中采用厚度为30/0.5nm的钯/Ti复合层作为PMOS的源电极和漏电极,其中0.5nm钛层做为碳纳米管(CNT)与钯层之间的浸润界面层,30nm的高功函数钯层调节PMOS源漏无势垒接触。
栅电极204的材料可以是Pd,Pt,Ti,Cu,Al,W等各种金属,导电金属硅化物,掺杂多晶硅等导电材料,以及上述导电材料的叠层结构,或者采用高密度碳纳米管导电膜(透明电极),厚度范围为20~100nm。从原理上讲,应该结合具体的工艺,选择合适功函数的金属使得栅处于增强型工作模式,本实施例中主栅电极选择厚度为30nm的Pd。
上述碳纳米管P型三维鳍状场效应晶体管的制备方法,如图3-9所示,具体包括以下步骤:
1.在氧化硅绝缘衬底上刻蚀出绝缘Fin衬底201,具体要求Fin高度约80nm,Fin宽度约20nm。理论上Fin的高度越大,器件性能改进的越明显,如图3(a)和(b)所示。应注意,尽量在Fin的顶部和底部保持圆滑,因为直角容易导致之后实施电泳法自组装碳纳米管时电场在直角处集中,不利于碳管均匀分布。
2.采用电泳法,在绝缘Fin衬底201上沉积碳纳米管,如图4(a)和(b)所示,所有Fin均沿X轴平行。具体步骤如下:
1)采用镀金属膜,刻蚀的工艺,在绝缘Fin衬底201的X方向上周期性分布电泳法所需的正负电极401。典型的电极材料为Pd,Pt,Ti,Cu,Al,W等各种金属,电极厚度为200nm,电极宽度为100nm。原则上电极边缘应尽量减少毛刺,使得电场分布更加均匀。
2)对绝缘Fin衬底201表面修饰一层单分子层,如APTES等,这样使得碳纳米管更容易被沉积。应注意单分子层不能和碳纳米管分散液中的溶剂互溶或者反应。
3)配制半导体型碳纳米管的分散溶液,半导体碳管比例约为90~99.99%。
4)将基片浸入碳纳米管分散溶液,相邻电极之间施加极性相反的交流电压,频率为0.1MHz~10MHz,电压幅度为1~100V,沉积时间为1min~1h。
5)沉积完成后,将电泳用的金属电极腐蚀掉。应注意腐蚀液不能对碳纳米管造成化学损伤。
6)对基片进行退火和清洗,将碳管表面的分散剂等杂质除掉。典型的退火条件是在Ar:H2=300:300sccm气氛中600度1h,典型的清洗是用丙酮,异丙醇,N-甲基吡咯烷酮等溶剂加热或者超声清洗。理想的碳纳米管沉积后的结果如图5(a)和(b)所示。
3.沉积5~10nm的氧化铪层作为高k栅介质层203,如图6(a)和(b)所示。
4.沉积80nm厚的栅电极金属钯层,并用常规的光刻和等离子体刻蚀工艺形成器件的栅电极204,栅长典型值为20nm,如图7(a)和(b)所示。
5.用常规侧墙工艺在栅电极204和栅介质层203的两侧形成侧墙205,侧墙典型厚度为10nm,侧墙材料可以是SiN3,SiO2以及其他低介电常数介质材料,如图8(a)和(b)所示。
6.以栅结构(高k栅介质层203,栅电极204,侧墙205)作为自对准掩膜,依次进行:沉积0.5nm金属钛(作为碳纳米管与源漏电极的浸润界面层),沉积30nm金属钯,然后光刻和等离子体刻蚀的工艺,同时形成器件的源电极206、漏电极207,源漏电极的典型长度为100nm,如图9(a)和(b)所示。
整个实例中的器件的栅间隔为140nm,和目前微电子业界的光刻加工精度相兼容。

Claims (10)

1.一种碳纳米管三维鳍状场效应晶体管,包括:绝缘鳍状衬底、碳纳米管半导体层、栅结构、源电极和漏电极,其中:
所述绝缘鳍状衬底通过在绝缘衬底上刻蚀出绝缘鳍状结构制备得到;
所述碳纳米管半导体层位于绝缘鳍状衬底之外层;
所述栅结构位于碳纳米管半导体层之上且位于源电极和漏电极之间,所述栅结构包括栅电极、栅介质层和侧墙,所述栅介质层位于碳纳米管半导体层和栅电极之间,所述侧墙位于栅介质层、栅电极的两侧;
所述源电极和漏电极分别位于碳纳米管半导体层两端之上,在源电极与碳纳米管半导体层之间和漏电极与碳纳米管半导体层之间分别具有浸润界面层。
2.如权利要求1所述的碳纳米管三维鳍状场效应晶体管,其特征在于,所述绝缘鳍状衬底的材料包括氧化硅,石英,玻璃,氧化铝,聚对苯二甲酸乙二醇酯,聚萘二甲酸乙二醇酯,聚酰亚胺;所述栅介质层的材料包括氧化硅,氧化铪,氧化锆,氧化钇,氧化钽,氧化镧,氧化镧铝,氮化硅,环氧树脂或聚甲基丙烯酸甲酯。
3.如权利要求1所述的碳纳米管三维鳍状场效应晶体管,其特征在于,所述绝缘鳍状结构的高度大于相邻绝缘鳍状结构的间距。
4.如权利要求3所述的碳纳米管三维鳍状场效应晶体管,其特征在于,所述碳纳米管半导体层中的碳纳米管的方向与绝缘鳍状结构的轴向偏差在5度以内,每微米宽度上10~200根。
5.如权利要求1所述的碳纳米管三维鳍状场效应晶体管,其特征在于,所述栅电极、源电极和漏电极的材料选自Pd,Pt,Ti,Cu,Al,Au,W,Sc,Y,导电金属硅化物,掺杂多晶硅,以及上述导电材料的叠层结构,或者厚度范围为20~100nm的高密度碳纳米管导电膜。
6.如权利要求1所述的碳纳米管三维鳍状场效应晶体管,其特征在于,所述侧墙采用的材料包括SiN3,SiO2
7.如权利要求1‐6任一项所述的碳纳米管三维鳍状场效应晶体管的制备方法,包括如下步骤:
1)在绝缘衬底上制备出绝缘鳍状结构,作为绝缘鳍状衬底;
2)在绝缘鳍状衬底上沉积碳纳米管半导体层;
3)将沉积的碳纳米管半导体层图形化成彼此隔绝的有源区;
4)在碳纳米管半导体层上沉积高k栅介质层;
5)在高k栅介质层上沉积栅电极金属层,并用光刻和刻蚀工艺形成器件的栅电极和栅介质层图形;
6)采用侧墙工艺在栅电极两侧形成侧墙保护结构;
7)以栅结构作为自对准掩膜,沉积源电极、漏电极金属层,用光刻和刻蚀的工艺形成源电极和漏电极。
8.如权利要求7所述的碳纳米管三维鳍状场效应晶体管的制备方法,其特征在于,步骤1)中用微电子制程中的Fin工艺在绝缘衬底上刻蚀出绝缘鳍状结构;步骤2)中在绝缘鳍状衬底上沉积碳纳米管半导体层的方法包括LB拉膜法或电泳法。
9.如权利要求7所述的碳纳米管三维鳍状场效应晶体管的制备方法,其特征在于,步骤4)中沉积高k栅介质层的方法选自原子层沉积,溅射并退火,溅射并热氧化,溶胶‐凝胶法或旋涂并高温固化。
10.如权利要求7所述的碳纳米管三维鳍状场效应晶体管的制备方法,其特征在于,步骤5)中沉积栅电极金属层和步骤7)中沉积源电极、漏电极金属层的方法选自电子束热蒸镀或溅射。
CN201510246215.6A 2015-05-14 2015-05-14 碳纳米管三维鳍状场效应晶体管及其制备方法 Active CN104979402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510246215.6A CN104979402B (zh) 2015-05-14 2015-05-14 碳纳米管三维鳍状场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510246215.6A CN104979402B (zh) 2015-05-14 2015-05-14 碳纳米管三维鳍状场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104979402A CN104979402A (zh) 2015-10-14
CN104979402B true CN104979402B (zh) 2018-05-29

Family

ID=54275728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510246215.6A Active CN104979402B (zh) 2015-05-14 2015-05-14 碳纳米管三维鳍状场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104979402B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552227B (zh) * 2016-02-03 2018-06-22 苏州大学 鳍式碳纳米管场效应晶体管及其制备方法
US10141528B1 (en) * 2017-05-23 2018-11-27 International Business Machines Corporation Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors
CN110571332B (zh) * 2019-08-02 2023-06-23 北京元芯碳基集成电路研究院 晶体管及其制造方法
CN110416308B (zh) * 2019-08-08 2021-02-12 北京大学 一种碳纳米管三维鳍状晶体管及其制备方法
CN110683508B (zh) * 2019-10-18 2023-05-23 北京元芯碳基集成电路研究院 一种碳纳米管平行阵列的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388412A (zh) * 2008-10-09 2009-03-18 北京大学 自对准栅结构纳米场效应晶体管及其制备方法
CN103474461A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050142B1 (ko) * 2008-08-28 2011-07-19 한국과학기술연구원 나노선 다중채널 fet 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388412A (zh) * 2008-10-09 2009-03-18 北京大学 自对准栅结构纳米场效应晶体管及其制备方法
CN103474461A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法

Also Published As

Publication number Publication date
CN104979402A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
US9431520B2 (en) Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US9252252B2 (en) Ambipolar silicon nanowire field effect transistor
CN104979402B (zh) 碳纳米管三维鳍状场效应晶体管及其制备方法
JP5553266B2 (ja) ナノワイヤ電界効果トランジスタの作製方法
TW591798B (en) Strained-channel multiple-gate transistor
TW202016985A (zh) 形成二維材料層的方法、場效電晶體及其製造方法
JP5852643B2 (ja) 自己整合cntfetデバイスおよびその形成方法
US20130087767A1 (en) Patterning contacts in carbon nanotube devices
US20070222074A1 (en) Electric Device With Vertical Component
WO2012177328A1 (en) Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
TW201126716A (en) Self-aligned graphene transistor
CN102971854A (zh) 碳器件中的自对准接触
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
CN105742345A (zh) 一种隧穿场效应晶体管及其制备方法
US10879358B2 (en) Method of fabricating electrically isolated diamond nanowires and its application for nanowire MOSFET
US8658461B2 (en) Self aligned carbide source/drain FET
KR20170104861A (ko) 3차원 구조의 탄소나노튜브 전계 효과 트랜지스터 및 그 제조 방법
CN105225954B (zh) 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品
JP2015035478A (ja) 電界効果トランジスタ
CN113035958B (zh) 一种半导体场效应晶体管及其制造方法
CN113644109B (zh) 晶体管及其制备方法
CN116631957A (zh) 基于封装的石墨烯纳米带的半导体器件及其制备方法
Bai Fabrication and magnetotransport properties of graphene nanostructures
Heo et al. Graphene Based Tunable Schottky Diode for High Performance Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant