CN103474461A - 鳍式场效应管及其形成方法 - Google Patents
鳍式场效应管及其形成方法 Download PDFInfo
- Publication number
- CN103474461A CN103474461A CN2012101849793A CN201210184979A CN103474461A CN 103474461 A CN103474461 A CN 103474461A CN 2012101849793 A CN2012101849793 A CN 2012101849793A CN 201210184979 A CN201210184979 A CN 201210184979A CN 103474461 A CN103474461 A CN 103474461A
- Authority
- CN
- China
- Prior art keywords
- fin
- silicon
- field effect
- effect pipe
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应管及其形成方法,其中,所述鳍式场效应管,包括:半导体衬底;位于所述半导体衬底表面的绝缘层;位于所述绝缘层表面的若干鳍部,所述鳍部包括:位于绝缘层表面且垂直于所述半导体衬底的两个分立平行的侧壁层、以及位于所述侧壁层顶部且由所述两个侧壁层支撑的顶部层;横跨所述鳍部的顶部层和侧壁层的栅极结构;位于所述栅极结构两侧的鳍部内的源/漏区。所述鳍式场效应管的漏电流减少,性能提高。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种鳍式场效应管及其形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,晶体管的栅极尺寸也越来越短。然而,晶体管的栅极尺寸变短会使晶体管产生短沟道效应,进而产生漏电流,最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应,抑制漏电流,现有技术提出了鳍式场效应晶体管(Fin FET),请参考图1和图2,图1是现有技术的鳍式场效应管的剖面结构示意图,图2是图1在AA’方向上的剖面结构示意图,包括:
半导体衬底10;位于所述半导体衬底表面的鳍部11,所述鳍部11的材料为硅、锗或硅锗;位于所述半导体衬底10和鳍部11侧壁表面的绝缘层12,所述绝缘层12的表面低于所述鳍部11顶部;横跨所述鳍部11的顶部和侧壁的栅极结构13;位于所述栅极结构13两侧的鳍部内的源/漏区16。
需要说明的是,所述栅极结构13包括:横跨所述鳍部11的顶部和侧壁的栅介质层14、以及位于所述栅介质层14表面的栅电极层15;所述鳍部11的顶部和侧壁与栅极结构13相接触的部分成为沟道区。
然而随着工艺节点的进一步缩小,现有技术的鳍式场效应管的漏电流较大、性能不佳。
更多的鳍式场效应管请参考专利号为US 7317230B2的美国专利文件。
发明内容
本发明解决的问题是提供一种鳍式场效应管及其形成方法,从而减小鳍式场效应管的漏电流,提高性能。
为解决上述问题,本发明提供一种鳍式场效应管,包括:
半导体衬底;
位于所述半导体衬底表面的绝缘层;
位于所述绝缘层表面的若干鳍部,所述鳍部包括:位于绝缘层表面且垂直于所述半导体衬底的两个分立平行的侧壁层、以及位于所述侧壁层顶部且由所述两个侧壁层支撑的顶部层;
横跨所述鳍部的顶部层和侧壁层的栅极结构;
位于所述栅极结构两侧的鳍部内的源/漏区。
可选的,所述侧壁层和顶部层的厚度为2~20纳米。
可选的,所述鳍部的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅。
可选的,所述掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅中硼、铟、磷或砷的掺杂浓度为1e14~8e21原子/立方厘米。
可选的,所述绝缘层的材料为氧化硅。
可选的,所述栅极结构包括横跨所述鳍部的顶部层和侧壁层的栅介质层、以及位于所述栅介质层表面的栅电极层。
本发明还提供一种鳍式场效应管的形成方法,包括:
提供半导体衬底,所述半导体衬底表面具有伪鳍部;
在所述半导体衬底表面形成第一绝缘层,所述第一绝缘层的表面低于所述伪鳍部的顶部;
在高于所述第一绝缘层表面伪鳍部的侧壁和顶部表面形成鳍部;
在形成所述鳍部后去除所述第一绝缘层和伪鳍部;
在去除第一绝缘层和伪鳍部后,在所述半导体衬底表面形成第二绝缘层,所述第二绝缘层表面与所述鳍部相接触;
形成横跨所述鳍部的顶部和侧壁的栅极结构;
在所述栅极结构两侧的鳍部内形成源/漏区。
可选的,其特征在于,所述鳍部的厚度为2~20纳米。
可选的,所述鳍部的材料为的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅。
可选的,所述掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅中硼、铟、磷或砷的掺杂浓度为1e14~8e21原子/立方厘米。
可选的,所述鳍部的形成工艺为选择性外延沉积工艺。
可选的,所述伪鳍部的材料为硅锗。
可选的,所述硅锗中的硅与锗的原子比为10∶1~1∶10。
可选的,去除伪鳍部的工艺为干法刻蚀或湿法刻蚀。
可选的,所述干法刻蚀的刻蚀气体为HCl、CF4中的一种或两种,气压为5~500托。
可选的,所述第一绝缘层和第二绝缘层的材料为氧化硅。
可选的,所述第二绝缘层的形成工艺为流动化学气相沉积工艺。
可选的,所述栅极结构包括横跨所述鳍部的顶部和侧壁的栅介质层、以及位于所述栅介质层表面的栅电极层。
与现有技术相比,本发明技术方案具有以下优点:
所述鳍式场效应管的鳍部包括:位于绝缘层表面且垂直于所述半导体衬底表面的若干侧壁层、以及位于所述侧壁层顶部且由相邻两侧壁层支撑的顶部层,由于所述鳍部与绝缘层使所述鳍部的内部成为空腔,且所述鳍部与栅极结构相接触的沟道区的厚度较薄,从而抑制了载流子在鳍部内的扩散,使鳍部与栅极结构相接触的沟道区厚度较薄,减少了漏电流的产生;因此所述鳍式场效应管漏电流较少,驱动电流提高,偏置温度稳定,器件性能提高。
所述鳍式场效应管的形成方法通过在高于所述第一绝缘层表面的伪鳍部的侧壁和顶部表面形成鳍部后,去除所述伪鳍部和第一绝缘层,再于所述鳍部和半导体衬底之间形成第二绝缘层,由于所形成的鳍部与第二绝缘层使所述鳍部的内部成为空腔,而所述空腔能够抑制载流子的扩散,从而减少漏电流的产生;此外,所形成的鳍部的厚度较薄,则鳍部与栅极结构相接触的沟道区厚度较薄,因此进一步减少了漏电流的产生;而漏电流的减少能够提高器件的驱动电流,使偏置温度稳定,器件的性能得以提高。
进一步的,当所述鳍部的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅,且所述伪鳍部的材料为硅锗时,则所述鳍部与伪鳍部之间具有刻蚀选择性,因此在刻蚀去除所述伪鳍部时,对鳍部的损伤较小,使所形成的器件性能较好。
附图说明
图1是现有技术的鳍式场效应管的剖面结构示意图;
图2是图1在AA’方向上的剖面结构示意图;
图3是本发明实施例所述鳍式场效应管的形成方法的流程示意图;
图4、图6至图8、图10、图11是本实施例所述鳍式场效应管的形成过程的结构示意图;
图5为图4在DD’方向上的剖面结构图;
图9为图8在BB’方向上的剖面结构图;
图12是图11在CC’方向上的剖面结构图。
具体实施方式
如背景技术所述,随着工艺节点的进一步缩小,现有技术的鳍式场效应管的漏电流较大、性能不佳。
经发明人的研究发现,现有技术的鳍式场效应管的漏电流较大是由于随着工艺节点的缩小,鳍部与栅极结构相接触的沟道区的尺寸也相应减小,然而工作电流不会相应减小;因此在保持工作电流大小不变的情况下,载流子容易在鳍部发生扩散,从而产生漏电流,使驱动电流减小,偏置温度不稳定(BTI,Bias Temperature Instability),器件的性能变差。
经过发明人的进一步研究,发明人提出了一种鳍式场效应管的鳍部,所述鳍部包括:位于绝缘层表面且垂直于所述半导体衬底的若干侧壁层、以及位于所述侧壁层顶部且由相邻两侧壁层支撑的顶部层;所述鳍部的内部为空腔,且鳍部与栅极结构相接触的沟道区的厚度减小,从而抑制了载流子的扩散,减小了漏电流的产生,使器件的性能提高。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。图3是本发明实施例所述鳍式场效应管的形成方法的流程示意图,包括步骤:
步骤S101,提供半导体衬底,所述半导体衬底表面具有伪鳍部;
步骤S102,在所述半导体衬底表面形成第一绝缘层,所述第一绝缘层的表面低于所述伪鳍部的顶部;
步骤S103,在高于所述第一绝缘层表面伪鳍部的侧壁和顶部表面形成鳍部;
步骤S104,在形成所述鳍部后去除所述第一绝缘层和伪鳍部;
步骤S105,在去除第一绝缘层和伪鳍部后,在所述半导体衬底表面形成第二绝缘层,所述第二绝缘层表面与所述鳍部相接触;
步骤S106,形成横跨所述鳍部的顶部和侧壁的栅极结构;
步骤S107,在所述栅极结构两侧的鳍部内形成源/漏区。
本实施例所述鳍式场效应管的形成方法能够在第二绝缘层上形成内部为空腔的鳍部,则所述空腔能够抑制载流子的扩散,从而减少漏电流的产生;而且所述鳍部与栅极结构相接触的沟道区的厚度减小,从而使沟道区的漏电流进一步减少;漏电流减少能够使器件的驱动电流提高,使偏置温度稳定,则器件的性能提高。
以下将结合附图对本实施例所述鳍式场效应管的形成方法进行说明,图4、图6至图8、图10、图11是本实施例所述鳍式场效应管的形成过程的结构示意图,图5为图4在DD’方向上的剖面结构图,图9为图8在BB’方向上的剖面结构图,图12为图11在CC’方向上的剖面结构图。
请参考图4和图5,图5为图4在DD’方向上的剖面结构示意图,提供半导体衬底100,所述半导体衬底100表面具有伪鳍部101。
所述半导体衬底100用于为后续工艺提供工作平台,所述半导体衬底100的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物(氮化硅或砷化镓等)。
需要说明的是,在本实施例中,请参考图4,位于所述伪鳍部101两端的半导体衬底100表面还具有支撑部110,所述支撑部110用于在后续工艺去除伪鳍部101和第一绝缘层后,支撑所述鳍部悬空于半导体衬底100上方。
所述伪鳍部101和支撑部110的材料为硅锗,所述伪鳍部101和支撑部110的形成工艺为:在所述半导体衬底100表面采用选择性外延沉积工艺形成硅锗层;在所述硅锗层表面形成硬掩膜层,所述硬掩膜层定义出需要形成伪鳍部101和支撑部110的对应位置;以所述硬掩膜层为掩膜刻蚀所述硅锗层;在刻蚀所述硅锗层后,去除所述硬掩膜层。
所述伪鳍部101用于为后续工艺所形成的鳍部内的空腔占据空间,使后续工艺在所述伪鳍部101表面所形成的鳍部厚度较薄,则所形成的鳍式场效应管的沟道区的厚度较薄,能够抑制漏电流的产生。
所述伪鳍部101的硅锗材料中,硅与锗的原子比为10:1~1:10;由于所述伪鳍部101的材料为硅锗,则后续工艺能够通过选择性外延沉积工艺形成在所述伪鳍部101的侧壁和顶部形成鳍部,且所述鳍部与伪鳍部101之间具有刻蚀选择比,从而在后续工艺去除所述伪鳍部101时,对所述鳍部的影响较小;进一步的,当所述伪鳍部101中锗的原子百分比浓度越高时,后续形成的鳍部与伪鳍部101之间的刻蚀选择比越大,则刻蚀工艺对后续形成的鳍部表面的损伤越小。
请参考图6,在所述半导体衬底100表面形成第一绝缘层102,所述第一绝缘层102的表面低于所述伪鳍部101的顶部。
所述第一绝缘层102的材料为氧化硅,所述第一绝缘层102定义出后续形成的鳍部底部的位置,所述第一绝缘层102的形成工艺为:在所述半导体衬底100表面的伪鳍部101之间通过沉积工艺填充满绝缘材料,较佳的是化学气相沉积工艺;平坦化高于所述伪鳍部101的绝缘材料,较佳的是化学机械抛光工艺;刻蚀去除部分绝缘材料,较佳的是各向异性的干法刻蚀,形成第一绝缘层102。
请参考图7,在高于所述第一绝缘层102表面伪鳍部101的侧壁和顶部表面形成鳍部103。
所形成的鳍部103由位于所述第一绝缘层102表面且垂直与半导体衬底100的侧壁层(未示出)、和位于所述侧壁层顶部且由相邻两侧壁层支撑的顶部层(未示出)构成;则在后续工艺去除所述伪鳍部101后,所述鳍部103的内部为空腔,从而抑制了载流子向鳍部的内部扩散,从而减小了漏电流的产生;所述鳍部103的厚度为2~20纳米,则所述鳍部103与后续形成的栅极结构相接触的沟道层的厚度较薄,则所形成的鳍式场效应管的漏电流较小,从而所形成的鳍式场效应管的性能提高。
所述鳍部103的材料为的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅;所述掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅中硼、铟、磷或砷的掺杂浓度为1e14~8e21atoms/cm3;由于所述伪鳍部101的材料为硅锗,则所述伪鳍部101与鳍部103之间具有刻蚀选择性,使后续工艺在去除伪鳍部101时对鳍部103的损伤较小;而且,当所述鳍部101的硅材料中掺杂了磷、铟、砷或硼时,能够使所述鳍部101和伪鳍部103之间的刻蚀选择比进一步提高,则后续去除伪鳍部101时对鳍部103的损伤能够进一步减小;此外,当所述鳍部103的材料为掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅时,所形成的鳍部103的漏电流减少,导致载流子迁移率提高,器件性能提高。
当所述鳍部103为硅时,所述鳍部103的形成工艺为选择性外延沉积工艺;当所述鳍部103为掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅时,在一实施例中,所述鳍部103的形成工艺为:采用选择性外延沉积工艺在高于第一绝缘层102表面的伪鳍部101的侧壁和顶部表面形成硅层;采用离子注入工艺在所述硅层中掺杂硼、铟、磷或砷;在另一实施例中,所述鳍部103的形成工艺为:采用原位掺杂工艺形成掺杂硼、铟、磷或砷的硅层。
需要说明的是,在本实施例中,在选择性外延沉积形成鳍部103时,所述支撑部110(如图4)表面同时通过选择性外延沉积形成掺杂硼、铟、磷或砷的硅层(未示出),所述支撑部110表面形成的掺杂硼、铟、磷或砷的硅层用于在后续工艺去除第一绝缘层和伪鳍部101后,支撑所述鳍部103悬空于半导体衬底100上方。
请参考图8和图9,图9为图8在BB’方向上的剖面结构示意图,在形成所述鳍部103后去除所述第一绝缘层102(如图7)和伪鳍部101(如图7)。
所述去除第一绝缘层102的工艺为刻蚀工艺,较佳的是湿法刻蚀工艺,所述湿法刻蚀工艺的刻蚀液为氢氟酸;所述湿法刻蚀的工艺简单、刻蚀彻底,适用于大规模生产。
在去除第一绝缘层102后,去除所述伪鳍部101;所述去除伪鳍部101的工艺为干法刻蚀或湿法刻蚀,较佳的是各向同性的干法刻蚀;所述各向同性的干法刻蚀工艺的参数为:刻蚀气体为HCl、CF4中的一种或两种,气压为5~500torr。
由于所述伪鳍部101的材料为硅锗,所述鳍部103的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅,则所述伪鳍部101和鳍部103之间具有刻蚀选择比;而且,当所述伪鳍部101的硅锗材料中,锗的原子百分比浓度越高,当所述鳍部103中硼、铟、磷或砷的掺杂浓度越高,则所述伪鳍部101和鳍部103之间的可是选择比越高,在去除伪鳍部101的工艺中,对所述鳍部103的损伤越小,使所形成的鳍式场效应管的性能越好。
需要说明的是,在本实施例中,在去除第一绝缘层102和伪鳍部101后,所述鳍部103由支撑部110以及所述支撑部110表面的掺杂硼、铟、磷或砷的硅层支撑而悬空于半导体衬底100上方。
请参考图10,在去除第一绝缘层102和伪鳍部101后,在所述半导体衬底100表面形成第二绝缘层104,所述第二绝缘层104表面与所述鳍部103相接触。
所述第二绝缘层104的材料为氧化硅,所述第二绝缘层104的形成工艺为流动化学气相沉积(Flowable Chemical Vapor Deposition:FCVD)工艺;所述流动化学气相沉积工艺能够现在所述半导体衬底100表面形成液态的氧化硅,从而所述液态的氧化硅不仅能够沉积于相邻鳍部103之间的半导体衬底表面,还能够流动至所述鳍部103下方进行沉积,直至使所述液态氧化硅与鳍部103的侧壁层底部相接触;当所述液态氧化硅与所述鳍部103相接触之后,将所述液态的氧化硅层固化形成第二绝缘层104;所述流动化学气相沉积工艺能够使使所述第二绝缘层104填充满所述半导体衬底100与所述鳍部103的侧壁层底部之间的空间;且所形成的第二绝缘层104的缺陷较少,电性隔离的性能较好。
请参考图11和图12,图12为图11在CC’方向上的剖面结构图,形成横跨所述鳍部103的顶部和侧壁的栅极结构105;在所述栅极结构105两侧的鳍部103内形成源/漏区106。
所述栅极结构105包括:横跨所述鳍部103的顶部和侧壁的栅介质层107、以及位于所述栅介质层107表面的栅电极层108。
所述栅电极层108的材料为多晶硅或金属;当所述栅电极层108的材料为多晶硅时,所述栅介质层107为氧化硅;当所述栅电极层108的材料为金属时,所述栅介质层107为高K材料。
所述源/漏区106的形成工艺为,以所述栅极结构105为掩膜,在所述栅极结构105两侧的鳍部103内进行离子注入形成源/漏区106;需要说明但是,当需要形成PMOS晶体管时,所述鳍部的材料为掺杂砷或磷的硅,则在所述栅极结构105两侧的鳍部103内离子注入p型离子硼或铟离子;当需要形成PMOS晶体管时,所述鳍部的材料为掺杂硼或铟的硅,则在所述栅极结构105两侧的鳍部103内离子注入n型离子磷或砷离子。
上述步骤完成之后,本实施例所述鳍式场效应管制作完成。本实施例在高于第一绝缘层102表面的伪鳍部101的侧壁和顶部表面形成鳍部103后,去除第一绝缘层102和伪鳍部101,使所形成的鳍部103能够抑制漏电流的产生,从而提高鳍式场效应管的性能;所形成的鳍部103与后续形成的第二绝缘层104能使鳍部103内部成为空腔,且所述鳍部103的厚度较薄;所述空腔能够在鳍式场效应管工作时,抑制载流子的扩散,从而减少漏电流;其次,所述鳍部103的厚度较薄,则鳍部103与栅极结构105相接触的沟道区的厚度较薄,从而能够减少漏电流,并增大驱动电流;因此所形成的鳍式场效应管的漏电流减少、驱动电流提高、偏置温度稳定、性能优良。
此外,由于所述伪鳍部101的材料为硅锗,所述鳍部103的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅,则所述鳍部103和伪鳍部101之间具有刻蚀选择性,因此在去除伪鳍部101时,对鳍部103的影响较小;进一步的,当鳍部103内硼、铟、磷或砷离子的掺杂浓度越高时,或伪鳍部101内锗的原子百分比浓度越高时,所述伪鳍部101和鳍部103之间的刻蚀选择比越高,则去除伪鳍部101时,对鳍部103的损伤越小,所形成的鳍式场效应管的性能越好。
本发明的发明人还提供一种基于上述鳍式场效应管的形成方法所形成的鳍式场效应管,请参考图11和图12,图12为图11在BB’方向上的剖面结构图,包括:提供半导体衬底100;位于所述半导体衬底100表面的第二绝缘层104;位于所述绝缘层104表面的若干鳍部103,所述鳍部103包括:位于绝缘层104表面且垂直于所述半导体衬底100的两个分立平行的侧壁层(未示出)、以及位于所述侧壁层顶部且由所述相邻两个侧壁层支撑的顶部层(未示出);横跨所述鳍部103的顶部层和侧壁层的栅极结构105;位于所述栅极结构105两侧的鳍部103内的源/漏区106。
所述半导体衬底100的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物(氮化硅或砷化镓等)。
在本实施例中,所述鳍部103由两个分立平行的侧壁层、以及位于所述侧壁层顶部且由所述相邻两个侧壁层支撑的顶部层构成;所述鳍部103的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅,当所述鳍部103的材料为掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅时,所形成的鳍部103的漏电流减少,导致载流子迁移率提高,器件性能提高;所述鳍部103的侧壁层和顶部层的厚度为2~20纳米,则所述鳍部103与栅极结构105相接触的沟道区的厚度较薄,载流子难以扩散;从而使鳍式场效应管工作时的漏电流减少,驱动电流提高,偏置温度稳定,性能改善。
所述第二绝缘层104的材料为氧化硅;所述第二绝缘层104用以隔离所述鳍部103与半导体衬底100,从而防止漏电流的产生。
所述栅极结构105包括横跨所述鳍部103的顶部层和侧壁层的栅介质层107、以及位于所述栅介质层107表面的栅电极层108;所述栅电极层108的材料为多晶硅或金属;当所述栅电极层108的材料为多晶硅时,所述栅介质层107为氧化硅;当所述栅电极层108的材料为金属时,所述栅介质层107为高K材料。
本实施例所述鳍式场效应管的鳍部103与第二绝缘层104使所述鳍部103的内部成为空腔,则所述鳍部103与栅极结构105相接触的沟道区的厚度较薄,从而抑制了载流子的扩散,减小了漏电流的产生;所述鳍式场效应管的漏电流减小,使驱动电流提高,偏置温度稳定,器件性能改善。
综上所述,所述鳍式场效应管的鳍部包括:位于绝缘层表面且垂直于所述半导体衬底的两个分立平行的侧壁层、以及位于所述侧壁层顶部且由所述两个侧壁层支撑的顶部层,由于所述鳍部与绝缘层使所述鳍部的内部成为空腔,且所述鳍部与栅极结构相接触的沟道区的厚度较薄,从而抑制了载流子在鳍部内的扩散,使鳍部与栅极结构相接触的沟道区厚度较薄,减少了漏电流的产生;因此所述鳍式场效应管漏电流较少,驱动电流提高,偏置温度稳定,器件性能提高。
所述鳍式场效应管的形成方法通过在高于所述第一绝缘层表面的伪鳍部的侧壁和顶部表面形成鳍部后,去除所述伪鳍部和第一绝缘层,再于所述鳍部和半导体衬底之间形成第二绝缘层,由于所形成的鳍部与第二绝缘层使所述鳍部的内部成为空腔,而所述空腔能够抑制载流子的扩散,从而减少漏电流的产生;此外,所形成的鳍部的厚度较薄,则鳍部与栅极结构相接触的沟道区厚度较薄,因此进一步减少了漏电流的产生;而漏电流的减少能够提高器件的驱动电流,使偏置温度稳定,器件的性能得以提高。
进一步的,当所述鳍部的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅,且所述伪鳍部的材料为硅锗时,则所述鳍部与伪鳍部之间具有刻蚀选择性,因此在刻蚀去除所述伪鳍部时,对鳍部的损伤较小,使所形成的器件性能较好。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (18)
1.一种鳍式场效应管,其特征在于,包括:
半导体衬底;
位于所述半导体衬底表面的绝缘层;
位于所述绝缘层表面的若干鳍部,所述鳍部包括:位于绝缘层表面且垂直于所述半导体衬底的两个分立平行的侧壁层、以及位于所述侧壁层顶部且由所述两个侧壁层支撑的顶部层;
横跨所述鳍部的顶部层和侧壁层的栅极结构;
位于所述栅极结构两侧的鳍部内的源/漏区。
2.如权利要求1所述鳍式场效应管,其特征在于,所述侧壁层和顶部层的厚度为2~20纳米。
3.如权利要求1所述鳍式场效应管,其特征在于,所述鳍部的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅。
4.如权利要求3所述鳍式场效应管,其特征在于,所述掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅中硼、铟、磷或砷的掺杂浓度为1e14~8e21原子/立方厘米。
5.如权利要求1所述鳍式场效应管,其特征在于,所述绝缘层的材料为氧化硅。
6.如权利要求1所述鳍式场效应管,其特征在于,所述栅极结构包括横跨所述鳍部的顶部层和侧壁层的栅介质层、以及位于所述栅介质层表面的栅电极层。
7.一种鳍式场效应管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面具有伪鳍部;
在所述半导体衬底表面形成第一绝缘层,所述第一绝缘层的表面低于所述伪鳍部的顶部;
在高于所述第一绝缘层表面伪鳍部的侧壁和顶部表面形成鳍部;
在形成所述鳍部后去除所述第一绝缘层和伪鳍部;
在去除第一绝缘层和伪鳍部后,在所述半导体衬底表面形成第二绝缘层,所述第二绝缘层表面与所述鳍部相接触;
形成横跨所述鳍部的顶部和侧壁的栅极结构;
在所述栅极结构两侧的鳍部内形成源/漏区。
8.如权利要求7所述鳍式场效应管的形成方法,其特征在于,所述鳍部的厚度为2~20纳米。
9.如权利要求7所述鳍式场效应管的形成方法,其特征在于,所述鳍部的材料为的材料为硅、掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅。
10.如权利要求9所述鳍式场效应管的形成方法,其特征在于,所述掺杂硼的硅、掺杂铟的硅、掺杂磷的硅或掺杂砷的硅中硼、铟、磷或砷的掺杂浓度为1e14~8e21原子/立方厘米。
11.如权利要求9所述鳍式场效应管的形成方法,其特征在于,所述鳍部的形成工艺为选择性外延沉积工艺。
12.如权利要求9所述鳍式场效应管的形成方法,其特征在于,所述伪鳍部的材料为硅锗。
13.如权利要求12所述鳍式场效应管的形成方法,其特征在于,所述硅锗中的硅与锗的原子比为10∶1~1∶10。
14.如权利要求7所述鳍式场效应管的形成方法,其特征在于,去除伪鳍部的工艺为干法刻蚀或湿法刻蚀。
15.如权利要求14所述鳍式场效应管的形成方法,其特征在于,所述干法刻蚀的刻蚀气体为HCl、CF4中的一种或两种,气压为5~500托。
16.如权利要求7所述鳍式场效应管的形成方法,其特征在于,所述第一绝缘层和第二绝缘层的材料为氧化硅。
17.如权利要求7所述鳍式场效应管的形成方法,其特征在于,所述第二绝缘层的形成工艺为流动化学气相沉积工艺。
18.如权利要求7所述鳍式场效应管的形成方法,其特征在于,所述栅极结构包括横跨所述鳍部的顶部和侧壁的栅介质层、以及位于所述栅介质层表面的栅电极层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210184979.3A CN103474461B (zh) | 2012-06-06 | 2012-06-06 | 鳍式场效应管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210184979.3A CN103474461B (zh) | 2012-06-06 | 2012-06-06 | 鳍式场效应管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103474461A true CN103474461A (zh) | 2013-12-25 |
CN103474461B CN103474461B (zh) | 2016-01-06 |
Family
ID=49799251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210184979.3A Active CN103474461B (zh) | 2012-06-06 | 2012-06-06 | 鳍式场效应管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103474461B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979402A (zh) * | 2015-05-14 | 2015-10-14 | 北京大学 | 碳纳米管三维鳍状场效应晶体管及其制备方法 |
CN105895530A (zh) * | 2016-03-11 | 2016-08-24 | 中国科学院微电子研究所 | 二维材料结构的制造方法和二维材料器件 |
CN106328522A (zh) * | 2016-09-12 | 2017-01-11 | 中国科学院微电子研究所 | 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122272A1 (ja) * | 2004-06-08 | 2005-12-22 | Nec Corporation | 歪みシリコンチャネル層を有するmis型電界効果トランジスタ |
CN1826696A (zh) * | 2003-08-05 | 2006-08-30 | 先进微装置公司 | 在半导体器件中改变载流子迁移率以达到整体设计目标 |
CN101038923A (zh) * | 2006-03-17 | 2007-09-19 | 三星电子株式会社 | 非易失存储器件及其制造方法 |
CN101366122A (zh) * | 2004-09-23 | 2009-02-11 | 英特尔公司 | U栅晶体管和制造方法 |
CN101924133A (zh) * | 2009-04-14 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 鳍式fet及其形成方法 |
-
2012
- 2012-06-06 CN CN201210184979.3A patent/CN103474461B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1826696A (zh) * | 2003-08-05 | 2006-08-30 | 先进微装置公司 | 在半导体器件中改变载流子迁移率以达到整体设计目标 |
WO2005122272A1 (ja) * | 2004-06-08 | 2005-12-22 | Nec Corporation | 歪みシリコンチャネル層を有するmis型電界効果トランジスタ |
CN101366122A (zh) * | 2004-09-23 | 2009-02-11 | 英特尔公司 | U栅晶体管和制造方法 |
CN101038923A (zh) * | 2006-03-17 | 2007-09-19 | 三星电子株式会社 | 非易失存储器件及其制造方法 |
CN101924133A (zh) * | 2009-04-14 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 鳍式fet及其形成方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979402A (zh) * | 2015-05-14 | 2015-10-14 | 北京大学 | 碳纳米管三维鳍状场效应晶体管及其制备方法 |
CN104979402B (zh) * | 2015-05-14 | 2018-05-29 | 北京大学 | 碳纳米管三维鳍状场效应晶体管及其制备方法 |
CN105895530A (zh) * | 2016-03-11 | 2016-08-24 | 中国科学院微电子研究所 | 二维材料结构的制造方法和二维材料器件 |
CN105895530B (zh) * | 2016-03-11 | 2019-03-19 | 中国科学院微电子研究所 | 二维材料结构的制造方法和二维材料器件 |
CN106328522A (zh) * | 2016-09-12 | 2017-01-11 | 中国科学院微电子研究所 | 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 |
CN106328522B (zh) * | 2016-09-12 | 2019-08-16 | 中国科学院微电子研究所 | 一种类Fin结构III-V族半导体场效应晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103474461B (zh) | 2016-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101703096B1 (ko) | 반도체 장치의 제조방법 | |
CN105097521A (zh) | 半导体器件的形成方法 | |
CN103426764B (zh) | 晶体管的形成方法 | |
TW201419539A (zh) | 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 | |
CN106558614A (zh) | 半导体结构及其形成方法 | |
US11973126B2 (en) | Isolation structures for transistors | |
CN103594361A (zh) | 半导体结构的形成方法 | |
CN104752216B (zh) | 晶体管的形成方法 | |
CN103474461B (zh) | 鳍式场效应管及其形成方法 | |
TW201801157A (zh) | 半導體裝置及其製作方法 | |
CN102931232A (zh) | Nmos晶体管及其形成方法 | |
CN103871951B (zh) | 沟槽填充方法 | |
CN103258742B (zh) | 晶体管的形成方法 | |
CN104425275A (zh) | 半导体结构的形成方法 | |
CN103515237A (zh) | 晶体管的形成方法 | |
CN104217957B (zh) | 晶体管及其形成方法 | |
CN103632945B (zh) | 鳍式场效应晶体管的形成方法 | |
CN103123899B (zh) | FinFET器件制造方法 | |
CN103515420B (zh) | 半导体器件及其形成方法 | |
CN105609469A (zh) | 半导体器件的形成方法 | |
CN105097519A (zh) | 半导体结构的形成方法 | |
CN103426766B (zh) | Pmos晶体管及其形成方法 | |
CN102130161A (zh) | 功率场效应管及其制造方法 | |
CN107665807B (zh) | 一种半导体器件及其制作方法 | |
US20230352564A1 (en) | Semiconductor device and methods of formation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |