CN106328522A - 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 - Google Patents

一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106328522A
CN106328522A CN201610817646.8A CN201610817646A CN106328522A CN 106328522 A CN106328522 A CN 106328522A CN 201610817646 A CN201610817646 A CN 201610817646A CN 106328522 A CN106328522 A CN 106328522A
Authority
CN
China
Prior art keywords
layer
preparation
structure iii
field effect
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610817646.8A
Other languages
English (en)
Other versions
CN106328522B (zh
Inventor
刘洪刚
李跃
王盛凯
龚著靖
常虎东
孙兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610817646.8A priority Critical patent/CN106328522B/zh
Publication of CN106328522A publication Critical patent/CN106328522A/zh
Application granted granted Critical
Publication of CN106328522B publication Critical patent/CN106328522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种类Fin结构III‑V族半导体场效应晶体管。所述晶体管主要包括衬底、氧化层、缓冲层,其中氧化层生长于衬底上并刻蚀有凹槽,缓冲层形成于刻蚀凹槽中且表面凸出于凹槽。本发明公开的类Fin结构III‑V族半导体场效应晶体管不仅能够实现低的界面态密度,提高沟道迁移率,降低沟道中载流子的散射,而且能够有效抑制器件的短沟道效应和DIBL效应,在高速、低功耗和高迁移率上,满足了CMOS技术的应用需求。

Description

一种类Fin结构III-V族半导体场效应晶体管及其制备方法
技术领域
本发明涉及一种半导体器件,且具体而言,涉及一种半导体场效应晶体管的结构及其形成方法。
背景技术
随着MOS器件特征尺寸的不断等比例缩小,集成电路集成度不断提高,传统硅材料的平面CMOS器件想要提高器件的性能是很困难的。尤其是当进入22纳米工艺技术时代后,平面器件会出现短沟道效应和漏致势垒降低(DIBL)效应,会导致器件的关态电流急剧增加和产生很大的漏电流。为了解决上述问题,出现了双栅、Fin、三栅以及环栅结构的半导体场效应晶体管,能够有效的解决短沟道效应和漏致势垒降低(DIBL)效应,增强了栅对沟道的控制。为了提高器件的性能,III-V族半导体材料比硅材料更加优越,尤其是具有较高的迁移率,但是III-V族的界面态密度很高,导致界面上散射比较严重,从而影响到沟道里的迁移率。
由于III-V族器件需要III-V族材料作为衬底片,在工业生产中会增加成本,同时III-V族材料的衬底片比硅的衬底片更容易损坏。
需要用新的方法或技术不仅降低界面态密度,而且抑制短沟道效应和漏致势垒降低(DIBL)效应,使得器件拥有较高的迁移率的同时,还能够降低成本并且延长寿命。
发明内容
(一)要解决的技术问题
本发明提供了一种类Fin结构III-V族半导体场效应晶体管及其制备方法,用于降低界面态密度,抑制器件的短沟道效应和漏致势垒降低(DIBL)效应。
(二)技术方案
基于上述问题,本发明提供了一种类Fin结构III-V族半导体场效应晶体管的制备方法,包括以下步骤:
S1、在衬底上生长氧化层,并在氧化层上进行凹槽刻蚀;
S2、在S1中氧化层上生长缓冲层,所述缓冲层形成于S1的凹槽中并且其表面凸出于凹槽;
S3、在S2中缓冲层的上方和两侧依次生长掺杂层、势垒层、高迁移率沟道层、界面控制层;
S4、在晶体管的源漏区域,在S3中界面控制层的上方和两侧依次生长界面延伸层、高掺杂源漏欧姆层和源漏金属层;
S5、在晶体管栅极区域,在S3中界面控制层的上方和两侧、以及靠近源漏区域的侧面形成高K栅介质层和金属层。
上述方法中,衬底以硅、锗、砷化镓、磷化镓、氮化镓、氮化铝、磷化铟或碳化硅为材料。
上述方法中,氧化层为材料氧化硅、三氧化二铝、氧化铪或氧化锌。
上述方法中,缓冲层在凹槽内和凹槽外凸出部分的形状可为正方体、梯形体或圆柱体。
上述方法中,缓冲层由III-V族材料组成,而且缓冲层的禁带宽度大于高迁移率沟道层的禁带宽度。上述方法中,掺杂层生长在缓冲层上,掺杂层为N型或P型掺杂,势垒层的禁带宽度要大于高迁移率沟道层的禁带宽度。
上述方法中,高迁移率沟道层的材料为砷化镓、砷化铟、磷化铟、锑化铟或锑化镓的,或者它们组成的化合物或者所述各种化合物形成的多元合金。
上述方法中,界面控制层的禁带宽度应大于高迁移率沟道的禁带宽度,且二者材料应晶格匹配。
上述方法中,源和漏区域上的界面延伸层是高掺杂源漏欧姆层和界面控制层的过渡。
上述方法中,高掺杂源漏欧姆层采用高掺杂的III-V族半导体材料。
上述方法中,高K栅介质层所用材料的介电常数大于硅的介电常数,高K栅介质材料为氧化铝、氧化铪、氧化钛、氧化锆或氧化钇或者它们的任意组合。
上述方法中,源漏金属层选择低电阻的金属作为源漏电极,栅金属层由功函数金属层和低电阻金属层组成。
(三)有益效果
本发明具有以下有益效果:
1、本发明可以在硅衬底上形成器件从而降低材料成本;
2、本发明利用界面控制层技术钝化器件的界面,降低界面态密度,减小沟道中载流子散射,提高沟道的迁移率;
3、本发明采用类Fin结构,能够有效抑制器件的短沟道效应和DIBL效应,界面控制层(介电常数比二氧化硅高)与高k介质相结合降低有效氧化层厚度,增强栅极对沟道的控制力,从而提高了器件的开关速度;源和漏区域之间凹槽的两边墙壁有高k介质层,栅压下能够在源漏区域聚集电子,降低源漏区域的寄生电阻,提高器件的驱动电流。
附图说明
图1是本发明提供的一种类Fin结构III-V族半导体场效应晶体管的结构示意图;
图2是一种类Fin结构III-V族半导体场效应晶体管在X轴方向的截面图;
图3是一种类Fin结构III-V族半导体场效应晶体管在Z轴方向的截面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
本发明提供的类Fin结构III-V族半导体场效应晶体管,利用原子层沉积(ALD)技术实现栅介质和栅金属的沉积,从而实现类Fin的栅结构,可以提高III-V族半导体场效应晶体管的电流驱动能力和栅控能力。
参照图1及图2,以下具体介绍本发明的类Fin结构III-V族半导体场效应晶体管的一个实施例的制备方法:
S1、在衬底101上生长氧化层102,并在氧化层102上进行凹槽刻蚀;
S2、在氧化层102上生长缓冲层103,缓冲层103形成于S1的凹槽中并且其表面凸出于凹槽,且缓冲层103在凹槽内和凹槽外凸出部分的形状均为正方体;
S3、在缓冲层103的上方和两侧依次生长掺杂层104、势垒层105、高迁移率沟道层106、界面控制层107。其中,高迁移率沟道层106的禁带宽度小于势垒层105和缓冲层103的禁带宽度;
S4、在晶体管的源漏区域,在界面控制层107的上方和两侧依次生长界面延伸层108、高掺杂源漏欧姆层109和源漏金属层111,其中,界面控制层106的禁带宽度大于高迁移率沟道106,且界面控制层107和高迁移率沟道106的材料应晶格匹配。界面延伸层108是高掺杂源漏欧姆层109和界面控制层107的过渡,高掺杂源漏欧姆层109采用高掺杂的III-V族半导体材料。源漏金属层111选择低电阻的金属作为源漏电极;
S5、在所述晶体管栅极区域,在所述界面控制层107的上方和两侧、以及靠近源漏区域的侧面形成高K栅介质层110和金属层112,其中高K栅介质层110材料的介电常数大于硅的介电常数,栅金属层112由功函数金属层和低电阻金属层组成。
上述实施例中衬底101材料可为为硅、锗、砷化镓、磷化镓、氮化镓、氮化铝、磷化铟或碳化硅;氧化层102的材料可为氧化硅、三氧化二铝、氧化铪或氧化锌;掺杂层104可为N型或P型掺杂;高迁移率沟道层106选择III-V族半导体材料砷化镓、砷化铟、磷化铟、锑化铟或锑化镓,或者它们组成的化合物或者所述各种化合物形成的多元合金;高K栅介质层110的材料为氧化铝、氧化铪、氧化钛、氧化锆或氧化钇以及它们的任意组合;另缓冲层103用于匹配衬底101与势垒层105之间的晶格,使失配应力降到最低。
上述实施例中,缓冲层103在凹槽内和凹槽外凸出部分的形状还可为梯形体或圆柱体。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (14)

1.一种类Fin结构III-V族半导体场效应晶体管的制备方法,包括以下步骤:
S1、在衬底(101)上生长氧化层(102),并在所述氧化层(102)上进行凹槽刻蚀;
S2、在所述氧化层(102)上生长缓冲层(103),所述缓冲层(103)形成于S1的凹槽中并且其表面凸出于凹槽;
S3、在所述缓冲层(103)的上方和两侧依次生长掺杂层(104)、势垒层(105)、高迁移率沟道层(106)、界面控制层(107);
S4、在所述晶体管的源漏区域,在所述界面控制层(107)的上方和两侧依次生长界面延伸层(108)、高掺杂源漏欧姆层(109)和源漏金属层(111);
S5、在所述晶体管栅极区域,在所述界面控制层(107)的上方和两侧、以及靠近源漏区域的侧面形成高K栅介质层(110)和金属层(112)。
2.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述单晶衬底(101)的材料为硅、锗、砷化镓、磷化镓、氮化镓、氮化铝、磷化铟或碳化硅。
3.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述氧化层(102)为材料氧化硅、三氧化二铝、氧化铪或氧化锌。
4.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述缓冲层(103)在所述凹槽内和凹槽外凸出部分的形状为正方体、梯形体和圆柱体中任一种。
5.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述缓冲层(103)由III-V族材料组成,且所述缓冲层(103)的禁带宽度高于迁移率沟道层(106)的禁带宽度。
6.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述掺杂层(104)为N型或P型掺杂。
7.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述势垒层(105)的禁带宽度大于所述高迁移率沟道层(106)。
8.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述高迁移率沟道层(106)为砷化镓、砷化铟、磷化铟、锑化铟或锑化镓,或者它们组成的化合物或所述化合物形成的多元合金。
9.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述界面控制层(107)的禁带宽度大于所述高迁移率沟道(106),且二者材料晶格匹配。
10.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述源和漏区域上的界面延伸层(108)是所述高掺杂源漏欧姆层(109)和界面控制层(107)的过渡。
11.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,高掺杂源漏欧姆层(109)采用高掺杂的III-V族半导体材料。
12.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述高K栅介质层(110)的材料为氧化铝、氧化铪、氧化钛、氧化锆或氧化钇或它们的任意组合。
13.如权利要求1所述的类Fin结构III-V族半导体场效应晶体管的制备方法,其特征在于,所述栅金属层(112)由功函数金属层和低电阻金属层组成。
14.一种类Fin结构III-V族半导体场效应晶体管,采用如权利要求1至13中任一项所述的类Fin结构III-V族半导体场效应晶体管的制备方法制备。
CN201610817646.8A 2016-09-12 2016-09-12 一种类Fin结构III-V族半导体场效应晶体管及其制备方法 Active CN106328522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610817646.8A CN106328522B (zh) 2016-09-12 2016-09-12 一种类Fin结构III-V族半导体场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610817646.8A CN106328522B (zh) 2016-09-12 2016-09-12 一种类Fin结构III-V族半导体场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106328522A true CN106328522A (zh) 2017-01-11
CN106328522B CN106328522B (zh) 2019-08-16

Family

ID=57786778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610817646.8A Active CN106328522B (zh) 2016-09-12 2016-09-12 一种类Fin结构III-V族半导体场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106328522B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847887A (zh) * 2017-01-13 2017-06-13 桂林电子科技大学 一种iii‑v族环栅场效应晶体管及其制备方法
CN108321199A (zh) * 2017-12-28 2018-07-24 中国电子科技集团公司第五十五研究所 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121961A1 (en) * 2006-09-08 2008-05-29 Till Schloesser Transistor and memory cell array
US20090001454A1 (en) * 2007-06-26 2009-01-01 Elpida Memory, Inc. Semiconductor device and transistor
CN103474461A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN105493252A (zh) * 2013-09-26 2016-04-13 英特尔公司 用于片上系统(SoC)应用的垂直非平面半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121961A1 (en) * 2006-09-08 2008-05-29 Till Schloesser Transistor and memory cell array
US20090001454A1 (en) * 2007-06-26 2009-01-01 Elpida Memory, Inc. Semiconductor device and transistor
CN103474461A (zh) * 2012-06-06 2013-12-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN105493252A (zh) * 2013-09-26 2016-04-13 英特尔公司 用于片上系统(SoC)应用的垂直非平面半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847887A (zh) * 2017-01-13 2017-06-13 桂林电子科技大学 一种iii‑v族环栅场效应晶体管及其制备方法
CN108321199A (zh) * 2017-12-28 2018-07-24 中国电子科技集团公司第五十五研究所 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法

Also Published As

Publication number Publication date
CN106328522B (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US10727334B2 (en) Lateral DMOS device with dummy gate
CN101667595B (zh) 半导体装置
JP5328722B2 (ja) 高移動度チャネル(High−MobilityChannels)を有する装置のソース/ドレイン工学
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN102931231A (zh) 一种高迁移率iii-v族半导体mos场效应晶体管
KR101286707B1 (ko) 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법
CN102074583A (zh) 一种低功耗复合源结构mos晶体管及其制备方法
CN102983171A (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN104201195B (zh) 一种无结场效应晶体管及其制备方法
US20120261645A1 (en) Graphene Device Having Physical Gap
CN102969360A (zh) 一种iii-v族半导体纳米线阵列场效应晶体管
CN105633147A (zh) 隧穿场效应晶体管及其制造方法
KR20140088658A (ko) 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
US9847387B2 (en) Field effect semiconductor component and method for producing it
CN106328522B (zh) 一种类Fin结构III-V族半导体场效应晶体管及其制备方法
CN105118858A (zh) 纵向隧穿场效应晶体管
CN106298947B (zh) 一种双栅InGaAs PMOS场效应晶体管
CN106098765B (zh) 一种增加电流开关比的隧穿场效应晶体管
CN102117834B (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
CN102117833B (zh) 一种梳状栅复合源mos晶体管及其制作方法
CN102569391B (zh) Mos晶体管及其制作方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN102569405B (zh) 具有准同轴电缆结构的隧穿晶体管及其形成方法
KR102273935B1 (ko) 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터
CN102983172A (zh) GaAs基垂直结构MOS器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant