CN106847887A - 一种iii‑v族环栅场效应晶体管及其制备方法 - Google Patents
一种iii‑v族环栅场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106847887A CN106847887A CN201710026314.2A CN201710026314A CN106847887A CN 106847887 A CN106847887 A CN 106847887A CN 201710026314 A CN201710026314 A CN 201710026314A CN 106847887 A CN106847887 A CN 106847887A
- Authority
- CN
- China
- Prior art keywords
- layer
- iii
- drain
- group iii
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 238000000926 separation method Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 2
- 230000001629 suppression Effects 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical group [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
本发明公开一种III‑V族环栅场效应晶体管及其制备方法，由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III‑V族半导体沟道层、第二界面控制层、III‑V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成。采用III‑V族半导体材料作为沟道材料，用埋沟道结构加入界面控制层可以有效减少沟道散射，提高沟道载流子迁移率高；采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力，能够有效抑制器件的短沟道效应和DIBL效应；环栅场效应晶体管可以集成在硅衬底上，可以与其它硅基CMOS集成器件实现单片集成；提供的III‑V族环栅场效应晶体管能够满足III‑V族CMOS在数字电路中的应用。
Description
技术领域
本发明涉及半导体集成技术领域，具体涉及一种III-V族环栅场效应晶体管及其制备方法。
背景技术
随着器件的特征尺寸等比例缩小，硅基CMOS器件的性能和集成电路的集成度得到了巨大的提升。当CMOS技术进入45纳米技术节点后，传统的硅基CMOS器件已经满足不了对半导体性能上的需求，引入新材料、新结构已经成为后摩尔时代的解决方案之一。III-V族半导体材料具有高电子迁移率，较宽的禁带宽度等特点成为了CMOS器件沟道材料的首选之一。同时，当器件尺寸进入22纳米技术节点以后，器件的短沟效应、源漏穿通和量子效应等因素严重影响CMOS器件的各项性能。双栅、Fin以及环栅结构的半导体场效应晶体管比传统的平面器件在抑制短沟效应上有更大的优势。因此，将III-V族材料和新型的结构在制作工艺上进行结合，能够充分发挥III-V族材料的材料特性和提高CMOS器件的直流特性，以满足高性能III-V族CMOS的技术要求。
发明内容
本发明提供一种III-V族环栅场效应晶体管及其制备方法，以III-V族化合物半导体材料作为沟道材料，采用环栅器件结构，能够有效提高III-V族MOS器件的栅控能力和电流驱动能力。
本发明是通过以下技术方案实现的：
一种III-V族环栅场效应晶体管的制备方法，包括如下步骤：
步骤1、在单晶衬底上沉积隔离层，在隔离层上沉积键合金属层，形成第一键合片；
步骤2、制备III-V族半导体外延衬底，该III-V族半导体外延衬底从下至上依次为III-V族半导体层、III-V族半导体源漏层、第二界面控制层、III-V族半导体沟道层和第一界面控制层；
步骤3、在III-V族半导体外延衬底上沉积第一栅介质层的材料层，在第一栅介质层上沉积第一栅金属层，在第一栅金属层上沉积键合金属层，形成第二键合片；
步骤4、将第一键合片的键合金属层103和第二键合片的键合金属层103相对，且让第一键合片位于第二键合片之下，并通过键合的方式将第一键合片和所述第二键合片键合在一起，形成键合体；
步骤5、去除键合体的III-V族半导体层，直至III-V族半导体源漏层停止；
步骤6、在键合体上部的中间部分刻蚀出剖面呈凹字形的凹槽，其中凹槽的上部即沟道区域刻蚀至第二界面控制层之上，凹槽的侧部即源漏区域刻蚀至第一栅介质层之上；
步骤7、在凹槽两侧壁上形成界面控制层侧墙；
步骤8、在凹槽外侧的中间部分形成第二栅介质层，并在第二栅介质层上形成第二栅金属层；
步骤9、在III-V族半导体源漏层上形成源漏金属层。
上述步骤2中，需要对形成的第二键合片进行平坦化处理。
上述方案中，采用化学机械抛光的方式对第二键合片进行平坦化处理。
上述步骤7中，界面控制层侧墙的材料与第一界面控制层和第二界面控制层的材料相同。
上述步骤8中，第二栅介质层和第二栅金属层的覆盖面积一致。
上述步骤9中，源漏金属层覆盖在III-V族半导体源漏层上方的外侧部分，且2个源漏金属层之间的距离大于2个III-V族半导体源漏层之间的距离。
一种III-V族环栅场效应晶体管，包括晶体管本体，所述晶体管本体由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III-V族半导体沟道层、第二界面控制层、III-V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成；单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III-V族半导体沟道层、第二界面控制层和III-V族半导体源漏层从下至上依次叠放，形成键合体；键合体上部的中间部分刻蚀出剖面呈凹字形的凹槽，凹槽的上部即沟道区域刻蚀至键合体的第二界面控制层之上，凹槽的侧部即源漏区域刻蚀至键合体的第一栅介质层之上；界面控制层侧墙设置在凹槽的侧壁两侧；第二栅介质层覆盖在凹槽外侧的中间部分，第二栅金属层覆盖在第二栅介质层上；源漏金属层覆盖在III-V族半导体源漏层上。
上述方案中，界面控制层侧墙的材料与第一界面控制层和第二界面控制层的材料相同。
上述方案中，第二栅介质层和第二栅金属层的覆盖面积一致。
上述方案中，源漏金属层覆盖在III-V族半导体源漏层上方的外侧部分，即2个源漏金属层之间的距离大于2个III-V族半导体源漏层之间的距离。
与现有技术相比，本发明具有如下特点：
1、采用III-V族半导体材料作为沟道材料，用埋沟道结构加入界面控制层可以有效减少沟道散射，提高沟道载流子迁移率高；
2、采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力，能够有效抑制器件的短沟道效应和DIBL效应；
3、环栅场效应晶体管可以集成在硅衬底上，可以与其它硅基CMOS集成器件实现单片集成；
4、提供的III-V族环栅场效应晶体管能够满足III-V族CMOS在数字电路中的应用。
附图说明
图1为本发明所提供的III-V族环栅场效应晶体管的结构示意图；
图2为在单晶衬底沉积依次所述隔离层和所述键合金属层后形成的所述第一键合片的结构示意图；
图3为所述III-V族半导体外延衬底上形成所述栅介质层、栅金属层和所述键合金属层后经过化学机械抛光的结构示意图，也为第二键合片的结构示意图；
图4为所述第二键合片倒扣在第一键合片后的键合片的结构示意图；
图5为在所述键合片上去除所述III-V族半导体外延衬底的部分材料层直至所述III-V族半导体源漏层的材料层停止后的结构示意图；
图6为将所述去除部分所述III-V族半导体源漏层的材料层，形成长方体的沟道区的结构示意图；
图7为在所述长方体的沟道区的截面示意图；
图8为形成所述长方体的沟道区形成在界面控制层侧墙后的结构示意图；
图9为形成所述长方体的沟道区形成在界面控制层侧墙后的截面示意图；
图10为沟道区形成所述栅介质层和栅金属层后的结构示意图；
图11为沟道区形成所述栅介质层和栅金属层后的截面示意图。
图中标号：101、单晶衬底；102、隔离层；103、键合金属层；104a、第一栅金属层；104b、第二栅金属层；105a、第一栅介质层；105b、第二栅介质层；106a、第一界面控制层；106b、第二界面控制层；107、III-V族半导体沟道层；108、III-V族半导体源漏层；109、源漏金属层；110、界面控制层侧墙；111、III-V族半导体层。
具体实施方式
一种III-V族环栅场效应晶体管，由如图1所示，单晶衬底101、隔离层102、键合金属层103、第一栅金属层104a、第一栅介质层105a、第一界面控制层106a、III-V族半导体沟道层107、第二界面控制层106b、III-V族半导体源漏层108、界面控制层侧墙110、第二栅介质层105b、第二栅金属层104b和源漏金属层109组成。
单晶衬底101、隔离层102、键合金属层103、第一栅金属层104a、第一栅介质层105a、第一界面控制层106a、III-V族半导体沟道层107、第二界面控制层106b和III-V族半导体源漏层108从下至上依次叠放，形成键合体。
键合体上部的中间部分刻蚀出剖面呈凹字形的凹槽，凹槽的上部即源漏区域刻蚀至键合体的第二界面控制层106b之上，凹槽的侧部即沟道区域刻蚀至键合体的第一栅介质层105a之上。
界面控制层侧墙110设置在凹槽的侧壁两侧。界面控制层侧墙110的材料与第一界面控制层106a和第二界面控制层106b的材料相同。
第二栅介质层105b覆盖在凹槽外侧的中间部分，第二栅金属层104b覆盖在第二栅介质层105b上。第二栅介质层105b和第二栅金属层104b的覆盖面积一致，且均与III-V族半导体源漏层108、第二界面控制层106b、III-V族半导体沟道层107和第一界面控制层106a不相接并保持一定距离。
源漏金属层109覆盖在III-V族半导体源漏层108上。源漏金属层109仅覆盖在III-V族半导体源漏层108上方的外侧部分，即2个源漏金属层109之间的距离大于2个III-V族半导体源漏层108之间的距离。
在本发明中，单晶衬底101为单晶硅，厚度为350微米。隔离层102为二氧化硅，隔离层102的厚度为100纳米。键合金属层103从下之上为钛和金的叠层，键合金属层103中钛的厚度为10纳米，金的厚度为40纳米。第一栅金属层104a从下之上为金和氮化钛的叠层，第一栅金属层104a中金的厚度最薄处为30纳米，氮化钛的厚度为20纳米。第一栅介质层105a和第二栅介质层105b为三氧化二铝，厚度为3纳米。第一界面控制层106a和第二界面控制层106b为磷化铟，厚度为2纳米。III-V族半导体沟道层107为铟镓砷层，其中铟镓砷的原子比值铟：镓：砷＝0.53：0.47：1，厚度为5纳米。界面控制层侧墙110为磷化铟，厚度为2纳米。第二栅金属层104b从下之上为氮化钛和金的叠层，第二栅金属层104b金的厚度最薄处为30纳米，氮化钛的厚度为20纳米。III-V族半导体源漏层108为硅掺杂的铟镓砷层，其中铟镓砷的原子比值为铟：镓：砷＝0.53：0.47：1，厚度为40纳米。源漏金属层109为从下之上为钼/钛/金的叠层，厚度分别为30/30/400纳米。
一种III-V族环栅场效应晶体管的制备方法，包括如下步骤：
步骤1：在单晶衬底101上生成隔离层，在隔离层102上沉积键合金属层103，从而形成第一键合片。如图2所示。
上述隔离层102的沉积方法包括原子层沉积、等离子增强化学气相沉积、磁控溅射、分子束外延或金属有机化学气相沉积、干法氧化、湿法氧化中的一种或多种沉积方法。在本发明优选实施例中，隔离层102的沉积方法为等离子增强化学气相沉积。
上述键合金属层103的沉积方法包括磁控溅射、电子束蒸发中的一种或两种相结合。在本发明优选实施例中，键合金属层103的沉积方法为电子束蒸发。
步骤2：制备III-V族半导体外延衬底，该III-V族半导体外延衬底从下至上依次为III-V族半导体层111、III-V族半导体源漏层108、第二界面控制层106b、III-V族半导体沟道层107和第一界面控制层106a。
步骤3：在III-V族半导体外延衬底上沉积第一栅介质层105a，在第一栅介质层105a上沉积第一栅金属层104a，在第一栅金属层104a上沉积键合金属层103，沉积完成后通过化学机械抛光的方式对其进行平坦化处理，从而形成第二键合片。如图3所示。
上述第一栅介质层105a采用原子层沉积的方法沉积。
上述第一栅金属层104a采用溅射、蒸发或原子层沉积的方式沉积。在本发明优选实施例中，采用原子层沉积的方式沉积第一栅金属层104a。
键合金属层103的沉积方法包括磁控溅射、电子束蒸发中的一种或两种相结合。在本发明优选实施例中，键合金属层103的沉积为电子束蒸发。
步骤3：将第一键合片的键合金属层103和第二键合片的键合金属层103相对，采用键合的方式将第一键合片和第二键合片键合在一起，形成键合体。如图4所示。
键合时让第一键合片位于第二键合片之下，所采用的键合方式为金属-金属键合。
步骤4：去除键合体上的III-V族半导体层111，直至III-V族半导体源漏层108停止。如图5所示。
键合完成后，采用干法刻蚀或湿法腐蚀的方式去除III-V族半导体外延衬底上的III-V族半导体层111。在本发明优选实施例中，采用湿法腐蚀的方式去除III-V族半导体外延衬底上的III-V族半导体111。
步骤5：在键合体上刻蚀出剖面呈凹字形的凹槽，即：去除键合体上壁的中间部分的III-V族半导体源漏层108，形成长方体的源漏区域，此外去除键合体侧壁的中间部分的第一界面控制层106a、第二界面控制层106b和III-V族半导体沟道层107，形成沟道区域源漏区域。如图6和7所示。
采用光刻或干法刻蚀的方式去除部分III-V族半导体源漏层108。
采用光刻或干法刻蚀的方式刻出界面控制层106b的上表面，界面控制层106b、III-V族半导体沟道层107和界面控制层106a的侧壁。
步骤6：在凹槽的两侧形成在界面控制层侧墙110。如图8和9所示。
界面控制层侧墙110和第一界面控制层106a和第二界面控制层106b的材料相同，采用MBE的方法实现。
步骤7：在第二界面控制层106b和界面控制层侧墙110的材料层上形成第二栅介质层105b，并在第二栅介质层105b上形成第二栅金属层104b。如图10和11所示。
采用原子层沉积的方式沉积第二栅介质层105b。
采用溅射、蒸发或原子层沉积的方式沉积第二栅金属层104b。在本发明优选实施例中，采用原子层沉积的方式沉积第二栅金属层104b。
步骤8：在III-V族半导体源漏层108上形成源漏金属层109。如图1所示。
首先，采用溅射、蒸发或原子层沉积的方式在III-V族半导体源漏层108上沉积源漏金属层109的材料层。在本发明优选实施例中，采用溅射的方式沉积源漏金属层109的材料层。然后，再采用光刻、剥离、干法刻蚀或湿法腐蚀的方式去除多余的源漏金属层109的材料层，形成源漏金属层109。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (10)
1.一种III-V族环栅场效应晶体管的制备方法，其特征是，包括如下步骤：
步骤1、在单晶衬底(101)上沉积隔离层(102)，在隔离层(102)上沉积键合金属层(103)，形成第一键合片；
步骤2、制备III-V族半导体外延衬底，该III-V族半导体外延衬底从下至上依次为III-V族半导体层(111)、III-V族半导体源漏层(108)、第二界面控制层(106b)、III-V族半导体沟道层(107)和第一界面控制层(106a)；
步骤3、在III-V族半导体外延衬底上沉积第一栅介质层(105a)的材料层，在第一栅介质层(105a)上沉积第一栅金属层(104a)，在第一栅金属层(104a)上沉积键合金属层(103)，形成第二键合片；
步骤4、将第一键合片的键合金属层103和第二键合片的键合金属层103相对，且让第一键合片位于第二键合片之下，并通过键合的方式将第一键合片和所述第二键合片键合在一起，形成键合体；
步骤5、去除键合体的III-V族半导体层(111)，直至III-V族半导体源漏层(108)停止；
步骤6、在键合体上部的中间部分刻蚀出剖面呈凹字形的凹槽，其中凹槽的上部即沟道区域刻蚀至第二界面控制层(106b)之上，凹槽的侧部即源漏区域刻蚀至第一栅介质层(105a)之上；
步骤7、在凹槽两侧壁上形成界面控制层侧墙(110)；
步骤8、在凹槽外侧的中间部分形成第二栅介质层(105b)，并在第二栅介质层(105b)上形成第二栅金属层(104b)；
步骤9、在III-V族半导体源漏层(108)上形成源漏金属层(109)。
2.根据权利要求1所述一种III-V族环栅场效应晶体管的制备方法，其特征是，步骤2中，需要对形成的第二键合片进行平坦化处理。
3.根据权利要求2所述一种III-V族环栅场效应晶体管的制备方法，其特征是，采用化学机械抛光的方式对第二键合片进行平坦化处理。
4.根据权利要求1所述一种III-V族环栅场效应晶体管的制备方法，其特征是，步骤7中，界面控制层侧墙(110)的材料与第一界面控制层(106a)和第二界面控制层(106b)的材料相同。
5.根据权利要求1所述一种III-V族环栅场效应晶体管的制备方法，其特征是，步骤8中，第二栅介质层(105b)和第二栅金属层(104b)的覆盖面积一致。
6.根据权利要求1所述一种III-V族环栅场效应晶体管的制备方法，其特征是，步骤9中，源漏金属层(109)覆盖在III-V族半导体源漏层(108)上方的外侧部分，且2个源漏金属层(109)之间的距离大于2个III-V族半导体源漏层(108)之间的距离。
7.一种III-V族环栅场效应晶体管，包括晶体管本体，其特征在于：所述晶体管本体由单晶衬底(101)、隔离层(102)、键合金属层(103)、第一栅金属层(104a)、第一栅介质层(105a)、第一界面控制层(106a)、III-V族半导体沟道层(107)、第二界面控制层(106b)、III-V族半导体源漏层(108)、界面控制层侧墙(110)、第二栅介质层(105b)、第二栅金属层(104b)和源漏金属层(109)组成；
单晶衬底(101)、隔离层(102)、键合金属层(103)、第一栅金属层(104a)、第一栅介质层(105a)、第一界面控制层(106a)、III-V族半导体沟道层(107)、第二界面控制层(106b)和III-V族半导体源漏层(108)从下至上依次叠放，形成键合体；
键合体上部的中间部分刻蚀出剖面呈凹字形的凹槽，凹槽的上部即沟道区域刻蚀至键合体的第二界面控制层(106b)之上，凹槽的侧部即源漏区域刻蚀至键合体的第一栅介质层(105a)之上；
界面控制层侧墙(110)设置在凹槽的侧壁两侧；
第二栅介质层(105b)覆盖在凹槽外侧的中间部分，第二栅金属层(104b)覆盖在第二栅介质层(105b)上；
源漏金属层(109)覆盖在III-V族半导体源漏层(108)上。
8.根据权利要求7所述的一种III-V族环栅场效应晶体管，其特征在于：界面控制层侧墙(110)的材料与第一界面控制层(106a)和第二界面控制层(106b)的材料相同。
9.根据权利要求7所述的一种III-V族环栅场效应晶体管，其特征在于：第二栅介质层(105b)和第二栅金属层(104b)的覆盖面积一致。
10.根据权利要求7所述的一种III-V族环栅场效应晶体管，其特征在于：源漏金属层(109)覆盖在III-V族半导体源漏层(108)上方的外侧部分，即2个源漏金属层(109)之间的距离大于2个III-V族半导体源漏层(108)之间的距离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710026314.2A CN106847887A (zh) | 2017-01-13 | 2017-01-13 | 一种iii‑v族环栅场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710026314.2A CN106847887A (zh) | 2017-01-13 | 2017-01-13 | 一种iii‑v族环栅场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106847887A true CN106847887A (zh) | 2017-06-13 |
Family
ID=59123201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710026314.2A Pending CN106847887A (zh) | 2017-01-13 | 2017-01-13 | 一种iii‑v族环栅场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847887A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833923A (zh) * | 2017-10-30 | 2018-03-23 | 桂林电子科技大学 | 一种硅基InGaAs沟道双栅MOSFET器件及其制备方法 |
| CN110176402A (zh) * | 2019-06-21 | 2019-08-27 | 上海华力集成电路制造有限公司 | 一种fdsoi pmos浅掺杂离子注入方法 |
| CN112563332A (zh) * | 2020-12-16 | 2021-03-26 | 南京工程学院 | Ge基双栅型InGaAs nMOSFET器件及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039767A (ko) * | 1999-08-03 | 2001-05-15 | 포만 제프리 엘 | 수직형 채널 전계 효과 트랜지스터 및 그 제조 방법 |
| CN103022135A (zh) * | 2012-12-14 | 2013-04-03 | 中国科学院微电子研究所 | 一种iii-v族半导体纳米线场效应晶体管器件及其制作方法 |
| CN103715195A (zh) * | 2013-12-27 | 2014-04-09 | 中国科学院上海微系统与信息技术研究所 | 一种基于硅基三维纳米阵列的全环栅cmos结构和制备方法 |
| US20150053929A1 (en) * | 2013-08-22 | 2015-02-26 | Board Of Regents. The University Of Texas System | Vertical iii-v nanowire field-effect transistor using nanosphere lithography |
| CN106298886A (zh) * | 2016-09-29 | 2017-01-04 | 中国科学院微电子研究所 | 一种垂直集成双栅mosfet结构及其制备方法 |
| CN106328522A (zh) * | 2016-09-12 | 2017-01-11 | 中国科学院微电子研究所 | 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 |
| CN106711194A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种环栅场效应晶体管及其制备方法 |
| CN206422070U (zh) * | 2017-01-13 | 2017-08-18 | 桂林电子科技大学 | 一种iii‑v族环栅场效应晶体管 |
-
2017
- 2017-01-13 CN CN201710026314.2A patent/CN106847887A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039767A (ko) * | 1999-08-03 | 2001-05-15 | 포만 제프리 엘 | 수직형 채널 전계 효과 트랜지스터 및 그 제조 방법 |
| CN103022135A (zh) * | 2012-12-14 | 2013-04-03 | 中国科学院微电子研究所 | 一种iii-v族半导体纳米线场效应晶体管器件及其制作方法 |
| US20150053929A1 (en) * | 2013-08-22 | 2015-02-26 | Board Of Regents. The University Of Texas System | Vertical iii-v nanowire field-effect transistor using nanosphere lithography |
| CN103715195A (zh) * | 2013-12-27 | 2014-04-09 | 中国科学院上海微系统与信息技术研究所 | 一种基于硅基三维纳米阵列的全环栅cmos结构和制备方法 |
| CN106328522A (zh) * | 2016-09-12 | 2017-01-11 | 中国科学院微电子研究所 | 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 |
| CN106298886A (zh) * | 2016-09-29 | 2017-01-04 | 中国科学院微电子研究所 | 一种垂直集成双栅mosfet结构及其制备方法 |
| CN106711194A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种环栅场效应晶体管及其制备方法 |
| CN206422070U (zh) * | 2017-01-13 | 2017-08-18 | 桂林电子科技大学 | 一种iii‑v族环栅场效应晶体管 |
Non-Patent Citations (2)
| Title |
|---|
| 刘佳;骆志炯;: "基于体硅衬底制作全耗尽FinFET器件的工艺方案" * |
| 张望;韩伟华;吕奇峰;王昊;杨富华;: "Ⅲ-Ⅴ族纳米线晶体管的研究进展" * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833923A (zh) * | 2017-10-30 | 2018-03-23 | 桂林电子科技大学 | 一种硅基InGaAs沟道双栅MOSFET器件及其制备方法 |
| CN110176402A (zh) * | 2019-06-21 | 2019-08-27 | 上海华力集成电路制造有限公司 | 一种fdsoi pmos浅掺杂离子注入方法 |
| CN112563332A (zh) * | 2020-12-16 | 2021-03-26 | 南京工程学院 | Ge基双栅型InGaAs nMOSFET器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563370B2 (en) | Method for fabricating surrounding-gate silicon nanowire transistor with air sidewalls | |
| CN100382331C (zh) | 分段场效应晶体管及其制造方法 | |
| TWI388016B (zh) | 具有倒ｔ形鰭片之多重閘電晶體 | |
| CN106711194B (zh) | 一种环栅场效应晶体管及其制备方法 | |
| JP2017011262A (ja) | 高抵抗率半導体オンインシュレータ基板の製造方法 | |
| CN106847887A (zh) | 一种iii‑v族环栅场效应晶体管及其制备方法 | |
| TW201727892A (zh) | 用於ｉｉｉ－ｖ族奈米線穿隧ｆｅｔ之方法及結構 | |
| CN109712892A (zh) | Mos器件的制作方法 | |
| US9343352B2 (en) | Integrated circuit using deep trench through silicon (DTS) | |
| CN206422070U (zh) | 一种iii‑v族环栅场效应晶体管 | |
| CN106298886B (zh) | 一种垂直集成双栅mosfet结构及其制备方法 | |
| CN104617138B (zh) | 隧穿场效应晶体管及其制备方法 | |
| US11183587B2 (en) | Bipolar junction transistor (BJT) comprising a multilayer base dielectric film | |
| CN101859782B (zh) | 抗总剂量辐照的soi器件及其制造方法 | |
| CN106298878A (zh) | 一种双栅mosfet结构及其制备方法 | |
| CN107424994A (zh) | 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法 | |
| CN102790052B (zh) | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 | |
| CN102800681B (zh) | 一种SOI SiGe BiCMOS集成器件及制备方法 | |
| CN105655256A (zh) | 一种自对准mosfet器件的制作方法 | |
| CN108376709A (zh) | 一种插入倒t形介质层的鳍式场效应晶体管及其制备方法 | |
| CN102738149B (zh) | 一种基于平面应变SiGe HBT器件的BiCMOS集成器件及制备方法 | |
| US11710783B2 (en) | Bipolar junction transistor (BJT) comprising a multilayer base dielectric film | |
| CN114068703B (zh) | 晶体管及制备方法 | |
| CN102738164B (zh) | 一种基于自对准工艺的平面应变BiCMOS集成器件及制备方法 | |
| CN102810544B (zh) | 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170613 |