CN106711194B - 一种环栅场效应晶体管及其制备方法 - Google Patents

一种环栅场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106711194B
CN106711194B CN201611243062.0A CN201611243062A CN106711194B CN 106711194 B CN106711194 B CN 106711194B CN 201611243062 A CN201611243062 A CN 201611243062A CN 106711194 B CN106711194 B CN 106711194B
Authority
CN
China
Prior art keywords
layer
metal layer
source
gate dielectric
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611243062.0A
Other languages
English (en)
Other versions
CN106711194A (zh
Inventor
王盛凯
李跃
刘洪刚
马磊
孙兵
常虎东
王博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201611243062.0A priority Critical patent/CN106711194B/zh
Publication of CN106711194A publication Critical patent/CN106711194A/zh
Application granted granted Critical
Publication of CN106711194B publication Critical patent/CN106711194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

一种环栅场效应晶体管及其制备方法,制备方法包括:在衬底上形成第一栅介质层、沟道层、第二界面控制层、源漏层和一半导体材料层;刻蚀去除半导体材料层,并在沟道区纵向方向刻蚀形成一凸字形结构,凸出部分刻蚀至第二界面控制层,两侧刻蚀至第一栅介质层;在沟道区凸出部分的两侧壁生长第三界面控制层,且在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成第二栅介质层和第二栅金属层,并延伸至第三界面控制层的侧壁和凸出部分两侧平台的上表面;在源区和漏区的源漏层上表面靠外侧部分形成源漏金属层。本发明提出的晶体管可有效减少沟道散射,提高沟道载流子迁移率、栅控能力和电流驱动能力,有效抑制短沟道效应和DIBL效应。

Description

一种环栅场效应晶体管及其制备方法
技术领域
本发明涉及一种半导体集成器件,尤其涉及一种环栅场效应晶体管及其制备方法。
背景技术
随着器件的特征尺寸等比例缩小,硅基CMOS器件的性能和集成电路的集成度得到了巨大的提升。当CMOS技术进入45纳米技术节点后,传统的硅基CMOS器件已经满足不了对半导体性能上的需求,因此引入新材料、新结构已经成为后摩尔时代的解决方案之一,III-V族半导体材料由于具有高电子迁移率、较宽的禁带宽度等优点,成为CMOS器件沟道材料的首选之一。同时,当器件尺寸进入22纳米技术节点以后,器件的短沟效应、源漏穿通和量子效应等因素严重影响CMOS器件的各项性能。双栅、Fin以及环栅结构的半导体场效应晶体管比传统的平面器件在抑制短沟效应上有更大的优势。因此,将III-V族材料和新型的结构在制作工艺上进行结合,能够充分发挥III-V族材料的材料特性和提高CMOS器件的直流特性,以满足高性能CMOS的技术要求,提高器件性能,避免短沟道效应和源漏穿通效应。
发明内容
基于以上问题,本发明的主要目的在于提出一种环栅场效应晶体管及其制备方法,用于解决上述技术问题的至少之一。
为了实现上述目的,作为本发明的一个方面,本发明提出一种环栅场效应晶体管的制备方法,包括以下步骤:
步骤1、在衬底上形成键合金属层、第一栅介质层、第一界面控制层、沟道层、第二界面控制层、源漏层和一半导体材料层;
步骤2、刻蚀去除半导体材料层,并在沟道区纵向方向刻蚀形成一凸字形结构,凸出部分刻蚀至第二界面控制层,凸出部分的两侧刻蚀至第一栅介质层;
步骤3、在沟道区凸出部分的两侧壁生长一第三界面控制层,且在间隔所述源区和漏区一定距离的凸出部分的上表面自下而上形成一第二栅介质层和一第二栅金属层,并延伸至第三界面控制层的侧壁和凸出部分两侧平台的上表面;
步骤4、在源区和漏区的源漏层上表面靠外侧部分形成一源漏金属层,完成环栅场效应晶体管的制备。
进一步地,上述步骤1具体包括以下步骤:
步骤1-1、在单晶衬底上形成隔离层和一第一键合金属层;
步骤1-2、在半导体材料层上依次形成一源漏层、一第二界面控制层、一沟道层、一第一界面控制层、一第一栅介质层、一第一栅金属层和一第二键合金属层;
步骤1-3、倒置步骤1-2中结构于第一键合金属层上,键合第一键合金属层和第二键合金属层形成键合金属层。
进一步地,上述衬底为硅、锗、砷化镓、磷化镓、氮化镓、氧化铝、磷化铟或碳化硅。
进一步地,上述隔离层为硅基、铝基、锆基、铪基、钆基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的任意组合叠层。
进一步地,上述键合金属层为金、铜、铟、钛、铂、铬、锗和镍的任意组合叠层。
进一步地,上述第一栅金属层和第二栅金属层为氮化钛、氮化钽、钨、金、铜、铟、钛、铂、铬、锗和镍的任意组合叠层;
进一步地,上述第一界面控制层、第二界面控制层和第三界面控制层为砷化镓、砷化铟、磷化铟、氮化镓、锑化铟或锑化镓的任意组合;
进一步地,上述第一栅介质层和第二栅介质层为氧化铝、氧化铪、氧化锆、氧化钆、氧化镓、氧化镧、氧化钽和氧化钇的任意组合叠层;
进一步地,上述半导体源漏层为高掺杂的III-V族半导体材料;
进一步地,上述源漏金属层为低电阻的金属;
进一步地,上述沟道层为砷化镓、砷化铟、磷化铟、氮化镓、锑化铟和锑化镓的任意组合。
进一步地,上述第一界面控制层的材料的禁带宽度大于所述沟道层材料的禁带宽度。
进一步地,上述隔离层的形成方法为原子层沉积、等离子增强化学气相沉积、磁控溅射、分子束外延、金属有机化学气相沉积、干法氧化和湿法氧化中的一种或多种。
进一步地,上述键合金属层的形成方法为磁控溅射和电子束蒸发的一种或其组合。
进一步地,上述第一栅介质层和第二栅介质层的形成方法为原子层沉积。
进一步地,上述第一栅金属层和第二栅金属层的形成方法为磁控溅射、电子束蒸发或原子层沉积。
进一步地,上述第一界面控制层、第二界面控制层和第三界面控制层的形成方法为分子束外延或金属有机化学气相沉积。
进一步地,上述源漏金属层的形成方法为磁控溅射、电子束蒸发或原子层沉积。
进一步地,键合所述第一键合金属层和第二键合金属层的方式为金属-金属键合。
进一步地,在上述步骤2中刻蚀去除所述半导体材料层的方法为干法刻蚀或湿法腐蚀;刻蚀形成沟道区纵向方向凸字形结构的方法为光刻或干法刻蚀。
为了实现上述目的,作为本发明的另一个方面,本发明提出了一种环栅场效应晶体管,采用上述环栅场效应晶体管的制备方法制备得到。
本发明提出的环栅场效应晶体管及其制备方法具有以下有益效果:
1、本发明采用III-V族半导体材料作为沟道材料,通过在沟道层上增加界面控制层可有效减少沟道散射,提高沟道载流子迁移率高;
2、本发明采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力,能够有效抑制器件的短沟道效应和DIBL效应;
3、本发明提出的环栅场效应晶体管可以集成在硅衬底上,可以与其它硅基CMOS集成器件实现单片集成。
4、本发明提出的环栅场效应晶体管能够满足CMOS在数字电路中的应用。
附图说明
图1是本发明一实施例提出的环栅场效应晶体管的结构示意图;
图2是本发明一实施例提出的制备方法完成步骤1-1后的结构示意图;
图3是本发明一实施例提出的制备方法完成步骤1-2后的结构示意图;
图4是本发明一实施例提出的制备方法完成步骤1后的结构示意图;
图5是本发明一实施例提出的制备方法在去除半导体材料层后的结构示意图;
图6是本发明一实施例提出的制备方法在沟道区刻蚀形成一凸字形结构后的结构示意图;
图7是图6中结构沟道区的截面示意图;
图8是本发明一实施例提出的制备方法在沟道区凸出部分的两侧壁生长第三界面控制层后的结构示意图;
图9是图8中结构沟道区的截面示意图;
图10是本发明一实施例提出的制备方法在完成步骤3后的结构示意图;
图11是图10中结构沟道区的截面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
本发明公开了一种环栅场效应晶体管的制备方法,包括以下步骤:
步骤1、在衬底上形成键合金属层、第一栅介质层、第一界面控制层、沟道层、第二界面控制层、源漏层和一半导体材料层;
步骤2、刻蚀去除半导体材料层,并在沟道区刻蚀形成一凸字形结构,凸出部分刻蚀至第二界面控制层,凸出部分的两侧刻蚀至第一栅介质层;
步骤3、在沟道区凸出部分的两侧壁生长一第三界面控制层,且在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成一第二栅介质层和一第二栅金属层,并延伸至第三界面控制层的侧壁和凸出部分两侧平台的上表面;
步骤4、在源区和漏区的源漏层上表面靠外侧部分形成一源漏金属层,完成环栅场效应晶体管的制备。
上述步骤1具体包括以下步骤:
步骤1-1、在单晶衬底上形成隔离层和一第一键合金属层;
步骤1-2、在半导体材料层上依次形成一源漏层、一第二界面控制层、一沟道层、一第一界面控制层、一第一栅介质层、一第一栅金属层和一第二键合金属层;
步骤1-3、倒置步骤1-2中结构于第一键合金属层上,键合第一键合金属层和第二键合金属层形成键合金属层。
优选地,上述衬底为硅、锗、砷化镓、磷化镓、氮化镓、氮化铝、磷化铟或碳化硅等材料形成的单晶衬底。
优选地,上述隔离层为硅基、铝基、锆基、铪基、钆基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的一种或其多种氧化物叠层或其互掺杂氧化物层,且隔离层的厚度在1nm~300nm之间。
优选地,上述键合金属层为金、铜、铟、钛、铂、铬、锗、镍中的一种或其多种材料组合成的叠层,优选地,键合金属层的厚度为1nm~300nm。
优选地,上述第一栅金属层和第二栅金属层为氮化钛、氮化钽、钨、金、铜、铟、钛、铂、铬、锗、镍中的一种或多种材料组合成的叠层。
优选地,上述第一栅介质层和第二栅介质层为高介电常数的氧化物,该些氧化物包括铝基、锆基、铪基、钆基、镓基、钇基、镧基和钽基氧化物的一种或多种材料组合成的叠层,厚度在0.3~50nm之间。
优选地,上述第一界面控制层、第二界面控制层和第三界面控制层为砷化镓、砷化铟、磷化铟、氮化镓、锑化铟或锑化镓的任意组合,第一和第二界面控制层厚度为0.3~5nm,为了能够在沟道层中出现电子或空穴势阱,第一界面控制层的禁带宽度应大于沟道层。
优选地,上述沟道层选择迁移率高的III-V族薄层材料,为砷化镓、砷化铟、磷化铟、氮化镓、锑化铟或锑化镓的半导体材料,以及它们组成的化合物和各种化合物形成的多元合金;
优选地,上述半导体源漏层采用高掺杂的III-V族半导体材料,其厚度为1nm~100nm。
优选地,上述源漏金属层为第电阻的金属,如镍、金、硅、钯、锗、钨、铝、钛、铜、铂、锌、镉金属材料层的一层或多层金属化而成。
优选地,上述隔离层的形成方法为原子层沉积、等离子增强化学气相沉积、磁控溅射、分子束外延、金属有机化学气相沉积、干法氧化和湿法氧化中的一种或多种。
优选地,上述键合金属层的形成方法为磁控溅射和电子束蒸发的一种或其组合。
优选地,上述第一栅介质层和第二栅介质层的形成方法为原子层沉积;所述第一栅金属层和第二栅金属层的形成方法为磁控溅射、电子束蒸发或原子层沉积。
优选地,上述第一界面控制层、第二界面控制层和第三界面控制层的形成方法为分子束外延或金属有机化学气相沉积。
优选地,上述源漏金属层的形成方法为磁控溅射、电子束蒸发或原子层沉积。
优选地,键合第一键合金属层和第二键合金属层的方式为金属-金属键合。
优选地,上述步骤2中刻蚀去除所述半导体材料层的方法为干法刻蚀或湿法腐蚀;刻蚀形成沟道区凸字形结构的方法为光刻或干法刻蚀。
本发明还公开了一种环栅场效应晶体管,采用上述环栅场效应晶体管的制备方法制备得到。
以下通过具体实施例对本发明提出的环栅场效应晶体管及其制备方法进行进一步详细描述。
实施例1
本实施例提出了一种环栅场效应晶体管的制备方法,包括以下步骤:
步骤1、在衬底101上形成键合金属层103、第一栅介质层105a、第一界面控制层106a、沟道层107、第二界面控制层106b、源漏层108和一半导体材料层110;
步骤2、如图5所示,刻蚀去除半导体材料层110,并如图6所示在沟道区刻蚀形成一凸字形结构,凸出部分刻蚀至第二界面控制层106b,凸出部分的两侧刻蚀至第一栅介质层105a,刻蚀后沟道区的截面图如图7所示;
步骤3、如图8所示,在沟道区凸出部分的两侧壁生长一第三界面控制层106c,且如图10所示在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成一第二栅介质层105b和一第二栅金属层104b,并延伸至第三界面控制层106c的侧壁和凸出部分两侧平台的上表面,完成后沟道区截面图如图11所示,生长形成第三界面控制层106c后沟道区的截面图如图9所示;
步骤4、如图1所示,在源区和漏区的源漏层上表面形成一源漏金属层109,完成环栅场效应晶体管的制备。
上述步骤1具体包括以下步骤:
步骤1-1、如图2所示,在衬底上形成隔离层102和一第一键合金属层103a;
步骤1-2、如图3所示,在半导体材料层上依次形成一源漏层108、一第二界面控制层106b、一沟道层107、一第一界面控制层106a、一第一栅介质层105a、一第一栅金属层104a和一第二键合金属层103b;
步骤1-3、如图4所示,倒置步骤1-2中结构于第一键合金属层103a上,键合第一键合金属层103a和第二键合金属层103b形成键合金属层103。
在上述步骤1-1中,隔离层102的沉积方法为等离子增强化学气相沉积,第一键合金属层103a的沉积方法为电子束蒸发。
在上述步骤1-2中,第一栅介质层105a和第一栅金属层104a为采用原子层沉积的方法沉积;第二键合金属层103b的沉积方法为电子束蒸发。
在上述步骤1-3中,所采用的键合方式为金属-金属键合。
在上述步骤2中,采用湿法腐蚀的方式去除半导体材料层110,采用光刻、干法刻蚀的方式形成沟道区的凸字形结构。
在上述步骤3中,第三界面控制层106c和第一界面控制层106a、第二界面控制层106b的材料相同,采用MBE的方法形成;采用原子层沉积的方式沉积第二栅介质层105b和第二栅金属层,并同时采用光刻、干法刻蚀的方式去除多余的栅金属层的材料层,形成第二栅金属层104b;
在上述步骤4中,采用溅射的方式沉积源漏金属层,并采用光刻、剥离的方式去除多余的材料,形成最终的源漏金属层109。
上述衬底101为硅单晶衬底,其厚度为300μm;
上述隔离层102为二氧化硅,厚度为30nm;
上述键合金属层103从下至上为钛和金的叠层,其中钛层的厚度为20nm,金层的厚度为30nm;上述第一栅金属层104a从下至上为金和氮化钛的叠层,其中金的厚度最薄处为30nm,氮化钛的厚度为20nm;
上述第一栅介质层105a和第二栅介质层105b为氧化铪,厚度为3nm;
上述第一界面控制层106a和第二界面控制层106b为铟镓磷,厚度为3nm;
上述沟道层107为铜镓砷,其中铟镓砷的原子比值为铟∶镓∶砷=0.25∶0.75∶1,其厚度为5纳米;
上述第三界面控制层106c为磷化铟,厚度为2nm;
上述第二栅金属层104b从下至上为氮化钛和金的叠层,其中金的厚度最薄处为30nm,氮化钛的厚度为20nm;
上述半导体源漏层108为硅掺杂的铟镓砷层,铟镓砷的原子比值为铟∶镓∶砷=0.53∶0.47∶1,其厚度为45nm;
上述源漏金属层109为钼、钛和金的叠层,厚度分别为30nm、30nm和400nm。
实施例2
如图1所示,本实施例提出一种环栅场效应晶体管,采用实施例1中的制备方法制备得到,包括一源区、一漏区和一沟道区,沟道区位于源区和漏区之间并一体成型,其特征在于:
沟道区纵向方向呈凸字形;源区、漏区和沟道区凸出部分自下而上依次叠置有一衬底101、一第一栅介质层105a、一第一界面控制层106a、一沟道层107、一第二界面控制层106b;沟道区凸出部分的两侧平台依次叠置有一衬底101和一第一栅介质层105a;
沟道区凸出部分的左右侧壁具有一第三界面控制层106c,且在间隔源区和漏区一定距离的凸出部分的上表面自下而上叠置有一第二栅介质层105b和一第二栅金属层104b,并延伸至第三界面控制层106c的侧壁和凸出部分两侧平台的上表面。
上述衬底101与第一栅介质层105a之间依次叠置有一隔离层102、一键合金属层103和一第一栅金属层104a。
在源区和漏区部分的第二界面控制层106b上表面具有一半导体源漏层108,在半导体源漏层108靠近外侧的部分上表面具有一源漏金属层109。
上述衬底101为硅单晶衬底,其厚度为300μm;
上述隔离层102为二氧化硅,厚度为30nm;
上述键合金属层103从下至上为钛和金的叠层,其中钛层的厚度为20nm,金层的厚度为30nm;上述第一栅金属层104a从下至上为金和氮化钛的叠层,其中金的厚度最薄处为30nm,氮化钛的厚度为20nm;
上述第一栅介质层105a和第二栅介质层105b为氧化铪,厚度为3nm;
上述第一界面控制层106a和第二界面控制层106b为铟镓磷,厚度为3nm;
上述沟道层107为铟镓砷,其中铟镓砷的原子比值为铟∶镓∶砷=0.25∶0.75∶1,其厚度为5纳米;
上述第三界面控制层106c为磷化铟,厚度为2nm;
上述第二栅金属层104b从下至上为氮化钛和金的叠层,其中金的厚度最薄处为30nm,氮化钛的厚度为20nm;
上述半导体源漏层108为硅掺杂的铟镓砷层,铟镓砷的原子比值为铟∶镓∶砷=0.53∶0.47∶1,其厚度为45nm;
上述源漏金属层109为钼、钛和金的叠层,厚度分别为30nm、30nm和400nm。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种环栅场效应晶体管的制备方法,包括以下步骤:
步骤1、在衬底上形成键合金属层、第一栅介质层、第一界面控制层、沟道层、第二界面控制层、源漏层和一半导体材料层,具体包括:
步骤1-1、在单晶衬底上形成隔离层和一第一键合金属层;
步骤1-2、在半导体材料层上依次形成一源漏层、一第二界面控制层、一沟道层、一第一界面控制层、一第一栅介质层、一第一栅金属层和一第二键合金属层;
步骤1-3、倒置步骤1-2中结构于所述第一键合金属层上,键合所述第一键合金属层和第二键合金属层形成所述键合金属层;
步骤2、刻蚀去除所述半导体材料层,并在沟道区纵向方向刻蚀形成一凸字形结构,凸出部分刻蚀至所述第二界面控制层,凸出部分的两侧刻蚀至所述第一栅介质层;
步骤3、在所述沟道区凸出部分的两侧壁生长一第三界面控制层,且在间隔源区和漏区一定距离的凸出部分的上表面自下而上形成一第二栅介质层和一第二栅金属层,并延伸至所述第三界面控制层的侧壁和凸出部分两侧平台的上表面;
步骤4、在所述源漏层上表面靠外侧部分形成一源漏金属层,完成所述环栅场效应晶体管的制备。
2.如权利要求1所述的环栅场效应晶体管的制备方法,其特征在于,所述衬底为硅、锗、砷化镓、磷化镓、氮化镓、氧化铝、磷化铟或碳化硅;所述隔离层为硅基、铝基、锆基、铪基、钆基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的任意组合叠层;所述键合金属层为金、铜、铟、钛、铂、铬、锗和镍的任意组合叠层。
3.如权利要求1所述的环栅场效应晶体管的制备方法,其特征在于,所述第一栅金属层和第二栅金属层为氮化钛、氮化钽、钨、金、铜、铟、钛、铂、铬、锗和镍的任意组合叠层;所述第一界面控制层、第二界面控制层和第三界面控制层为砷化镓、砷化铟、磷化铟、氮化镓、锑化铟或锑化镓的任意组合;所述第一栅介质层和第二栅介质层为氧化铝、氧化铪、氧化锆、氧化钆、氧化镓、氧化镧、氧化钽和氧化钇的任意组合叠层;所述半导体源漏层为高掺杂的III-V族半导体材料;所述源漏金属层为低电阻的金属;所述沟道层为砷化镓、砷化铟、磷化铟、氮化镓、锑化铟和锑化镓的任意组合。
4.如权利要求1所述的环栅场效应晶体管的制备方法,其特征在于,所述隔离层的形成方法为原子层沉积、等离子增强化学气相沉积、磁控溅射、分子束外延、金属有机化学气相沉积、干法氧化和湿法氧化中的一种或多种;所述键合金属层的形成方法为磁控溅射和电子束蒸发的一种或其组合;所述第一栅介质层和第二栅介质层的形成方法为原子层沉积。
5.如权利要求1所述的环栅场效应晶体管的制备方法,其特征在于,所述第一栅金属层和第二栅金属层的形成方法为磁控溅射、电子束蒸发或原子层沉积;所述第一界面控制层、第二界面控制层和第三界面控制层的形成方法为分子束外延或金属有机化学气相沉积;所述源漏金属层的形成方法为磁控溅射、电子束蒸发或原子层沉积。
6.如权利要求1所述的环栅场效应晶体管的制备方法,其特征在于,键合所述第一键合金属层和第二键合金属层的方式为金属-金属键合。
7.如权利要求1所述的环栅场效应晶体管的制备方法,其特征在于,所述步骤2中刻蚀去除所述半导体材料层的方法为干法刻蚀或湿法腐蚀;刻蚀形成沟道区纵向方向凸字形结构的方法为光刻或干法刻蚀。
8.如权利要求1所述的环栅场效应晶体管,其特征在于,所述第一界面控制层的材料的禁带宽度大于所述沟道层材料的禁带宽度。
9.一种环栅场效应晶体管,采用如权利要求1-8中任一项所述的环栅场效应晶体管的制备方法制备得到。
CN201611243062.0A 2016-12-28 2016-12-28 一种环栅场效应晶体管及其制备方法 Active CN106711194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611243062.0A CN106711194B (zh) 2016-12-28 2016-12-28 一种环栅场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611243062.0A CN106711194B (zh) 2016-12-28 2016-12-28 一种环栅场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106711194A CN106711194A (zh) 2017-05-24
CN106711194B true CN106711194B (zh) 2019-08-20

Family

ID=58906014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611243062.0A Active CN106711194B (zh) 2016-12-28 2016-12-28 一种环栅场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106711194B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847887A (zh) * 2017-01-13 2017-06-13 桂林电子科技大学 一种iii‑v族环栅场效应晶体管及其制备方法
CN111129112B (zh) * 2019-12-19 2021-09-14 中国科学院微电子研究所 一种半导体器件及其制备方法
CN112563332A (zh) * 2020-12-16 2021-03-26 南京工程学院 Ge基双栅型InGaAs nMOSFET器件及其制备方法
CN112909088B (zh) * 2021-01-25 2022-11-08 深圳大学 静电感应晶体管及其制备方法
WO2022241630A1 (zh) * 2021-05-18 2022-11-24 复旦大学 环栅器件及其源漏制备方法、器件制备方法、电子设备
CN113284806B (zh) * 2021-05-18 2022-04-05 复旦大学 环栅器件及其源漏制备方法、器件制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577850A (zh) * 2003-06-27 2005-02-09 英特尔公司 有部分或全包围栅电极的非平面半导体器件及其制造方法
CN1681124A (zh) * 2004-03-31 2005-10-12 国际商业机器公司 集成电路结构及其形成方法
CN104538303A (zh) * 2014-12-24 2015-04-22 中国科学院半导体研究所 转移衬底的氮化镓基高电子迁移率晶体管制作的方法
CN105336597A (zh) * 2015-10-26 2016-02-17 上海集成电路研发中心有限公司 一种全包围栅结构的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5713837B2 (ja) * 2011-08-10 2015-05-07 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577850A (zh) * 2003-06-27 2005-02-09 英特尔公司 有部分或全包围栅电极的非平面半导体器件及其制造方法
CN1681124A (zh) * 2004-03-31 2005-10-12 国际商业机器公司 集成电路结构及其形成方法
CN104538303A (zh) * 2014-12-24 2015-04-22 中国科学院半导体研究所 转移衬底的氮化镓基高电子迁移率晶体管制作的方法
CN105336597A (zh) * 2015-10-26 2016-02-17 上海集成电路研发中心有限公司 一种全包围栅结构的制备方法

Also Published As

Publication number Publication date
CN106711194A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN106711194B (zh) 一种环栅场效应晶体管及其制备方法
US10374040B1 (en) Method to form low resistance contact
TWI455305B (zh) 垂直穿隧負微分電阻裝置
US9741609B1 (en) Middle of line cobalt interconnection
US10164104B2 (en) Method to form air-gap spacers and air-gap spacer-containing structures
CN105405764B (zh) 半导体器件制造方法
US20130069126A1 (en) Germanium-based nmos device and method for fabricating the same
TWI630719B (zh) 磊晶再成長之異質結構奈米線側向穿隧場效電晶體
US9048330B2 (en) Three-dimensional gate-wrap-around field-effect transistor
TWI656638B (zh) 用於iii-v族奈米線穿隧fet之方法及結構
CN108172549A (zh) 一种堆叠式围栅纳米线cmos场效应管结构及制作方法
CN104157686B (zh) 一种环栅场效应晶体管及其制备方法
CN109524465A (zh) 半导体器件及其制造方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
TW200532918A (en) Method for fabricating self-aligned source and drain contacts in a double gate fet with controlled manufacturing of a thin Si or non-Si channel
CN105810730B (zh) 半导体装置及其制造方法
CN110246899A (zh) 一种具有双层侧墙结构的纳米片环栅场效应晶体管
CN103022135B (zh) 一种iii-v族半导体纳米线晶体管器件及其制作方法
CN106298886B (zh) 一种垂直集成双栅mosfet结构及其制备方法
CN106549054A (zh) Fet及其制作方法
CN109473398A (zh) 半导体元件及其制造方法
TW201906161A (zh) 具有超薄主動層之環繞式閘極場效電晶體及其製造方法
CN106847887A (zh) 一种iii‑v族环栅场效应晶体管及其制备方法
US11476333B2 (en) Dual channel structure
CN104134701B (zh) 一种杂质分凝肖特基源漏器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170524

Assignee: CHINA GERMANIUM Co.,Ltd.

Assignor: Institute of Microelectronics, Chinese Academy of Sciences

Contract record no.: X2022320000374

Denomination of invention: A ring gate fet and its preparation method

Granted publication date: 20190820

License type: Exclusive License

Record date: 20221216

EE01 Entry into force of recordation of patent licensing contract