CN111129112B - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN111129112B CN111129112B CN201911317194.7A CN201911317194A CN111129112B CN 111129112 B CN111129112 B CN 111129112B CN 201911317194 A CN201911317194 A CN 201911317194A CN 111129112 B CN111129112 B CN 111129112B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- metal
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 171
- 239000002184 metal Substances 0.000 claims abstract description 171
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 239000000463 material Substances 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 81
- 230000008569 process Effects 0.000 claims abstract description 51
- 239000002070 nanowire Substances 0.000 claims abstract description 45
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 272
- 238000005530 etching Methods 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 125000005842 heteroatom Chemical group 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910018999 CoSi2 Inorganic materials 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- 229910008479 TiSi2 Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 230000005496 eutectics Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims description 3
- 229910010038 TiAl Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 10
- 238000003475 lamination Methods 0.000 description 12
- 230000000737 periodic effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明公开了一种半导体器件的制备方法，包括以下步骤：提供第一衬底和第二衬底；其中，第一衬底具有第一键合互连面，第二衬底具有第二键合互连面；在第一衬底上制备单晶叠层结构；其中，单晶叠层结构包括若干交替堆叠的异质材料层和第二衬底层；在第一衬底上制备若干纳米线或片；在若干纳米线或片上形成栅极介质层和栅极；形成金属接触；在已形成的结构上形成若干层互连结构；在若干层互连结构上依次形成金属衬垫和钝化层。本制备方法形成的沟道材料，不会存在晶格缺陷，可避免影响后续形成器件的性能和可靠性，且不会对后续结构的形成工艺造成限制；具有良好的适用性。本发明还提供了一种半导体器件。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
随着集成电路特征尺寸持续微缩，特别是到了5nm以下节点，传统三栅或双栅的鳍式场效应晶体管（Fin Field-Effect Transistor，可缩写为FinFET）器件因自身结构问题，无法继续缩小。解决这一问题可采用环栅（Gate-All-Around，可缩写为GAA）结构。GAA结构可以调整堆叠纳米线或片环栅器件的尺寸，以确保栅极可以在沟道的顶部和两侧，而且还可以在沟道的下方。
现有的堆叠纳米线或片环栅器件中的沟道一般采用STI first工艺通过外延形成，或者，采用STI last工艺通过周期性外延形成Si/SiGe的叠层来实现。
但是，上述两种沟道的形成方法，易导致形成的沟道存在晶格缺陷，影响最终形成半导体器件的性能和可靠性。
发明内容
为了克服现有沟道的形成方法，易导致形成的沟道存在晶格缺陷，影响最终形成器件的性能和可靠性的技术问题，本发明提供一种半导体器件及其制备方法。
本发明所述的一种半导体器件的制备方法，包括以下步骤：
提供第一衬底和第二衬底；其中，第一衬底具有第一键合互连面，第二衬底具有第二键合互连面；
在第一衬底上制备单晶叠层结构；其中，单晶叠层结构包括若干交替堆叠的异质材料层和第二衬底层；
在第一衬底上制备若干纳米线或片；
在若干纳米线或片上形成栅极介质层和栅极；
形成金属接触；
在已形成的结构上形成若干层互连结构；
在若干层互连结构上依次形成金属衬垫和钝化层。
优选地，在第一衬底上制备单晶叠层结构的步骤包括：
于第一键合互连面，在第一衬底上形成异质材料层；
键合第一衬底的异质材料层和第二衬底的第二键合互连面；
对远离第二键合互连面的第二衬底的另一面进行减薄处理；以在异质材料层上保留预设厚度的第二衬底层；
重复上述操作，以在第一衬底上形成由若干异质材料层和第二衬底层交替堆叠构成的单晶叠层结构。
优选地，第一衬底和第二衬底均为Si衬底、SOI衬底、GOI衬底或SiGe衬底中的任意一种。
优选地，异质材料层为SiO2、SiNx或SiC中的任意一种，异质材料层的层厚为1至100nm；其中，x的取值范围为0.1至0.9。
优选地，第二衬底层为Si、Ge或SiGe中的任意一种，第二衬底层的层厚为1至100nm。
优选地，采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，键合异质材料层和第二键合互连面。
优选地，互连结构包括第一氧化介质层，刻蚀第一氧化介质层形成的通孔，填充在通孔内的第一金属塞，以及连接至第一金属塞的金属线。
优选地，在第一衬底上制备若干纳米线或片的步骤如下：
刻蚀单晶叠层结构和第一衬底，沿第一方向，在第一衬底上形成若干鳍状结构；其中，鳍状结构包括第一衬底刻蚀结构，以及交替堆叠的异质材料刻蚀结构和第二衬底刻蚀结构；
在若干鳍状结构之间的沟槽内形成浅槽隔离；
沿第二方向，在若干鳍状结构上形成牺牲栅；
进行源漏掺杂处理，形成源/漏区；并进行高温退火处理；
在已形成的结构上淀积第二氧化介质层，并对第二氧化介质层进行第一平坦化处理，以露出牺牲栅的顶部；
去除牺牲栅；并去除栅极区域内的异质材料刻蚀结构，形成若干纳米线或片。
优选地，在形成牺牲栅后，并在进行源漏掺杂处理前，还包括步骤：
选择性去除牺牲栅两侧预设长度的鳍状结构；并在牺牲栅沿第一方向上的两侧形成内侧墙；
在牺牲栅，内侧墙，以及剩余鳍状结构上形成间隔物；
沿第一方向，在间隔物的两侧形成若干鳍部，鳍部与鳍状结构对应。
优选地，鳍部包括交替堆叠的第一材料层和第二材料层；第一材料层为Si，第二材料层为SiGe。
优选地，半导体器件为堆叠纳米线或片NMOS环栅器件或堆叠纳米线或片PMOS环栅器件。
优选地，半导体器件为堆叠纳米线或片CMOS环栅器件，第一衬底包括N阱区和P阱区。
优选地，在若干纳米线或片上形成栅极介质层和栅极的步骤包括：
在纳米线或片上形成栅极介质层，并在N阱区和P阱区的栅极介质层上依次形成第一金属层、第二金属层和第一金属栅极；
选择性去除P阱区的栅极介质层上形成的第一金属栅极和第二金属层；并选择性去除P阱区上预设厚度的第一金属层；
选择性去除N阱区上预设厚度的第一金属栅极；并在N阱区剩余的第一金属栅极上，以及P阱区剩余的第一金属层上形成第二金属栅极；
在N阱区和P阱区的第二金属栅极上形成第三金属层；
在栅极区域内淀积第一金属，并对第一金属进行第二平坦化处理。
优选地，形成金属接触的步骤包括：
淀积第三氧化介质层，并对第三氧化介质层进行第三平坦化处理；
自第三氧化介质层的顶部向下刻蚀形成接触孔，接触孔与源/漏区对应；
在接触孔的孔底且与源/漏区的接触处形成硅化物；
填充第二金属，形成第二金属塞；
淀积第四金属层，并基于第四金属层，形成金属接触。
优选地，第一金属层为TiN，第一金属层的层厚为：0.1至5nm；
第二金属层为TaN，第二金属层的层厚为：0.1至5nm；
第一金属栅极为TiN或TiSiN，第一金属栅极的层厚为：0.1至10nm。
优选地，第二金属栅极为TiAlCy，第二金属栅极的层厚为：0.1至10nm；其中，y的取值范围为：0.1至0.9；
第三金属层为：W、Co或Al中的任意一种，或，任意两种或三种的组合，第三金属层的层厚为：1至500nm；
第一金属为W。
优选地，硅化物为：NiSi、TiSi2或CoSi2中的任意一种；硅化物的层厚为：0.1至100nm；第二金属为Co或W。
本发明还提供一种半导体器件，半导体器件采用本发明提供的半导体器件的制备方法制备形成。
综上所述，本发明提供的半导体器件的制备方法，通过重复形成异质材料层，并在每一异质材料层上键合第二衬底，形成由若干异质材料层与第二衬底层交替堆叠的单晶叠层结构，相对于现有的通过外延生长形成的叠层结构，能够避免沟道存在晶格缺陷，确保后续形成的半导体器件的性能和可靠性。
本发明提供的半导体器件，同样具有性能和可靠性高，以及适用性强的优点。
附图说明
图1是本发明涉及的半导体器件的制备方法流程图；
图2是本发明涉及的在第一衬底上制备单晶叠层结构的流程图；
图3至图28是本发明涉及的半导体器件的制备方法每一步骤对应的结构图。
其中，1为第一衬底，2为N阱区，3为P阱区，4为第一键合互连面，5为第二衬底，6为第二键合互连面，7为单晶叠层结构，8为异质材料层，9为第二衬底层，10为鳍状结构，11为第一衬底刻蚀结构，12为异质材料刻蚀结构，13为第二衬底刻蚀结构，14为浅槽隔离，15为牺牲栅，16为填充空隙，17为内侧墙，18为间隔物，19为鳍部，20为第一材料层，21为第二材料层，22为第二氧化介质层，23为纳米线或片，24为栅极介质层，25为第一金属层，26为第二金属层，27为第一金属栅极，28为第二金属栅极，29为第三金属层，30为第一金属，31为第三氧化介质层，32为接触孔，33为第五金属层，34为硅化物，35为第二金属塞，36为第四金属层，37为金属接触，38为第一氧化介质层，39为通孔，40为第一金属塞，41为金属线，42为金属衬垫，43为钝化层。
具体实施方式
下面结合附图说明根据本发明的具体实施方式。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
随着集成电路特征尺寸持续微缩，特别是到了5nm以下节点，传统三栅或双栅的FinFET器件因自身结构问题，无法继续缩小。解决这一问题可采用GAA结构。具体地，GAA结构可以调整堆叠纳米线或片环栅器件的尺寸，以确保栅极可以在沟道的顶部和两侧，而且还可以在沟道的下方。
现有的堆叠纳米线或片环栅器件中的沟道一般采用下面两种方法形成：
采用STI first工艺通过外延形成；具体地，刻蚀衬底，在衬底上形成若干鳍状结构，淀积浅槽隔离，对浅槽隔离进行回刻，露出鳍状结构顶部，对鳍状结构进行刻蚀，获得若干凹槽，之后在每一凹槽内外延形成满足材料要求的鳍部，再基于鳍部制备得到沟道。这种通过外延形成沟道的方式，因凹槽两侧不能够为沟道材料晶格生长提供充足限定，以及因衬底和鳍部的制备材料，或组成鳍部的各部分的制备材料不同，或不相近，其原子结构存在差异，而导致最后得到的沟道存在晶格缺陷。
采用STI last工艺通过周期性外延形成，具体地，在衬底上周期性外延形成Si/SiGe的叠层，再通过刻蚀叠层和衬底形成若干鳍状结构，并基于若干鳍状结构形成沟道来实现。这种通过周期性外延形成Si/SiGe叠层的方式，一方面会因为上述原因，导致得到的叠层存在晶格缺陷；另一方面因半导体器件中浅槽隔离的制备，以及对源/漏区进行激活处理，均需要在大于800℃的高温工艺下进行；而前置工艺中已经形成了Si/SiGe的叠层，在高温工艺下，会导致SiGe中Ge原子外扩，从而使得材料特性变差，并污染后继的前道工艺流程；所以形成Si/SiGe的叠层后，一般需要采用小于800℃的低温工艺，以防止Ge原子外扩，但是，低温工艺会对后续形成高质量的浅槽隔离和源/漏区极为不利；最终导致制备得到的半导体器件性能较差。
为了克服现有沟道的形成方法，易导致形成的沟道存在晶格缺陷，影响最终形成器件的性能和可靠性，或者，因材料自身特点，限制后续结构的形成工艺的技术问题，本发明提供一种半导体器件及其制备方法，本发明的关键在于：
通过重复形成异质材料层，并在每一异质材料层上键合第二衬底，形成由若干异质材料层与第二衬底层交替堆叠构成的单晶叠层结构，不会导致因外延生长而造成制备结构内存在晶格缺陷，避免影响后续形成器件的性能和可靠性。同时，本制备方法无须通过周期性外延形成若干Si/SiGe的叠层，来实现堆叠纳米线环栅器件的制备，不会对后续结构的形成工艺造成限制；具有良好的适用性。
本发明所述的半导体器件的制备方法，如图1和图2所示，包括以下步骤：
S1、如图3和图5所示，提供第一衬底1和第二衬底5；其中，第一衬底1具有第一键合互连面4，第二衬底5具有第二键合互连面6；
本步骤中，第一衬底1为后续在其上形成单晶叠层结构7的半导体材料，第一键合互连面4是第一衬底1上的一个面，具体地，第一键合互连面4是后续在其上形成异质材料层8，以及与第二键合互连面6进行键合的面；第二衬底5包含后续对应形成半导体器件中的沟道材料（即第二衬底层9），第二键合互连面6是第二衬底5上的一个面，具体地，第二键合互连面6是后续第二衬底5上与第一键合互连面4键合的面。
具体地，第一衬底1和第二衬底5均为Si衬底、SOI衬底、GOI衬底或SiGe衬底中的任意一种；当然，二者还可以是其他满足要求的半导体材料。
优选地，第一衬底1优选Si衬底，第二衬底5优选SOI衬底。
示例的，如图5所示，若第二衬底5为SOI衬底，SOI衬底自上而下包括硅层、埋氧层和硅衬底，第二键合互连面6为远离埋氧层的硅层的表面。
需要说明的是，通过本制备方法制备得到的半导体器件可以为堆叠纳米线或片NMOS环栅器件、堆叠纳米线或片PMOS环栅器件，或，堆叠纳米线或片CMOS环栅器件；
具体地，若半导体器件为堆叠纳米线或片NMOS环栅器件，则第一衬底1包括P阱区3。
若堆叠纳米线或片PMOS环栅器件，则第一衬底1包括N阱区2。
如图3所示，若堆叠纳米线或片CMOS环栅器件，则第一衬底1包括N阱区2和P阱区3。
S2、如图4至图9所示，在第一衬底1上制备单晶叠层结构7；其中，单晶叠层结构7包括若干交替堆叠的异质材料层8和第二衬底层9；
本步骤中，单晶叠层结构7中异质材料层8和第二衬底层9的层数可以根据实际情况设置，在此不作具体限定。
示例的，若单晶叠层结构7中包括两层交替堆叠的异质材料层8和第二衬底层9，则后期会对应形成两层纳米线或片23。
具体地，在第一衬底1上制备单晶叠层结构7的步骤包括：
S21、如图4所示，于第一键合互连面4，在第一衬底1上形成异质材料层8；
本步骤中，在进行键合互连前，需要于第一键合互连面4，在第一衬底1上形成异质材料层8；其中，异质材料层8可以为SiO2、SiNx或SiC中的任意一种；其中，x的取值范围为0.1至0.9。
具体地，形成后异质材料层8的层厚为1至100nm。
示例的，若第一衬底1为硅衬底，且异质材料层8为SiO2，则可以于第一键合互连面4，对第一衬底1进行氧化处理，以在第一衬底1上形成异质材料层8；若异质材料层8为SiNx或SiC，则可以通过CVD（化学气相沉积）、PVD（物理气相沉积）、蒸发或ALD（原子层沉积）等工艺在第一衬底1的第一键合互连面4上沉积形成异质材料层8。
S22、如图6和图7所示，键合第一衬底1的异质材料层8和第二衬底5的第二键合互连面6；
本步骤中，待异质材料层8形成后，将第一衬底1通过异质材料层8倒置在第二衬底5的第一键合互连面4上，并对二者进行键合互连，以将二者紧密的连接在一起。
具体地，可以采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，键合异质材料层8和第二键合互连面6。
S23、如图8所示，对远离第二键合互连面6的第二衬底5的另一面进行减薄处理；以在异质材料层8上保留预设厚度的第二衬底层9；
本步骤中，在进行键合互连后，需要在第二衬底5的另一面进行减薄处理，以在异质材料层8上形成满足厚度要求的第二衬底层9。
其中，第二衬底层9为Si、Ge或SiGe中的任意一种，第二衬底层9的层厚为1至100nm。
S24、如图9所示，重复上述操作，以在第一衬底1上形成由若干异质材料层8和第二衬底层9交替堆叠构成的单晶叠层结构7。
本步骤中，待第二衬底层9形成后，在远离异质材料层8的第二衬底层9的表面，形成上面一层叠层中的异质材料层8，提供新的第二衬底5，依次进行键合、减薄等处理，得到第二层叠层，重复上述步骤，可以得到若干层由异质材料层8和第二衬底层9构成的单晶叠层结构7。
示例的，若第一衬底1为硅衬底，异质材料层8为SiO2，且第二衬底5为SOI衬底，则在执行完上述操作后可以得到若干层SiO2/Si的单晶叠层结构7。
采用上述技术方案，与现有通过外延工艺形成沟道的方式相比，本制备方法，通过氧化处理或表面沉积，以及逐层键合的方式，形成单晶叠层结构7，不会因外延生长的沟道材料周围不存在充足的限定，或者，因沟道材料与衬底材料、牺牲层材料不同，而导致形成的沟道存在晶格缺陷，提高最终形成器件的性能和可靠性。同时，形成的若干异质材料层8/第二衬底层9的叠层，不会在高温处理过程中造成原子扩散，影响沟道材料特性，且不会污染后继的前道工艺流程。
需要说明的是，每一层叠层中的异质材料层8、第二衬底层9的厚度与其他叠层中的异质材料层8、第二衬底层9的厚度，可以相同，也可以不同，具体地，异质材料层8和第二衬底层9的厚度可结合实际情况设置。
S3、如图10至图19所示，在第一衬底1上制备若干纳米线或片23；
具体地，在第一衬底1上制备若干纳米线或片23的步骤如下：
S31、如图10和图11所示，刻蚀单晶叠层结构7和第一衬底1，沿第一方向，在第一衬底1上形成若干鳍状结构10；其中，鳍状结构10包括第一衬底刻蚀结构11，以及交替堆叠的异质材料刻蚀结构12和第二衬底刻蚀结构13；
本步骤中，可以采用干法各向异性刻蚀单晶叠层结构7和第一衬底1，以沿第一方向，在第一衬底1上形成若干鳍状结构10，其中，鳍状结构10包括第一衬底刻蚀结构11，以及交替堆叠的异质材料刻蚀结构12和第二衬底刻蚀结构13，具体地，第一衬底刻蚀结构11为刻蚀第一衬底1对应形成的结构，异质材料刻蚀结构12为刻蚀异质材料层8对应形成的结构，第二衬底刻蚀结构13为刻蚀第二衬底层9对应形成的结构。
需要说明的是，图10是在形成若干鳍状结构10后整体结构立体图，图11是图10所示结构沿A-A向剖视图。
S32、如图12所示，在若干鳍状结构10之间的沟槽内形成浅槽隔离14；
本步骤中，相对于传统的周期性外延Si/SiGe叠层的方式形成堆叠纳米线或片环栅器件，本发明提供的方法，可以通过高温工艺形成具有高质量的浅槽隔离14，不会因Ge原子在高温处理过程中扩散到其他区域，从而导致沟道材料特性变差，也不会污染后继的前道工艺流程，提高器件性能。
其中，浅槽隔离14的材料可为SiN、Si3N4、SiO2或SiCO，其沉积的厚度可以根据实际情况设置。
S33、如图13所示，沿第二方向，在若干鳍状结构10上形成牺牲栅15；
本步骤中，若干鳍状结构10上形成牺牲栅15的栅极材料，其中，栅极材料可以为多晶硅，然后可以采用湿法刻蚀或干法刻蚀工艺，刻蚀栅极材料形成牺牲栅15。
需要说明的是，图12是形成浅槽隔离14后，沿A-A向剖视图；图13是形成牺牲栅15后，沿A-A向剖视图。
进一步地，在步骤S33之后，并在进行步骤S34之前，还包括以下步骤：
S33-1、选择性去除牺牲栅15两侧预设长度的鳍状结构10；并在牺牲栅15沿第一方向上的两侧形成内侧墙17；
本步骤中，如图14所示，先选择性去除鳍状结构10中的源漏区后，采用干法刻蚀或湿法腐蚀等工艺，选择性去除剩余鳍状结构10中的部分长度的异质材料刻蚀结构12，具体地，如图15和图16所示，可以去除露在牺牲栅15外的异质材料刻蚀结构12，形成填充空隙16；之后采用ALD等工艺，在剩余鳍状结构10上形成覆盖材料，并高选择比地去除填充空隙16外的覆盖材料，仅在填充空隙16内形成覆盖材料。
需要说明的是，覆盖材料需要选择与异质材料刻蚀结构12制备材料具有选择比的其他材料；
同时，图14是去除源漏区后整体结构立体图；图15是形成填充空隙16后整体结构立体图；图16 是图15所示结构沿B-B向剖视图。
S33-2、在牺牲栅15，内侧墙17，以及剩余鳍状结构10上形成间隔物18；
需要说明的是，在剩余鳍状结构10上形成间隔物18后应注意，需要露出沿第一方向上鳍状结构10的两侧，以方便后续形成与其连接的鳍部19。
S33-3、如图17和图18所示，沿第一方向，在间隔物18的两侧形成若干鳍部19，鳍部19与鳍状结构10对应；
本步骤中，待间隔物18形成后，需要在对应被去除掉的部分鳍状结构10的位置外延形成鳍部19，以为后续经掺杂或离子注入等工序在鳍部19上形成源/漏区。
具体地，鳍部19包括交替堆叠的第一材料层20和第二材料层21，其中，第一材料层20可以为Si，第二材料层21可以为SiGe；当然，第一材料层20和第二材料层21还可以由其他满足要求的材料。
需要说明的是，图17是形成鳍部19后整体结构立体图；图18是图17所示结构沿B-B向结构剖视图。
S34、进行源漏掺杂处理，形成源/漏区；并进行高温退火处理；
本步骤中，对形成的牺牲栅15两侧的鳍部19进行源漏掺杂处理，形成源/漏区；在形成源/漏区后，需要针对源/漏区，进行高温退火处理，以将其激活；而传统的采用周期性外延Si/SiGe叠层的方式，形成堆叠纳米线或片环栅器件中的沟道区；在此环节，为防止Ge原子扩散，一般只能采用小于800℃的低温工艺进行，这对形成高质量的源/漏区极为不利；
而本发明提供的方法，则采用SiO2/Si、SiO2/Ge、SiO2/SiGe等叠层结构的方式，形成堆叠纳米线或片环栅器件中的沟道区，这样形成源/漏区后；可以对其进行高温退火处理，不会出现上述问题，提高了制备器件的性能。
S35、在已形成的结构上淀积第二氧化介质层22，并对第二氧化介质层22进行第一平坦化处理，以露出牺牲栅15的顶部；
本步骤中，在已形成的结构上沉积一层第二氧化介质层22，第二氧化介质层22的材料可为SiO2，其厚度应足以埋入突出的牺牲栅15，沉积之后，在对其进行第一平坦化处理，以露出牺牲栅15的顶部。
S36、如图19所示，去除牺牲栅15；并去除栅极区域内的异质材料刻蚀结构12，形成若干纳米线或片23。
本步骤中，可以采用干法或湿法刻蚀工艺去除掉栅极区域内的牺牲栅15，去除牺牲栅15后，露出了栅极区域内由异质材料刻蚀结构12和第二衬底刻蚀结构13交替构成的叠层，之后可以高选择比地去处露出的异质材料刻蚀结构12，而与异质材料刻蚀结构12材料不同的第二衬底刻蚀结构13保留下来，从而释放形成若干纳米线或片23。
需要说明的是，图19是形成纳米线或片23后沿A-A向剖视图。
S4、如图20至图22所示，在若干纳米线或片23上形成栅极介质层24和栅极；
具体地，在若干纳米线或片23上形成栅极介质层24和栅极的步骤包括：
S41、如图20所示，在纳米线或片23上形成栅极介质层24，并在N阱区2和P阱区3的栅极介质层24上依次形成第一金属层25、第二金属层26和第一金属栅极27；
本步骤中，可以通过原子层沉积等工艺，在栅极区域内的纳米线或片23上沉积一层栅极介质层24，并在栅极介质层24的外围依次形成第一金属层25、第二金属层26和第一金属栅极27。
具体地，栅极介质层24为高介电常数层，其中，高介电常数层可为HfO2（二氧化铪）、ZrO2（二氧化锆）、TiO2（二氧化钛）或Al2O3（三氧化二铝）等介电常数较高的材料。
具体地，第一金属层25为TiN，第一金属层25的层厚为：0.1至5nm；
第二金属层26为TaN，第二金属层26的层厚为：0.1至5nm；
第一金属栅极27为TiN或TiSiN，第一金属栅极27的层厚为：0.1至10nm。
S42、如图21所示，选择性去除P阱区3的栅极介质层24上形成的第一金属栅极27和第二金属层26；并选择性去除P阱区3上预设厚度的第一金属层25；
本步骤中，可以采用光刻工艺，在N阱区2的第一金属栅极27上形成光刻胶掩膜，之后通过干法刻蚀等工艺选择性去除P阱区3的栅极介质层24上形成的第一金属栅极27和第二金属层26，以及去除预设厚度的第一金属层25，仅在P阱区3的栅极介质层24上保留一定厚度的第一金属层25，在进行下一步操作前，需要去除N阱区2的第一金属栅极27上形成的光刻胶掩膜。
S43、选择性去除N阱区2上预设厚度的第一金属栅极27；并在N阱区2剩余的第一金属栅极27上，以及P阱区3剩余的第一金属层25上形成第二金属栅极28；
本步骤中，可以采用光刻工艺，在P阱区3的剩余第一金属层25上形成光刻胶掩膜，之后通过干法刻蚀等工艺选择性除N阱区2上预设厚度的第一金属栅极27；在N阱区2的栅极介质层24上依次保留第一金属层25、第二金属层26，以及一定厚度的第一金属栅极27；之后需要去除P阱区3的剩余第一金属层25上形成的光刻胶掩膜；
在N阱区2剩余的第一金属栅极27上，以及P阱区3剩余的第一金属层25上形成第二金属栅极28；形成后，对应N阱区2的栅极介质层24上依次形成有第一金属层25，第二金属层26，一定厚度的第一金属栅极27，以及第二金属栅极28；对应P阱区3的栅极介质层24上依次形成有一定厚度的第一金属层25和第二金属栅极28。
具体地，第二金属栅极28为TiAlCy，第二金属栅极28的层厚为：0.1至10nm；其中，y的取值范围为：0.1至0.9。
S44、在N阱区2和P阱区3的第二金属栅极28上形成第三金属层29；
本步骤中，可以通过原子层沉积等工艺，在N阱区2和P阱区3的第二金属栅极28上形成第三金属层29；其中，第三金属层29为：W、Co或Al中的任意一种，或，任意两种或三种的组合；当然，还可以为其他满足要求的材料；第三金属层29的层厚为：1至500nm。
S45、如图22所示，在栅极区域内淀积第一金属30，并对第一金属30进行第二平坦化处理；其中，第一金属30为W；当然，也可以是其他满足要求的金属材料。
采用上述技术方案，N阱区2和P阱区3的栅极介质层24上分别形成有材料不同的若干金属层，能够满足NMOS（N型金属-氧化物-半导体）、PMOS（P型金属-氧化物-半导体）器件不同性能的需要。
需要说明的是，图20至图22分别是在形成相应结构后，沿A-A向结构剖视图。
S5、如图23至图26所示，形成金属接触37；
具体地，形成金属接触37的步骤包括：
S51、淀积第三氧化介质层31，并对第三氧化介质层31进行第三平坦化处理；
S52、如图23所示，自第三氧化介质层31的顶部向下刻蚀形成接触孔32，接触孔32与源/漏区对应；
S53、在接触孔32的孔底且与源/漏区的接触处形成硅化物34；
本步骤中，如图24所示，可以在已形成的结构上淀积一层第五金属层33，并去除接触孔32外的第五金属层33，而接触孔32内的第五金属层33与对应源/漏区的表面接触并反应形成硅化物34，以降低接触电阻。
具体地，硅化物34为：NiSi、TiSi2或CoSi2中的任意一种；硅化物34的层厚为：0.1至100nm。
S54、如图25所示，填充第二金属，形成第二金属塞35；
本步骤中，待硅化物34形成后，在接触孔32内，且在硅化物34上填充第二金属，形成第二金属塞35；其中，第二金属为Co或W。
S55、如图26所示，淀积第四金属层36，并基于第四金属层36，形成金属接触37。
本步骤中，淀积第四金属层36，采用光刻和刻蚀工艺，去除多余区域上覆盖的第四金属层36，仅在需要的区域保留第四金属层36，从而形成金属接触37。
其中，第四金属层36可为Co、W、Cu、Al、Ti、Ni等满足要求的金属材料。
S6、如图27所示，在已形成的结构上形成若干层互连结构；
其中，互连结构包括第一氧化介质层38，刻蚀第一氧化介质层38形成的通孔39，填充在通孔39内的第一金属塞40，以及连接至第一金属塞40的金属线41；具体地，互连结构的层数可以根据实际情况设置。
示例的，采用镶嵌工艺以形成铜多层互连结构；镶嵌工艺中，在第一氧化介质层38中形成通孔39，通常地，使用传统的光刻和刻蚀工艺形成通孔39；形成之后，通孔39内填充有TiN或W等其它满足要求的材料，以形成第一金属塞40。然后通过化学机械抛光等工艺去除第一氧化介质层38表面上过量的金属材料；铜或其他导电材料形成连接至第一金属塞40的金属线41。
S7、如图28所示，在若干层互连结构上依次形成金属衬垫42和钝化层43。
本步骤中，可以通过表面沉积等工艺在若干层互连结构上依次形成金属衬垫42和钝化层43；其中，钝化层43和金属衬垫42可以为任意一种满足要求的材料。
需要说明的是，图23至图28分别是形成相应结构后，沿C-C向剖视图。
本发明还提供一种半导体器件，半导体器件采用本发明提供的半导体器件的制备方法制备形成。
综上所述，本发明提供的半导体器件的制备方法，通过重复形成异质材料层8，并在每一异质材料层8上键合第二衬底5，形成由若干异质材料层8与第二衬底层9交替堆叠的单晶叠层结构7，相对于现有的通过外延生长形成的叠层结构7，能够避免沟道存在晶格缺陷，确保后续形成的半导体器件的性能和可靠性。
本发明提供的半导体器件，同样具有性能和可靠性高，以及适用性强的优点。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供第一衬底和第二衬底；其中，所述第一衬底具有第一键合互连面，所述第二衬底具有第二键合互连面；
在所述第一衬底上制备单晶叠层结构；其中，所述单晶叠层结构包括若干交替堆叠的异质材料层和第二衬底层；
在所述第一衬底上制备若干纳米线或片；
在若干所述纳米线或片上形成栅极介质层和栅极；
形成金属接触；
在已形成的结构上形成若干层互连结构；
在若干层所述互连结构上依次形成金属衬垫和钝化层；其中，
在所述第一衬底上制备所述单晶叠层结构的步骤包括：
于所述第一键合互连面，在所述第一衬底上形成异质材料层；
键合所述第一衬底的异质材料层和所述第二衬底的第二键合互连面；
对远离所述第二键合互连面的第二衬底的另一面进行减薄处理；以在所述异质材料层上保留预设厚度的所述第二衬底层；
重复上述操作，以在所述第一衬底上形成由若干所述异质材料层和第二衬底层交替堆叠构成的所述单晶叠层结构。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一衬底和第二衬底均为Si衬底、SOI衬底、GOI衬底或SiGe衬底中的任意一种。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述异质材料层为SiO2、SiNx或SiC中的任意一种，所述异质材料层的层厚为1至100nm；其中，x的取值范围为0.1至0.9。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第二衬底层为Si、Ge或SiGe中的任意一种，所述第二衬底层的层厚为1至100nm。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，键合所述异质材料层和所述第二键合互连面。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述互连结构包括第一氧化介质层，刻蚀所述第一氧化介质层形成的通孔，填充在所述通孔内的第一金属塞，以及连接至所述第一金属塞的金属线。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一衬底上制备若干纳米线或片的步骤如下：
刻蚀所述单晶叠层结构和第一衬底，沿第一方向，在所述第一衬底上形成若干鳍状结构；其中，所述鳍状结构包括第一衬底刻蚀结构，以及交替堆叠的异质材料刻蚀结构和第二衬底刻蚀结构；
在若干所述鳍状结构之间的沟槽内形成浅槽隔离；
沿第二方向，在若干所述鳍状结构上形成牺牲栅；
进行源漏掺杂处理，形成源/漏区；并进行高温退火处理；
在已形成的结构上淀积第二氧化介质层，并对所述第二氧化介质层进行第一平坦化处理，以露出所述牺牲栅的顶部；
去除所述牺牲栅；并去除栅极区域内的所述异质材料刻蚀结构，形成若干所述纳米线或片。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，在形成所述牺牲栅后，并在进行源漏掺杂处理前，还包括步骤：
选择性去除所述牺牲栅两侧预设长度的所述鳍状结构；并在所述牺牲栅沿第一方向上的两侧形成内侧墙；
在所述牺牲栅，内侧墙，以及剩余所述鳍状结构上形成间隔物；
沿第一方向，在所述间隔物的两侧形成若干鳍部，所述鳍部与鳍状结构对应。
9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述鳍部包括交替堆叠的第一材料层和第二材料层；所述第一材料层为Si，所述第二材料层为SiGe。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件为堆叠纳米线或片NMOS环栅器件或堆叠纳米线或片PMOS环栅器件。
11.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件为堆叠纳米线或片CMOS环栅器件，所述第一衬底包括N阱区和P阱区。
12.根据权利要求11所述的半导体器件的制备方法，其特征在于，在若干所述纳米线或片上形成栅极介质层和栅极的步骤包括：
在所述纳米线或片上形成栅极介质层，并在所述N阱区和P阱区的栅极介质层上依次形成第一金属层、第二金属层和第一金属栅极；
选择性去除所述P阱区的栅极介质层上形成的所述第一金属栅极和第二金属层；并选择性去除所述P阱区上预设厚度的第一金属层；
选择性去除所述N阱区上预设厚度的第一金属栅极；并在所述N阱区剩余的所述第一金属栅极上，以及所述P阱区剩余的所述第一金属层上形成第二金属栅极；
在所述N阱区和P阱区的第二金属栅极上形成第三金属层；
在栅极区域内淀积第一金属，并对所述第一金属进行第二平坦化处理。
13.根据权利要求7所述的半导体器件的制备方法，其特征在于，形成金属接触的步骤包括：
淀积第三氧化介质层，并对所述第三氧化介质层进行第三平坦化处理；
自所述第三氧化介质层的顶部向下刻蚀形成接触孔，所述接触孔与所述源/漏区对应；
在所述接触孔的孔底且与所述源/漏区的接触处形成硅化物；
填充第二金属，形成第二金属塞；
淀积第四金属层，并基于所述第四金属层，形成金属接触。
14.根据权利要求12所述的半导体器件的制备方法，其特征在于，所述第一金属层为TiN，所述第一金属层的层厚为：0.1至5nm；
所述第二金属层为TaN，所述第二金属层的层厚为：0.1至5nm；
所述第一金属栅极为TiN或TiSiN，所述第一金属栅极的层厚为：0.1至10nm。
15.根据权利要求12所述的半导体器件的制备方法，其特征在于，所述第二金属栅极为TiAlCy，所述第二金属栅极的层厚为：0.1至10nm；其中，y的取值范围为：0.1至0.9；
所述第三金属层为：W、Co或Al中的任意一种，或，任意两种或三种的组合，所述第三金属层的层厚为：1至500nm；
所述第一金属为W。
16.根据权利要求13所述的半导体器件的制备方法，其特征在于，所述硅化物为：NiSi、TiSi2或CoSi2中的任意一种；所述硅化物的层厚为：0.1至100nm；所述第二金属为Co或W。
17.一种半导体器件，其特征在于，所述半导体器件采用权利要求1至16任一项所述的半导体器件的制备方法制备形成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911317194.7A CN111129112B (zh) | 2019-12-19 | 2019-12-19 | 一种半导体器件及其制备方法 |
| PCT/CN2020/071943 WO2021120358A1 (zh) | 2019-12-19 | 2020-01-14 | 一种半导体器件及其制备方法 |
| US17/029,495 US11257933B2 (en) | 2019-12-19 | 2020-09-23 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911317194.7A CN111129112B (zh) | 2019-12-19 | 2019-12-19 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129112A CN111129112A (zh) | 2020-05-08 |
| CN111129112B true CN111129112B (zh) | 2021-09-14 |
Family
ID=70500920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911317194.7A Active CN111129112B (zh) | 2019-12-19 | 2019-12-19 | 一种半导体器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111129112B (zh) |
| WO (1) | WO2021120358A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114497193A (zh) * | 2021-12-29 | 2022-05-13 | 深圳大学 | 一种resfet器件及其制备方法 |
| CN115377006B (zh) * | 2022-10-21 | 2023-02-28 | 广东省大湾区集成电路与系统应用研究院 | 一种三维堆叠半导体器件的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160284583A1 (en) * | 2015-03-25 | 2016-09-29 | International Business Machines Corporation | Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding |
| US20170040209A1 (en) * | 2015-08-03 | 2017-02-09 | Samsung Electronics Co., Ltd. | Methods of Forming Nanosheets on Lattice Mismatched Substrates |
| CN106711194A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种环栅场效应晶体管及其制备方法 |
| CN110352495A (zh) * | 2017-01-31 | 2019-10-18 | 超威半导体公司 | 采用混合晶片键合技术的全包围栅极器件架构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011114503A1 (ja) * | 2010-03-19 | 2011-09-22 | 株式会社 東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2013110193A (ja) * | 2011-11-18 | 2013-06-06 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| CN103151357A (zh) * | 2013-03-26 | 2013-06-12 | 清华大学 | 存储结构及其形成方法 |
| US10720508B2 (en) * | 2015-09-25 | 2020-07-21 | Intel Corporation | Fabrication of multi-channel nanowire devices with self-aligned internal spacers and SOI FinFETs using selective silicon nitride capping |
| CN106206600B (zh) * | 2016-09-30 | 2019-03-19 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
-
2019
- 2019-12-19 CN CN201911317194.7A patent/CN111129112B/zh active Active
-
2020
- 2020-01-14 WO PCT/CN2020/071943 patent/WO2021120358A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160284583A1 (en) * | 2015-03-25 | 2016-09-29 | International Business Machines Corporation | Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding |
| US20170040209A1 (en) * | 2015-08-03 | 2017-02-09 | Samsung Electronics Co., Ltd. | Methods of Forming Nanosheets on Lattice Mismatched Substrates |
| CN106711194A (zh) * | 2016-12-28 | 2017-05-24 | 中国科学院微电子研究所 | 一种环栅场效应晶体管及其制备方法 |
| CN110352495A (zh) * | 2017-01-31 | 2019-10-18 | 超威半导体公司 | 采用混合晶片键合技术的全包围栅极器件架构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129112A (zh) | 2020-05-08 |
| WO2021120358A1 (zh) | 2021-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI637430B (zh) | 半導體裝置的形成方法 | |
| US11923413B2 (en) | Semiconductor structure with extended contact structure | |
| US20180026038A1 (en) | FETS and Methods of Forming FETS | |
| US11164944B2 (en) | Method of manufacturing a semiconductor device | |
| CN106098554B (zh) | 栅极上的缓冲层及其形成方法 | |
| US11532519B2 (en) | Semiconductor device and method | |
| CN110957369A (zh) | 半导体装置的形成方法 | |
| TWI777409B (zh) | 半導體裝置及其製造方法 | |
| CN111261523A (zh) | 半导体器件及其形成方法 | |
| US11942523B2 (en) | Semiconductor devices and methods of forming the same | |
| TW202243025A (zh) | 半導體裝置的製造方法 | |
| KR102272738B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| CN111129112B (zh) | 一种半导体器件及其制备方法 | |
| TWI785589B (zh) | 半導體裝置及其形成方法 | |
| TW202147613A (zh) | 半導體結構及其形成方法 | |
| CN113270488A (zh) | 半导体装置的形成方法 | |
| US20220359654A1 (en) | Methods of Forming Semiconductor Devices Including Gate Barrier Layers | |
| US11935937B2 (en) | Nanosheet field-effect transistor device and method of forming | |
| CN113594093A (zh) | 半导体装置的形成方法 | |
| TWI821698B (zh) | 半導體元件及其製造方法 | |
| TWI808733B (zh) | 半導體裝置及其形成方法 | |
| TWI795774B (zh) | 填充結構及其製造方法 | |
| TWI807706B (zh) | 半導體裝置及其製造方法 | |
| US20240055480A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20230326989A1 (en) | Buffer epitaxial region in semiconductor devices and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |