CN112909088B - 静电感应晶体管及其制备方法 - Google Patents

静电感应晶体管及其制备方法 Download PDF

Info

Publication number
CN112909088B
CN112909088B CN202110097644.7A CN202110097644A CN112909088B CN 112909088 B CN112909088 B CN 112909088B CN 202110097644 A CN202110097644 A CN 202110097644A CN 112909088 B CN112909088 B CN 112909088B
Authority
CN
China
Prior art keywords
gallium nitride
main body
nitride substrate
layer
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110097644.7A
Other languages
English (en)
Other versions
CN112909088A (zh
Inventor
贺威
郑子阳
利健
黄昊
杨嘉颖
吴健华
刘新科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202110097644.7A priority Critical patent/CN112909088B/zh
Publication of CN112909088A publication Critical patent/CN112909088A/zh
Application granted granted Critical
Publication of CN112909088B publication Critical patent/CN112909088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/7722Field effect transistors using static field induced regions, e.g. SIT, PBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66416Static induction transistors [SIT]

Abstract

本发明公开一种静电感应晶体管及其制备方法,涉及半导体器件技术领域。所述静电感应晶体管包括:氮化镓衬底;氮化镓沟道层,设于所述氮化镓衬底的一侧,所述氮化镓沟道层包括自所述氮化镓衬底向远离所述氮化镓衬底方向延伸设置的主体部,和自所述主体部的侧壁侧向延伸的凸出部;栅极,环绕所述氮化镓沟道层设置;源极,设于所述氮化镓沟道层远离所述氮化镓衬底的一侧;以及,漏极,设于所述氮化镓衬底。本发明提出的静电感应晶体管,使用氮化镓制备衬底和沟道层,具有更大的禁带宽度和耐高温性,与弓形沟道配合,使得静电感应晶体管具有较高的开关电流比,较低的导通损耗。

Description

静电感应晶体管及其制备方法
技术领域
本发明涉及半导体器件技术领域,特别涉及一种静电感应晶体管及其制备方法。
背景技术
静电感应晶体管SIT(Static Induction Transistor)诞生于1970年,它是一种结型场效应管单极型压控器件。它具有输入阻抗高、输出功率大、开关特性好、热稳定性好以抗辐射能力强等特点。SIT在结构设计上采用多单元集成技术,因而可制成高压大功率器件。它不仅能工作在开关状态,作为大功率电流开关,而且也可以作为功率放大器,用于大功率中频发射机、长波电台、差转机、高频感应加热装置以及雷达等方面。目前,SIT的产品已达到电压1500V、电流300A、耗散功率3kW、截止频率30~50MHz。
SIT具有以下的优点:①线性好、噪声小。用SIT制成的功率放大器在音质、音色等方面均优于双极型晶体管。②输入阻抗高、输出阻抗低,可直接构成OTL电路。③SIT是一种无基区晶体管,没有基区少数载流子存储效应,开关速度快。④它是一种多子器件,在大电流下具有负温度系数,器件本身有温度自平衡作用,抗烧毁能力强。⑤无二次击穿效应,可靠性高。⑥低温性能好,在-19℃下工作正常。⑦抗辐照能力比双极晶体管高50倍以上。适合应用于噪声要求较高的音频前置放大电路中。被广泛应用于高频感应加热设备、高音质音频放大器、大功率中频广播发射机、空间技术等领域中,具有巨大的应用价值和广阔的市场前景。然而,传统静电感应晶体管击穿电压低、开关电流比低、且器件的抗击穿性能比较弱,不适合当前市场。
发明内容
本发明的主要目的是提出一种静电感应晶体管及其制备方法,旨在提升静电感应晶体管的开关电流比。
为实现上述目的,本发明提出一种静电感应晶体管,包括:
氮化镓衬底;
氮化镓沟道层,设于所述氮化镓衬底的一侧,所述氮化镓沟道层包括自所述氮化镓衬底向远离所述氮化镓衬底方向延伸设置的主体部,和自所述主体部的侧壁侧向延伸的凸出部;
栅极,环绕所述氮化镓沟道层设置;
源极,设于所述氮化镓沟道层远离所述氮化镓衬底的一侧;以及,
漏极,设于所述氮化镓衬底。
可选地,所述静电感应晶体管还包括第一绝缘层和第二绝缘层,所述第一绝缘层设于所述氮化镓衬底的表面,且部分所述第一绝缘层填充于所述氮化镓衬底和所述栅极之间,所述第二绝缘层设于所述第一绝缘层上,且环绕所述栅极设置;和/或,
所述栅极的材质为功函数大于4.8eV的金属或合金;和/或,
所述凸出部的长度为0.1~1μm;和/或,
所述凸出部的厚度为0.5~2μm。
可选地,所述主体部设置有多个,多个所述主体部沿远离所述氮化镓衬底方向依次层叠设置,至少一个所述主体部上设有所述凸出部。
可选地,每一所述主体部及其上的凸出部的材质相同;
每一所述主体部的材质为N型掺杂的氮化镓,且相邻两个所述主体部的掺杂浓度不同。
可选地,所述主体部的数量为两个,且每一所述主体部的侧壁设有一个所述凸出部;和/或,
所述主体部和与所述主体部对应的凸出部的掺杂浓度相同,所述主体部和与所述主体部对应的突出部的掺杂浓度为1×1016~1×1019cm-3;和/或,
所述主体部沿远离所述氮化镓衬底方向的尺寸为1~3μm。
可选地,所述静电感应晶体管还包括设于所述氮化镓衬底和所述氮化镓沟道层之间的漂移层。
可选地,所述漂移层的材质为N型掺杂的氮化镓,且所述漂移层的掺杂浓度为1×1014~1×1016cm-3;和/或,
所述漂移层的厚度为1~5μm。
本发明进一步提出一种如上所述的静电感应晶体管的制备方法,包括以下步骤:
S10、提供氮化镓衬底;
S20、在所述氮化镓衬底上沉积功能层,在所述功能层上刻蚀形成氮化镓沟道层;
S30、在所述氮化镓沟道层的周向制备环绕所述氮化镓沟道层的栅极;
S40、在所述沟道层上制备源极,并在所述氮化镓衬底上制备漏极。
可选地,步骤S10具体包括:
S11、提供氮化镓衬底,并在所述氮化镓衬底上沉积漂移层。
可选地,步骤S30具体包括:
S31、在所述氮化镓衬底上所述氮化镓沟道层的同侧,沉积第一绝缘层,所述第一绝缘层环绕所述氮化镓沟道层设置;
S32、在所述氮化镓沟道层的周向,所述第一绝缘层背离所述氮化镓衬底层的一侧,沉积环绕所述氮化镓沟道层的栅极;
S33、在所述第一绝缘层背离所述氮化镓衬底的一侧,沉积第二绝缘层,所述第二绝缘层环绕所述栅极设置。
本发明的技术方案中,提出一种静电感应晶体管,静电感应晶体管包括氮化镓衬底、氮化镓沟道层、第一绝缘层、第二绝缘层、栅极、源极和漏极,通过将氮化镓沟道层设置为包括自氮化镓衬底向远离氮化镓衬底方向延伸设置的主体部,和自主体部的侧壁侧向延伸的凸出部,使得氮化镓沟道层呈弓形,凸出部的设置使得势垒向凸出部引,降低氮化镓沟道层的势垒,进而提升静电感应晶体管的开关电流比,降低导通损耗,本发明提出的静电感应晶体管,具有较高的开关电流比。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的静电感应晶体管的一实施例的示意图;
图2为图1所示的静电感应晶体管的制备流程示意图;
图3为图1所示的静电感应晶体管的转移特性测试图;
图4为图1所示的静电感应晶体管的栅极泄漏电流测试图;
图5为图1所示的静电感应晶体管的耐压能力测试图。
附图标号说明:
1 氮化镓衬底 4 源极
2 氮化镓沟道层 5 漏极
21 主体部 6 第一绝缘层
22 凸出部 7 第二绝缘层
3 栅极 8 漂移层
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后、外、内……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,全文中出现的“和/或”的含义,包括三个并列的方案,以“A和/或B”为例,包括A方案、或B方案、或A和B同时满足的方案。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
SIT具有以下的优点:①线性好、噪声小。用SIT制成的功率放大器在音质、音色等方面均优于双极型晶体管。②输入阻抗高、输出阻抗低,可直接构成OTL电路。③SIT是一种无基区晶体管,没有基区少数载流子存储效应,开关速度快。④它是一种多子器件,在大电流下具有负温度系数,器件本身有温度自平衡作用,抗烧毁能力强。⑤无二次击穿效应,可靠性高。⑥低温性能好,在-19℃下工作正常。⑦抗辐照能力比双极晶体管高50倍以上。适合应用于噪声要求较高的音频前置放大电路中。被广泛应用于高频感应加热设备、高音质音频放大器、大功率中频广播发射机、空间技术等领域中,具有巨大的应用价值和广阔的市场前景。然而,传统静电感应晶体管击穿电压低、开关电流比低、且器件的抗击穿性能比较弱,不适合当前市场。
鉴于此,本发明提出一种静电感应晶体管,旨在提升静电感应晶体管的开关电流比。本发明附图中,图1为本发明提出的静电感应晶体管的一实施例的示意图;图2为图1所示的静电感应晶体管的制备流程示意图;图3为图1所示的静电感应晶体管的转移特性测试图;图4为图1所示的静电感应晶体管的栅极泄漏电流测试图;图5为图1所示的静电感应晶体管的耐压能力测试图。
请参阅图1,本发明提出的静电感应晶体管,包括氮化镓衬底1、氮化镓沟道层2、栅极3、源极4和漏极5,其中,氮化镓沟道层2设于氮化镓衬底1的一侧,氮化镓沟道层2包括自氮化镓衬底1向远离氮化镓衬底1方向延伸设置的主体部21,和自主体部21的侧壁侧向延伸的凸出部22;栅极3环绕氮化镓沟道层2设置;源极4设于氮化镓沟道层2远离氮化镓衬底1的一侧;漏极5设于氮化镓衬底1。
本发明的技术方案中,提出一种静电感应晶体管,静电感应晶体管包括氮化镓衬底1、氮化镓沟道层2、栅极3、源极4和漏极5,通过将氮化镓沟道层2设置为包括自氮化镓衬底1向远离氮化镓衬底1方向延伸设置的主体部21,和自主体部21的侧壁侧向延伸的凸出部22,使得氮化镓沟道层2呈弓形,凸出部22的设置使得栅极3的势垒向凸出部22引,降低氮化镓沟道层2的势垒,使得势垒得到很好的控制,进而提升静电感应晶体管的开关电流比,本发明提出的静电感应晶体管,使用氮化镓制备衬底和沟道层,氮化镓具有更大的禁带宽度和耐高温性,与弓形氮化镓沟道层2配合,使得静电感应晶体管具有较高的开关电流比。
可以理解的是,凸出部22可以绕设在主体部21侧面一周,也可以是沿凸出部22周向的一部分,还可以是沿主体部21周向间隔设置的多个凸块,本发明对此不作限制。此外,主体部21和其上的凸出部22的材质相同。
优选地,在本发明实施例中,栅极3的材质为功函数大于4.8eV的金属或合金,功函数在固体物理中被定义为:把一个电子从固体内部刚刚移到此物体表面所需的最少的能量,功函数越大,电子越不容易离开金属,将栅极3的公函数设置为大于4.8eV,进一步降低了栅极3的泄漏电流。在本发明实施例中,栅极3的材质可以是钴、钴金合金等,更优选为钴,通过弓形沟道与该高功函数金属的结合,大大降低了栅极3的泄漏电流。
栅极3的厚度即栅极3沿氮化镓衬底1到氮化镓沟道层2方向的尺寸,优选为100nm,此外,在本发明实施例中,栅极3和和弓形沟道直接接触的区域形成肖特基接触,其栅极3控制能力进一步增强。
此外,在本发明实施例中,源极4和漏极5为欧姆接触电极,源极4和漏极5的厚度优选为200~400nm,作为本发明的一个实施例,源极4为自氮化镓沟道层2远离氮化镓衬底1的一侧依次叠设的钛层、铝层、镍层和金层,其各层厚度为:Ti(20nm)/Al(200nm)/Ni(55nm)/Au(45nm),使得源极4与氮化镓沟道层2之间形成欧姆接触,不产生明显的附加阻抗,而且不会使氮化镓沟道层2内部的平衡载流子浓度发生显著的改变。
而漏极5可以设在氮化镓衬底1上与氮化镓沟道层2同侧,也可以设在氮化镓衬底1上与氮化镓沟道层2不同侧,本发明对此不作限制,作为本发明的一个实施例,漏极5为自氮化镓衬底1的一侧依次叠设的钛层、铝层、镍层和金层,其各层厚度为:Ti(20nm)/Al(200nm)/Ni(55nm)/Au(45nm),使得漏极5与氮化镓衬底1之间形成欧姆接触,不产生明显的附加阻抗,而且不会使氮化镓衬底1内部的平衡载流子浓度发生显著的改变。
需要说明的是,本发明实施例中,厚度是指沿氮化镓衬底1到氮化镓沟道层2方向的尺寸。
为了降低栅极3的泄漏电流,在本发明实施例中,请参阅图1,静电感应晶体管还包括第一绝缘层6和第二绝缘层7,第一绝缘层6设于氮化镓衬底1的表面,且部分第一绝缘层6填充于氮化镓衬底1和栅极3之间,第二绝缘层7设于第一绝缘层6上,且环绕栅极3设置,第一绝缘层6和第二绝缘层7将栅极3围起来,起到绝缘作用,显著降低了栅极3的泄漏电流,使静电感应晶体管的栅极3泄漏电流大大降低,正向工作电压更高。
对于第一绝缘层6和第二绝缘层7的材质及厚度,本发明不做限制,第一绝缘层6和第二绝缘层7的材质可以是二氧化硅、氮化硅等,优选为二氧化硅,具有较低的介电常数,与高功函数金属形成的栅极3共同作用,绝缘效果好,使栅极3泄漏电流大大减少。此外,第一绝缘层6的厚度优选为0.1~2μm,更优选为0.2μm,第二绝缘层7的厚度优选为0.2~2μm,更优选为0.4μm,上述厚度下绝缘效果更好。
对于凸出部22的长度和厚度,本发明也不做限制,优选地,凸出部22的长度为0.1~1μm,更优选地,凸出部22的长度为0.8μm,凸出部22的厚度优选为0.5~2μm,更优选为0.5μm。上述长度和厚度可以同时满足,也可以只满足一个,而作为本发明的优选实施例,凸出部22的长度为0.8μm,凸出部22的厚度为0.5μm,如此,使得氮化镓沟道层2的势垒更加稳定。
可以理解的是,凸出部22的长度是指凸出部22自主体部21的侧壁到其另一端的尺寸,凸出部22的厚度是指凸出部22沿氮化镓衬底1到氮化镓沟道层2方向的尺寸。
进一步地,在本发明实施例,主体部21设置有多个,多个主体部21沿远离氮化镓衬底1方向依次层叠设置,至少一个主体部21上设有凸出部22,通过多个主体部21,以及凸出部22,使得氮化镓沟道层2的势垒更加稳定。
更进一步地,每一主体部21及其上的凸出部22的材质相同;每一主体部21的材质为N型掺杂的氮化镓(如硅掺杂),且相邻两个主体部21的掺杂浓度不同,通过相邻两个主体部21的N型掺杂的氮化镓的掺杂浓度不同,形成非均匀掺杂,使得在沟道的宽度变化时,导通的电阻变化较小,如沟道宽度变小时,导通电阻变大,而非均匀掺杂使得导通的电阻变化很小,从而降低导通损耗。
优选地,请参阅图1,在本发明实施例中,主体部21的数量为两个,且每一主体部21的侧壁设有一个凸出部22,在保证性能的前提下,减小静电感应晶体管的尺寸。
此外,主体部21和与主体部21对应的凸出部22的掺杂浓度相同,主体部21和与主体部21对应的突出部的掺杂浓度为1×1016~1×1019cm-3,也即主体部21和其上的凸出部22的尺寸相同,他们的掺杂浓度范围是1×1016~1×1019cm-3,优选地,在本发明实施例中,靠近衬底的主体部21及其上的凸出部22的掺杂浓度为1×1016cm-3,为低浓度掺杂(N-GaN),远离衬底的主体部21及其上的凸出部22的掺杂浓度为1×1018cm-3,为高浓度掺杂(N+GaN),上述浓度下的非均匀掺杂,配合两个主体部21及其上的凸出部22构成的弓形沟道,使得栅极3泄漏电流大大降低。
对于主体部21的尺寸,本发明也不做限制,优选地,主体部21沿远离氮化镓衬底1方向的尺寸为1~3μm,更优选为1.2μm。此外,本发明实施例中的两个主体部21的尺寸优选相等设置,两个主体部21上对应的凸出部22的尺寸也相等,如此,使得弓形沟道的沟道宽度变化均匀,增加了静电感应晶体管的稳定性。
为了降低功耗,请参阅图1,在本发明实施例中,静电感应晶体管还包括设于氮化镓衬底1和氮化镓沟道层2之间的漂移层8。漂移层8的设置,使得静电感应晶体管的操作电压降低,有效降低导通损耗。
进一步地,漂移层8的材质为N型掺杂的氮化镓(如硅掺杂),且漂移层8的掺杂浓度为1×1014~1×1016cm-3,优选地,在本发明实施例中,漂移层8的掺杂浓度为1×1015cm-3,为低浓度掺杂(N-GaN),使得所述静电感应晶体管的导通损耗降低,且可承受较高的电场。
对于上述漂移层8的厚度,本发明也不做限制,优选地,漂移层8的厚度为1~5μm,更优选为2.6μm,在保证静电感应晶体管性能的前提下,减小其体积。
此外,在本发明实施例中,氮化镓衬底1的厚度优选为1~5μm,更优选为1μm,在保证静电感应晶体管性能的前提下,减小其体积。
为了表明本发明实施例提出的静电感应晶体管的性能优越性,以本发明实施例附图1中的静电感应晶体管为测定对象,做出以下测试:
(1)转移特性测试
以附图1中的静电感应晶体管为测定对象,使弓形氮化镓沟道层2进行非均匀掺杂,靠近氮化镓衬底1的一个主体部21和对应的凸出部22的掺杂浓度为1×1016cm-3,远离衬底的主体部21及其上的凸出部22的掺杂浓度为1×1018cm-3,来进行研究改变漏极5电压下的转移特性,分为六种情况:(1)漏极5电压为0V;(2)漏极5电压为-2V;(3)漏极5电压为-4V;(4)漏极5电压为-6V;(5)漏极5电压为-8V;(6)漏极5电压为-10V,在施加栅极3电压从-20V到20V的情况下,在SILVACO TACD软件中进行模拟仿真,得到的转移特性曲线的对数图像的模拟结果图如图3所示。
由图3可以看出,当Vd(漏极5电压)从0V到-10V时Vg(栅极3电压)从-20V到20V扫描,正向电流与反向电流最终都会趋向最终的极限值。开关电流比Ion/Ioff=1×1018
(2)漏级电压的大小对栅极3泄露电流的影响
改变漏级电压的大小,在施加栅极3电压(Vg)从-20V到20V情况下,在SILVACOTACD软件中进行模拟仿真,得到的栅极3泄露电流与栅极3电压(Ig-Vg)的模拟结果图如图4所示。
由图4可以看出,当Vd从0V到-10V时Vg从-20V到20V扫描,栅极3泄露电流(Ig)数值保持在较低的水平。在栅极3电压从大到小的变化下,栅极3泄露电流会最终趋向极限值,即会存在一个最大泄露电流值,从图像可知,栅极3泄漏电流最后会维持极小的水平。
(3)耐压能力测试
通过改变漏级电压(Vd)的大小,在施加不同栅极3电压(Vg)的情况下,在SILVACOTACD软件中进行模拟仿真,得到的Id-Vd的模拟结果图如图5所示。
由图5可以看出,不同栅极3电压下,静电感应晶体管的击穿电压均大于800V,击穿电压为840V。
综上,本发明实施例提出的静电感应晶体管,具有较高的开关电流比、较小的泄漏电流及较高的击穿电压,耐压性好,高频特性好。
请参阅图2,本发明进一步提出一种如上的静电感应晶体管的制备方法,包括以下步骤:
S10、提供氮化镓衬底1;
优选地,步骤S10包括:
S11、提供氮化镓衬底1,并在氮化镓衬底1上沉积漂移层8。
对于沉积方式,本发明不做限制,例如可以是有机化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相沉积(HPVE)等。
S20、在氮化镓衬底1上沉积功能层,在功能层上刻蚀形成氮化镓沟道层2;
如图2(d)~(e)所示,在本发明实施例中,氮化镓沟道层2包括两个依次层叠设置的主体部21,每一主体部21的的侧壁侧向延伸的凸出部22,使得氮化镓沟道层2成弓形,因此,功能层包括对应两个主体部21的两个功能层,具体刻蚀时,可以采用化学刻蚀工艺,以硝酸钾作为电解液,对功能层进行刻蚀,以将每一功能层刻蚀为主体部21和凸出部22一体设置的一个子沟道层,方法简单。
S30、在氮化镓沟道层2的周向制备环绕氮化镓沟道层2的栅极3;
优选地,在本发明实施例中,步骤S30具体包括:
S31、在氮化镓衬底1上氮化镓沟道层2的同侧,沉积第一绝缘层6,第一绝缘层6环绕氮化镓沟道层2设置;
S32、在氮化镓沟道层2的周向,第一绝缘层6背离氮化镓衬底1层的一侧,沉积环绕氮化镓沟道层2的栅极3;
S33、在第一绝缘层6背离氮化镓衬底1的一侧,沉积第二绝缘层7,第二绝缘层7环绕栅极3设置。
对于栅极3的制备方式,本发明不做限制,优选为蒸镀,第一绝缘层6及第二绝缘层7的制备方式,本发明不做限制,例如可以是有机化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相沉积(HPVE)等。
S40、在沟道层上制备源极4,并在氮化镓衬底1上制备漏极5。
对于源极4和漏极5的制备方式,本发明不做限制,优选地,作为本发明的一实施例,源极4采用电子束蒸发欧姆金属,蒸发前样片分别在丙酮和无水乙醇溶液中各超声5分钟,用去离子水清洗,最后用高纯氮气吹干,使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜(如Ti(20nm)/Al(200nm)/Ni(55nm)/Au(45nm)),剥离后在N2气氛中830℃下快速热退火30秒形成欧姆接触。
漏极5制备时使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜(如Ti(20nm)/Al(200nm)/Ni(55nm)/Au(45nm)),剥离后在N2气氛中830℃下快速热退火30秒形成欧姆接触。
本发明提出的静电感应晶体管的制备方法,制备得到上述静电感应晶体管,具备了上述静电感应晶体管的全部有益效果,在此不再一一赘述。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种静电感应晶体管,其特征在于,包括:
氮化镓衬底;
氮化镓沟道层,设于所述氮化镓衬底的一侧,所述氮化镓沟道层包括自所述氮化镓衬底向远离所述氮化镓衬底方向延伸设置的主体部,和自所述主体部的侧壁侧向延伸的凸出部;
栅极,环绕所述氮化镓沟道层设置;
源极,设于所述氮化镓沟道层远离所述氮化镓衬底的一侧;以及,
漏极,设于所述氮化镓衬底;
其中,所述主体部设置有多个,多个所述主体部沿远离所述氮化镓衬底方向依次层叠设置,至少一个所述主体部上设有所述凸出部。
2.如权利要求1所述的静电感应晶体管,其特征在于,所述静电感应晶体管还包括第一绝缘层和第二绝缘层,所述第一绝缘层设于所述氮化镓衬底的表面,且部分所述第一绝缘层填充于所述氮化镓衬底和所述栅极之间,所述第二绝缘层设于所述第一绝缘层上,且环绕所述栅极设置;和/或,
所述栅极的材质为功函数大于4.8eV的金属或合金;和/或,
所述凸出部的长度为0.1~1μm;和/或,
所述凸出部的厚度为0.5~2μm。
3.如权利要求2所述的静电感应晶体管,其特征在于,每一所述主体部及其上的凸出部的材质相同;
每一所述主体部的材质为N型掺杂的氮化镓,且相邻两个所述主体部的掺杂浓度不同。
4.如权利要求3所述的静电感应晶体管,其特征在于,所述主体部的数量为两个,且每一所述主体部的侧壁设有一个所述凸出部;和/或,
所述主体部和与所述主体部对应的凸出部的掺杂浓度相同,所述主体部和与所述主体部对应的突出部的掺杂浓度为1×1016~1×1019cm-3;和/或,
所述主体部沿远离所述氮化镓衬底方向的尺寸为1~3μm。
5.如权利要求1所述的静电感应晶体管,其特征在于,所述静电感应晶体管还包括设于所述氮化镓衬底和所述氮化镓沟道层之间的漂移层。
6.如权利要求5所述的静电感应晶体管,其特征在于,所述漂移层的材质为N型掺杂的氮化镓,且所述漂移层的掺杂浓度为1×1014~1×1016cm-3;和/或,
所述漂移层的厚度为1~5μm。
7.一种如权利要求1至6任意一项所述的静电感应晶体管的制备方法,其特征在于,包括以下步骤:
S10、提供氮化镓衬底;
S20、在所述氮化镓衬底上沉积功能层,在所述功能层上刻蚀形成氮化镓沟道层;
S30、在所述氮化镓沟道层的周向制备环绕所述氮化镓沟道层的栅极;
S40、在所述沟道层上制备源极,并在所述氮化镓衬底上制备漏极。
8.如权利要求7所述的静电感应晶体管的制备方法,其特征在于,步骤S10具体包括:
S11、提供氮化镓衬底,并在所述氮化镓衬底上沉积漂移层。
9.如权利要求7所述的静电感应晶体管的制备方法,其特征在于,步骤S30具体包括:
S31、在所述氮化镓衬底上所述氮化镓沟道层的同侧,沉积第一绝缘层,所述第一绝缘层环绕所述氮化镓沟道层设置;
S32、在所述氮化镓沟道层的周向,所述第一绝缘层背离所述氮化镓衬底层的一侧,沉积环绕所述氮化镓沟道层的栅极;
S33、在所述第一绝缘层背离所述氮化镓衬底的一侧,沉积第二绝缘层,所述第二绝缘层环绕所述栅极设置。
CN202110097644.7A 2021-01-25 2021-01-25 静电感应晶体管及其制备方法 Active CN112909088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110097644.7A CN112909088B (zh) 2021-01-25 2021-01-25 静电感应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110097644.7A CN112909088B (zh) 2021-01-25 2021-01-25 静电感应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN112909088A CN112909088A (zh) 2021-06-04
CN112909088B true CN112909088B (zh) 2022-11-08

Family

ID=76119441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110097644.7A Active CN112909088B (zh) 2021-01-25 2021-01-25 静电感应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN112909088B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921932B1 (en) * 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
KR20090064658A (ko) * 2007-12-17 2009-06-22 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
JP5289818B2 (ja) * 2008-05-12 2013-09-11 トヨタ自動車株式会社 Iii族窒化物半導体装置とその製造方法
JP2013513252A (ja) * 2009-12-08 2013-04-18 エスエス エスシー アイピー、エルエルシー 打込みされた側壁を有する半導体デバイスを製造する方法およびそれによって製造されたデバイス
CN106711194B (zh) * 2016-12-28 2019-08-20 中国科学院微电子研究所 一种环栅场效应晶体管及其制备方法
CN108428634B (zh) * 2018-02-09 2022-02-22 中国科学院微电子研究所 垂直纳米线晶体管与其制作方法
CN110379846A (zh) * 2019-07-29 2019-10-25 上海科技大学 一种氮化镓增强型垂直型晶体管组件及其制作方法
CN111029407B (zh) * 2019-11-25 2023-10-03 长江存储科技有限责任公司 场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN112909088A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN111312802B (zh) 低开启电压和低导通电阻的碳化硅二极管及制备方法
CN111276541B (zh) 常关型场效应晶体管及其制备方法
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN104952938A (zh) 一种氮化镓异质结mis栅控功率二极管及其制造方法
CN216624288U (zh) 半导体结构
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN104299999A (zh) 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN114420743B (zh) 反向阻断高迁移率晶体管
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
WO2019208034A1 (ja) スイッチングトランジスタ及び半導体モジュール
CN112909088B (zh) 静电感应晶体管及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN114846590A (zh) 沟槽型mesfet
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN109346509B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN106783963A (zh) 一种具有部分本征GaN帽层的AlGaN/GaN异质结场效应晶体管
CN116110942A (zh) 一种具有p型掺杂结构的半导体异质结场效应管
CN113394284B (zh) 具有复合层结构的高压mis-hemt器件
CN110808292B (zh) 一种基于金属檐结构的GaN基完全垂直肖特基变容管及其制备方法
CN109830540B (zh) 一种基于空心阳极结构的肖特基二极管及其制备方法
CN112614890A (zh) 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法
CN102339868B (zh) 带反型隔离层结构的金属半导体场效应晶体管及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant