CN114846590A - 沟槽型mesfet - Google Patents

沟槽型mesfet Download PDF

Info

Publication number
CN114846590A
CN114846590A CN202080090078.0A CN202080090078A CN114846590A CN 114846590 A CN114846590 A CN 114846590A CN 202080090078 A CN202080090078 A CN 202080090078A CN 114846590 A CN114846590 A CN 114846590A
Authority
CN
China
Prior art keywords
trench
type
type semiconductor
semiconductor layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080090078.0A
Other languages
English (en)
Inventor
佐佐木公平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novi Crystal Co ltd
Original Assignee
Novi Crystal Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novi Crystal Co ltd filed Critical Novi Crystal Co ltd
Publication of CN114846590A publication Critical patent/CN114846590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种沟槽型MESFET(1)，具备：n型半导体层(11)，其包括Ga2O3系单晶，具有在一个面(19)上开口的多个沟槽(12)；绝缘体(14)，其埋入于多个沟槽(12)各自的底部；栅极电极(13)，其埋入于多个沟槽(12)各自的绝缘体(14)上，在其侧面与n型半导体层(11)接触；源极电极(16)，其连接到n型半导体层(11)的相邻的沟槽(12)之间的台面形状部(18)；绝缘体(15)，其埋入于多个沟槽(12)各自的栅极电极(13)上，将栅极电极(13)与源极电极(16)绝缘；以及漏极电极(17)，其直接或间接地连接到n型半导体层(11)的与源极电极(16)相反的一侧。

Description

沟槽型MESFET
技术领域
本发明涉及沟槽型MESFET。
背景技术
以往，已知一种在半导体层埋入了栅极电极的沟槽型的Ga2O3系MOSFET，其(例如，参照专利文献1)。沟槽型的MOSFET由于其沟槽栅极结构而具有高的耐压特性。
一般来说，在MOSFET中，半导体层的电阻与耐压特性存在相关关系。如果使半导体层的电阻增加，则能够提高耐压特性，但另一方面，导通损耗会变大。沟槽型MOSFET由于其沟槽栅极结构，不使半导体层的电阻增加就能够提高耐压特性，因此，与平面型的MOSFET相比，容易兼顾高耐压和低损耗。
现有技术文献
专利文献
专利文献1：特开2016-15503号公报
发明内容
发明要解决的问题
然而，如专利文献1所公开的这种沟槽型MOSFET不太能够在高的频率下进行动作，无法应用于便携电话的基站设备、无线供电设备等要求高频下的动作的用途。
本发明的目的在于，提供一种高耐压并且能进行高频驱动的沟槽型MESFET。
用于解决问题的方案
为了达到上述目的，本发明的一方面提供下述[1]～[5]的沟槽型MESFET。
[1]一种沟槽型MESFET，具备：n型半导体层，其包括Ga2O3系单晶，具有在一个面上开口的多个沟槽；第1绝缘体，其埋入于上述多个沟槽各自的底部；栅极电极，其埋入于上述多个沟槽各自的上述第1绝缘体上，在其侧面与上述n型半导体层接触；源极电极，其连接到上述n型半导体层的相邻的上述沟槽之间的台面形状部；第2绝缘体，其埋入于上述多个沟槽各自的上述栅极电极上，将上述栅极电极与上述源极电极绝缘；以及漏极电极，其直接或间接地连接到上述n型半导体层的与上述源极电极相反的一侧。
[2]根据上述[1]所述的沟槽型MESFET，其中，上述栅极电极包括NiO。
[3]根据上述[1]或[2]所述的沟槽型MESFET，其中，上述沟槽的宽度方向的截面中的上述栅极电极的底部的边缘的曲线的顶点处的曲率半径为0.1μm以上。
[4]根据上述[1]～[3]中的任意一项所述的沟槽型MESFET，其中，上述n型半导体层中的、上述沟槽的底与上述n型半导体层的底面之间的区域的施主浓度为7×1016cm-3以下。
[5]根据上述[1]～[4]中的任意一项所述的沟槽型MESFET，其中，上述第1绝缘体的厚度处于50nm以上、300nm以下的范围内。
发明效果
根据本发明，能够提供一种高耐压并且能进行高频驱动的沟槽型MESFET。
附图说明
图1是第1实施方式的沟槽型MESFET的垂直截面图。
图2是将沟槽型MESFET的沟槽的底部附近进行了放大的图1的部分放大图。
图3是示出将栅极电极的材料设为Pt并施加了1.2kV的漏极电压的情况下的实施例1的沟槽型MESFET中的栅极电压与栅极漏电流的关系、以及栅极电压与漏极电流的关系的坐标图。
图4是实施例1的pn结二极管的垂直截面图。
图5是示出实施例1的pn结二极管的施加电压与电流密度的关系的坐标图。
图6是示出将栅极电极13的材料设为NiO并施加了1.2kV的漏极电压的情况下的实施例1的沟槽型MESFET中的栅极电压与栅极漏电流的关系、以及栅极电压与漏极电流的关系的坐标图。
图7是示出将栅极电极13的材料设为NiO并施加了0～1.6V的栅极电压的情况下的实施例1的沟槽型MESFET中的漏极电压与漏极电流的关系的坐标图。
图8是示出实施例2的沟槽型MESFET中的栅极电极的曲率半径与沟道层及绝缘体中的点处的电场强度的关系的坐标图。
图9是示出实施例3的沟槽型MESFET中的耐压层的施主浓度与耐压层及绝缘体中的点处的电场强度的关系的坐标图。
图10是示出实施例4的沟槽型MESFET中的绝缘体的厚度与耐压层及绝缘体中的点处的电场强度的关系的坐标图。
具体实施方式
〔实施方式〕
(沟槽型MESFET的构成)
图1是第1实施方式的沟槽型MESFET(MetalSemiconductorFieldEffectTransistor：金属半导体场效应晶体管)1的垂直截面图。沟槽型MESFET1是具有沟槽栅极结构的纵型的电场效应晶体管。
沟槽型MESFET1具备：n型半导体基板10；n型半导体层11，其是层叠到n型半导体基板10的层，具有在其与n型半导体基板10相反的一侧的面19上开口的多个沟槽12；第1绝缘体14，其埋入于多个沟槽12各自的底部；栅极电极13，其埋入于多个沟槽12各自的第1绝缘体14上，在其侧面与n型半导体层11接触；源极电极16，其连接到n型半导体层11的相邻的沟槽12之间的台面形状部18；以及漏极电极17，其形成在n型半导体基板10的与n型半导体层11相反的一侧的面上。
在n型半导体层11的台面形状部18，由于形成在n型半导体层11与栅极电极13的界面的肖特基势垒，而会形成耗尽层。在沟槽型MESFET1中，能够通过栅极电压(是施加到栅极电极13的电压，在源极电极16接地的情况下，是施加到源极电极与栅极电极13之间的电压)来控制耗尽层的厚度，由此使台面形状部18中的沟道打开和关闭。
沟槽型MESFET1可以是常截止型，也可以是常导通型，但在用作功率器件的情况下，从安全性的观点出发，通常制造成常截止型。这是为了在由于栅极电路的断线等而栅极变得不可控制时防止源极电极16与漏极电极17导通。
在常截止型的沟槽型MESFET1中，在不施加栅极电压的状态下，台面形状部18中的沟道由于耗尽层而处于关闭。然后，通过施加阈值电压以上的栅极电压，耗尽层变薄而沟道打开，从漏极电极17向源极电极16流过电流。
n型半导体基板10包括含有作为施主的Si、Sn等IV族元素的n型的Ga2O3系单晶。n型半导体基板10的施主浓度例如为1.0×1018cm-3以上且1.0×1020cm-3以下。n型半导体基板10的厚度例如为10μm以上且600μm以下。
在此，所谓Ga2O3系单晶，是指Ga2O3单晶或者添加有Al、In等元素的Ga2O3单晶。例如，可以是作为添加有Al和In的Ga2O3单晶的(GaxAlyIn(1-x-y))2O3(0<x≤1，0≤y<1，0<x+y≤1)单晶。在添加了Al的情况下，带隙会变宽，在添加了In的情况下，带隙会变窄。此外，上述的Ga2O3单晶例如具有β型的晶体结构。
n型半导体基板10的面方位没有特别限定，但优选是构成n型半导体层11的Ga2O3系单晶的生长速度变大的(001)面。另外，优选是能够生长表面平坦的Ga2O3系单晶膜的(011)面。
n型半导体层11包括含有作为施主的Si、Sn等IV族元素的n型的Ga2O3系单晶。n型半导体层11的厚度T例如为1μm以上且500μm以下。
n型半导体层11具有：沟道层11b，其供栅极电极13埋入，在施加了栅极电压时会形成沟道；沟道层11b之下的用于保持耐压的耐压层11a；以及接触层11c，其通过离子注入、外延生长等形成于与源极电极16的界面附近，用于使源极电极16与n型半导体层11进行欧姆连接。
在此，n型半导体层11中的比沟槽12的底的高度靠下侧(漏极电极17侧)的区域、即沟槽12的底与n型半导体层11的底面20(漏极电极17侧的面)之间的区域是耐压层11a，将其厚度设为Tp。另外，n型半导体层11中的比沟槽12的底的高度靠上侧(源极电极16侧)的区域是沟道层11b，在沟道层11b的上端附近设置有接触层11c。
耐压层11a的施主浓度为决定沟槽型MESFET1的耐压特性的参数之一，当假定Ga2O3的绝缘击穿电场强度恒定在8MV/cm时，为了得到耐压600V而优选为3×1017cm-3左右以下，为了得到耐压1200V而优选为1.5×1017cm-3左右以下，为了得到耐压3300V而优选为5.4×1016cm-3左右以下，为了得到耐压6600V而优选为2.7×1016cm-3左右以下，为了得到耐压1.2万V而优选为1.5×1016cm-3左右以下，为了得到耐压10万V而优选为2×1015cm-3左右以下。在要得到比600V低的耐压的情况下或者为了得到比6600V高的耐压，只要分别设定为合适的浓度即可。另外，在Ga2O3的最大绝缘击穿电场强度为4MV/cm左右的情况下，上述的浓度分别成为一半的值以下。
耐压层11a的厚度Tp为决定沟槽型MESFET1的耐压特性的参数之一，当假定Ga2O3的绝缘击穿电场强度恒定在作为根据带隙的推定值的8MV/cm时，例如，为了得到家电、车载等所使用的耐压600V的性能而至少需要为1～2μm左右以上，为了得到工业装备等所使用的耐压1200V而需要为3μm左右以上，为了得到新干线等大型的运输设备所使用的耐压3300V而需要为8～9μm左右以上，为了得到发电和输电等大功率用途中的耐压6600V而需要为16～17μm左右以上，为了得到中压断路器中的耐压1.2万V而需要为30μm左右以上，为了得到高压断路器中的耐压10万V而需要为250μm左右以上。
此外，目前尚未能实际测量Ga2O3的最大绝缘击穿电场强度，假设是已进行的实际测量中的最大值的4MV/cm左右的情况，上述的膜厚要加倍。例如，为了得到耐压10万V，需要为500μm左右。在要得到比600V低的小型家电用的耐压的情况下，厚度Tp也可以比1μm短，但从制造稳定性方面出发，优选最低也有1μm左右。所以，厚度Tp优选为1μm以上且500μm以下。
沟道层11b的沟道浓度(相邻的2个栅极电极13之间的区域中的施主浓度)和作为台面形状部18的宽度的台面宽度Wm为决定沟槽型MESFET1是常截止型还是常导通型的参数之一，在要形成常截止型的情况下，只要使沟道浓度变低，使台面宽度Wm变窄即可，在要形成常导通型的情况下，只要使沟道浓度变高，使台面宽度Wm变宽即可。
在沟槽型MESFET1为常截止型的情况下，为了抑制截止漏电流，例如在栅极电极13的功函数为4.5eV、沟道层11b的沟道浓度为5×1015cm-3至1×1016cm-3的情况下，台面宽度Wm优选为0.4μm以下，在栅极电极13的功函数为5.0eV、沟道层11b的沟道浓度为5×1015cm-3以下的情况下，台面宽度Wm优选为0.6μm以下，在栅极电极13的功函数为5.0eV、沟道层11b的沟道浓度大于5×1015cm-3且为1×1016cm-3以下的情况下，台面宽度Wm优选为0.4μm以下，在栅极电极13的功函数为5.5至6.5eV、沟道层11b的沟道浓度为5×1015cm-3至1×1016cm-3的情况下，台面宽度Wm优选为0.6μm以下。
另外，台面形状的区域的宽度Wm越小，就越能够使沟道浓度变高，因此，越能够降低沟道层11b的导通电阻。另一方面，宽度Wm越窄，制造难度就越上升，由此会有制造成品率下降的问题。
所以，例如在通过使用了一般的步进器的图案化来形成沟槽12的情况下，台面形状的区域的宽度Wm优选为0.5μm以上且2μm以下，在通过使用了分辨率更高的EB(electronbeam：电子束)描画的图案化来形成沟槽12的情况下，台面形状的区域的宽度Wm优选为0.1μm以上且2μm以下。
关于沟槽12的宽度Wt，由于依赖于曝光装置的分辨率，因此，优选根据所使用的曝光装置的种类，也以与台面形状的区域的宽度Wm同样的数值范围来设定。
接触层11c的厚度例如为10nm以上且5μm以下。接触层11c的施主浓度比沟道层11b的沟道浓度高，例如为1×1018cm-3以上且1×1021cm-3以下。
栅极电极13包括能够施加不发生栅极漏电的范围的栅极电压使台面形状部18中的沟道打开和关闭的材料。例如，在将NiO用作栅极电极13的材料的情况下，在常截止型的沟槽型MESFET1中，施加不发生栅极漏电的范围的栅极电压，能够使大范围的电流从漏极电极17流到源极电极16。
绝缘体14埋入到沟槽12的底部，位于栅极电极13与耐压层11a之间。绝缘体15埋入到沟槽12的栅极电极13上，位于栅极电极13与源极电极16之间。绝缘体14和绝缘体15例如包括HfO2或SiO2。
n型半导体层11例如包括通过HVPE法等形成的外延生长膜。在通过HVPE法形成n型半导体层11的情况下，由于Ga2O3系单晶的原料或掺杂物原料使用氯化物气体，因此，n型半导体层11含有来自于Ga2O3系单晶的原料或掺杂物原料的Cl。
在使用HVPE法的情况下，晶体生长速度快，因此，能够实现成膜时间的缩短或成本的降低。这一点在将n型半导体层11形成得厚的情况下是特别有利的。另外，在使用HVPE法的情况下，能够形成晶体质量好的n型半导体层11，因此能够提高制造成品率。另外，能够形成高纯度的n型半导体层11，因此，能够高精度地控制施主浓度。
此外，接触层11c虽然可以在通过外延生长形成的沟道层11b的上部，通过使用离子注入法注入施主来形成，但通过边添加施主杂质的Ga2O3系单晶的晶体生长来形成，能够抑制制造成本。
源极电极16形成在n型半导体层11的上表面19上，连接到台面形状部18。如图1所示，漏极电极17连接到n型半导体基板10的与n型半导体层11相反的一侧的面，但在沟槽型MESFET1不包含n型半导体基板10的情况下，也可以连接到n型半导体层11的与源极电极16相反的一侧的面。即，漏极电极17直接或间接地连接n型半导体层11的与源极电极16相反的一侧。
源极电极16、漏极电极17分别被欧姆连接到n型半导体层11的接触层11c、n型半导体基板10。源极电极16和漏极电极17例如具有Ti/Au层叠结构。
图2是将沟槽型MESFET1的沟槽12的底部附近进行了放大的图1的部分放大图。
栅极电极13的底部的边缘(宽度Wt方向的端部)130的附近的沟道层11b中的点P1处的电场强度、以及绝缘体14的上部的边缘(宽度Wt方向的端部)上的点P2处的电场强度依赖于图2所示的沟槽12的宽度方向(宽度Wt的方向)的截面中的、栅极电极13的底部的边缘130的曲线的顶点处的曲率半径R。
图2所示的圆C是将沟槽12的宽度方向的截面中的、栅极电极13的底部的边缘130的曲线的顶点附近近似为圆弧时的包含该圆弧的圆，圆C的半径相当于曲率半径R。
通过将作为栅极电极13的端部的沟道层11b中的点P1和绝缘体14中的点P2处的电场强度抑制得低，能够抑制超越在沟道层11b与栅极电极13的界面形成的肖特基势垒的栅极漏电。
例如，在常截止型的沟槽型MESFET1中，为了防止对源极电极16与漏极电极17之间施加了1200V的电压时的栅极漏电，优选该曲率半径R的值为0.1μm以上。
另外，沟槽12的底部的宽度Wt方向的中心的附近的耐压层11a中的点P3处的电场强度、以及沟槽12的底部的宽度Wt方向的中心的附近的绝缘体14中的点P4处的电场强度依赖于耐压层11a的施主浓度和绝缘体14的厚度Ti。
通过将n型半导体层11和绝缘体14中的电场强度特别高的点即耐压层11a中的点P3和绝缘体14中的点P4处的电场强度抑制得低，能够抑制n型半导体层11和绝缘体14中的绝缘击穿。
例如，在常截止型的沟槽型MESFET1中，为了防止对源极电极16与漏极电极17之间施加了1200V的电压时的n型半导体层11和绝缘体14的绝缘击穿，优选耐压层11a的施主浓度为7×1016cm-3以下，另外，优选绝缘体14的厚度Ti处于50nm以上、300nm以下的范围内。
绝缘体14和绝缘体15例如通过原子层沉积法(ALD)来形成。能够通过绝缘体14的形成条件等来控制绝缘体14的上部的边缘的形状，由此控制栅极电极13的曲率半径R。
(实施方式的效果)
根据上述实施方式的沟槽型MESFET1，能够通过沟槽结构实现高耐压，通过MESFET结构实现高频驱动。
实施例1
通过模拟调查了上述实施方式的沟槽型MESFET1的电流-电压特性。在该模拟中，设想材料为Ga2O3而将n型半导体层11的电子亲和势设定为3.7eV，并将源极电极16的电位设定为0V。
图3是示出设想材料为Pt而将栅极电极13的功函数设定为5.0eV并施加了20V的漏极电压的情况下的沟槽型MESFET1中的栅极电压与栅极漏电流的关系、以及栅极电压与漏极电流的关系的坐标图。
根据图3，从栅极电压超过了1V的附近起会发生栅极漏电。并且，通过施加不发生栅极漏电的0～1V的栅极电压，会流过大致0～0.8×10-6A的漏极电流。另外，阈值电压(漏极电流开始流动的栅极电压)为0.7V左右。
本发明的发明人为了找到作为栅极电极13的材料更为适合的材料而进行了研究，结果发现NiO作为栅极电极13的材料是适合的。
图4是在上述研究中使用的将p型的NiO膜作为p层的pn结二极管50的垂直截面图。pn结二极管50具备：n型Ga2O3基板51；n型Ga2O3膜52，其形成在n型Ga2O3基板51上；p型NiO膜53，其形成在n型Ga2O3膜52上；阳极电极54，其形成在p型NiO膜53上；以及阴极电极55，其形成在n型Ga2O3基板51的与n型Ga2O3膜52相反的一侧的面上。
n型Ga2O3膜52与p型NiO膜53形成pn结，pn结二极管50利用了该pn结的整流性。
在pn结二极管50中，通过对阳极电极54与阴极电极55之间施加正向的电压(阳极电极54侧为正电位)，从n型Ga2O3膜52来看的p型NiO膜53与n型Ga2O3膜52的界面的位垒(potentialbarrier)下降，从阳极电极54向阴极电极55流过电流。
n型Ga2O3基板51包括含有Sn作为施主杂质的n型的Ga2O3单晶。n型Ga2O3基板51的施主浓度为大致1.0×1018cm-3。n型Ga2O3基板51的厚度为大致600μm。
n型Ga2O3膜52包括含有Si作为施主杂质的n型的Ga2O3单晶。n型Ga2O3膜52的施主浓度为6×1016cm-3。n型Ga2O3膜52的厚度为大致3μm。
p型NiO膜53包括p型的NiO。
阳极电极54包括直径为300μm的圆形的Ni膜，与p型NiO膜53形成欧姆结。
阴极电极55包括Ti/Au膜，与n型Ga2O3基板51形成欧姆结。
图5是示出pn结二极管50的施加电压与电流密度的关系的坐标图。从图5所示的pn结二极管50的特性来推测，在使用了NiO作为沟槽型MESFET1的栅极电极13的材料的情况下，会形成2eV左右的肖特基势垒，由此将NiO的功函数推测为5.7eV。
图6是示出将栅极电极13的材料设为NiO并施加了20V的漏极电压的情况下的沟槽型MESFET1中的栅极电压与栅极漏电流的关系、以及栅极电压与漏极电流的关系的坐标图。
根据图6，即使施加至大致1.9V为止的栅极电压，也不会发生栅极漏电。并且，通过施加不发生栅极漏电的0～1.9V的栅极电压，会流过大致0～7×10-6A的漏极电流。另外，阈值电压为0.9V左右。
从能够在抑制栅极漏电的发生的同时对栅极电极13施加的栅极电压的上限值、以及能够在抑制栅极漏电的发生的同时流过的漏极电流的范围得以确认，与Pt相比，NiO作为栅极电极13的材料更为优选。
图7是设想材料为NiO而将栅极电极13的功函数设定为5.7eV并施加了0～1.6V的栅极电压的情况下的沟槽型MESFET1中的漏极电压与漏极电流的关系的坐标图。根据图7，得到了规整的电流-电压特性。
此外，在本实施例的模拟中，是将n型半导体层11的材料(母晶)设定为Ga2O3单晶，但在设定为其它Ga2O3系单晶的情况下，也会得到同样的结果。
实施例2
关于上述实施方式的沟槽型MESFET1，通过模拟调查了沟槽12的宽度方向的截面中的、栅极电极13的底部的边缘130的曲线的顶点处的曲率半径R与沟道层11b中的点P1和绝缘体14中的点P2(参照图2)处的电场强度的关系。
在该模拟中，将n型半导体层11的电子亲和势设定为3.7eV，将耐压层11a的厚度Tp设定为4.3μm，将台面形状部18的宽度Wm设定为0.4μm，将沟道层11b的沟道浓度设定为1×1016cm-3，将耐压层11a的施主浓度设定为9×1016cm-3，将绝缘体14的介电常数设定为22，将绝缘体14的厚度Ti设定为0.2μm，将栅极电极13的功函数设定为5.0eV，将源极电极16和栅极电极13的电位设定为0V，将漏极电极17的电位设定为1200V。此外，n型半导体层11的3.7eV这一电子亲和势是设想了材料为Ga2O3时的电子亲和势，栅极电极13的5.0eV这一功函数是设想了材料为Pt时的功函数，绝缘体14的22这一介电常数是设想了材料为HfO2时的介电常数。
图8是示出曲率半径R与沟道层11b中的点P1和绝缘体14中的点P2处的电场强度的关系的坐标图。在下面的表1中，示出图8的标绘点的数值。
[表1]
Figure BDA0003710561650000111
为了抑制超越在沟道层11b与栅极电极13的界面形成的肖特基势垒的栅极漏电，优选沟道层11b中的点P1处的电场强度为2.5MV/cm(图8中的虚线)以下，优选绝缘体14中的点P2处的电场强度为5MV/cm(图8中的单点划线)以下。
根据图8，满足这些条件的曲率半径R的范围为大致0.1μm以上。所以可以说，在常截止型的沟槽型MESFET1中，为了防止对源极电极16与漏极电极17之间施加了1200V的电压时的栅极漏电，优选栅极电极13的曲率半径R为0.1μm以上。
此外，在本实施例的模拟中，是将n型半导体层11的材料(母晶)设定为Ga2O3单晶，但在设定为其它Ga2O3系单晶的情况下，也会得到同样的结果。另外，是将绝缘体14的材料设定为HfO2，但在设定为SiO2的情况下，也会得到同样的结果。
实施例3
关于上述实施方式的沟槽型MESFET1，通过模拟调查了耐压层11a的施主浓度与耐压层11a中的点P3和绝缘体14中的点P4处的电场强度的关系。
在该模拟中，将n型半导体层11的电子亲和势设定为3.7eV，将耐压层11a的厚度Tp设定为7μm，将台面形状部18的宽度Wm设定为0.4μm，将沟道层11b的沟道浓度设定为1×1016cm-3，将绝缘体14的介电常数设定为22，将绝缘体14的厚度Ti设定为0.2μm，将栅极电极13的功函数设定为5.0eV，将栅极电极13的曲率半径R设定为0.2μm，将源极电极16和栅极电极13的电位设定为0V，将漏极电极17的电位设定为1200V。此外，n型半导体层11的3.7eV这一电子亲和势是设想了材料为Ga2O3时的电子亲和势，栅极电极13的5.0eV这一功函数是设想了材料为Pt时的功函数，绝缘体14的22这一介电常数是设想了材料为HfO2时的介电常数。
图9是示出耐压层11a的施主浓度与耐压层11a中的点P3和绝缘体14中的点P4处的电场强度的关系的坐标图。在下面的表2中，示出图9的标绘点的数值。
[表2]
Figure BDA0003710561650000121
为了抑制n型半导体层11和绝缘体14中的绝缘击穿，优选耐压层11a中的点P3处的电场强度为8MV/cm(图9中的虚线)以下，优选绝缘体14中的点P4处的电场强度为5MV/cm(图9中的单点划线)以下。
根据图9，满足这些条件的耐压层11a的施主浓度的范围为大致7×1016cm-3以下。所以可以说，在常截止型的沟槽型MESFET1中，为了防止对源极电极16与漏极电极17之间施加了1200V的电压时的n型半导体层11和绝缘体14中的绝缘击穿，优选耐压层11a的施主浓度为7×1016cm-3以下。
此外，在本实施例的模拟中，也是将n型半导体层11的材料(母晶)设定为Ga2O3单晶，但在设定为其它Ga2O3系单晶的情况下，也会得到同样的结果。另外，是将绝缘体14的材料设定为HfO2，但在设定为SiO2的情况下，也会得到同样的结果。
实施例4
关于上述实施方式的沟槽型MESFET1，通过模拟调查了绝缘体14的厚度Ti与耐压层11a中的点P3和绝缘体14中的点P4处的电场强度的关系。
在该模拟中，将n型半导体层11的电子亲和势设定为3.7eV，将耐压层11a的厚度Tp设定为4.4μm，将台面形状部18的宽度Wm设定为0.4μm，将沟道层11b的沟道浓度设定为1×1016cm-3，将绝缘体14的介电常数设定为22，将栅极电极13的功函数设定为5.0eV，将栅极电极13的曲率半径R设定为0.2μm，将源极电极16和栅极电极13的电位设定为0V，将漏极电极17的电位设定为1200V。此外，n型半导体层11的3.7eV这一电子亲和势是设想了材料为Ga2O3时的电子亲和势，栅极电极13的5.0eV这一功函数是设想了材料为Pt时的功函数，绝缘体14的22这一介电常数是设想了材料为HfO2时的介电常数。
图10是示出绝缘体14的厚度Ti与耐压层11a中的点P3和绝缘体14中的点P4处的电场强度的关系的坐标图。在下面的表3中，示出图10的标绘点的数值。
[表3]
Figure BDA0003710561650000131
如上所述，为了抑制n型半导体层11与绝缘体14中的绝缘击穿，优选耐压层11a中的点P3处的电场强度为8MV/cm(图10中的虚线)以下，优选绝缘体14中的点P4处的电场强度为5MV/cm(图10中的单点划线)以下。
根据图10，满足这些条件的绝缘体14的厚度Ti的范围为大致50nm以上、300nm以下。所以可以说，在常截止型的沟槽型MESFET1中，为了抑制对源极电极16与漏极电极17之间施加了1200V的电压时的n型半导体层11和绝缘体14中的绝缘击穿，优选绝缘体14的厚度Ti处于50nm以上、300nm以下的范围内。
此外，在本实施例的模拟中，是将n型半导体层11的材料(母晶)设定为Ga2O3单晶，但在设定为其它Ga2O3系单晶的情况下，也会得到同样的结果。另外，是将绝缘体14的材料设定为HfO2，但在设定为SiO2的情况下，也会得到同样的结果。
以上，说明了本发明的实施方式和实施例，但本发明不限于上述实施方式和实施例，能在不脱离发明的主旨的范围内进行各种变形实施。
另外，上述所记载的实施方式和实施例并不限制权利要求书所涉及的发明。另外，应当注意，实施方式和实施例中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。
工业上的可利用性
提供一种高耐压并且能进行高频驱动的沟槽型MESFET。
附图标记说明
1…沟槽型MESFET，10…n型半导体基板，11…n型半导体层，11a…耐压层，12…沟槽，13…栅极电极，14…绝缘体，16…源极电极，17…漏极电极，18…台面形状部，130…边缘，R…曲率半径，Ti…厚度。

Claims (5)

1.一种沟槽型MESFET，其特征在于，具备：
n型半导体层，其包括Ga2O3系单晶，具有在一个面上开口的多个沟槽；
第1绝缘体，其埋入于上述多个沟槽各自的底部；
栅极电极，其埋入于上述多个沟槽各自的上述第1绝缘体上，在其侧面与上述n型半导体层接触；
源极电极，其连接到上述n型半导体层的相邻的上述沟槽之间的台面形状部；
第2绝缘体，其埋入于上述多个沟槽各自的上述栅极电极上，将上述栅极电极与上述源极电极绝缘；以及
漏极电极，其直接或间接地连接到上述n型半导体层的与上述源极电极相反的一侧。
2.根据权利要求1所述的沟槽型MESFET，其中，
上述栅极电极包括NiO。
3.根据权利要求1或2所述的沟槽型MESFET，其中，
上述沟槽的宽度方向的截面中的上述栅极电极的底部的边缘的曲线的顶点处的曲率半径为0.1μm以上。
4.根据权利要求1至3中的任意一项所述的沟槽型MESFET，其中，
上述n型半导体层中的、上述沟槽的底与上述n型半导体层的底面之间的区域的施主浓度为7×1016cm-3以下。
5.根据权利要求1至4中的任意一项所述的沟槽型MESFET，其中，
上述第1绝缘体的厚度处于50nm以上、300nm以下的范围内。
CN202080090078.0A 2019-12-25 2020-12-15 沟槽型mesfet Pending CN114846590A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-234981 2019-12-25
JP2019234981A JP7382559B2 (ja) 2019-12-25 2019-12-25 トレンチ型ｍｅｓｆｅｔ
PCT/JP2020/046717 WO2021131893A1 (ja) 2019-12-25 2020-12-15 トレンチ型ｍｅｓｆｅｔ

Publications (1)

Publication Number Publication Date
CN114846590A true CN114846590A (zh) 2022-08-02

Family

ID=76574499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080090078.0A Pending CN114846590A (zh) 2019-12-25 2020-12-15 沟槽型mesfet

Country Status (4)

Country Link
US (1) US20230043402A1 (zh)
JP (1) JP7382559B2 (zh)
CN (1) CN114846590A (zh)
WO (1) WO2021131893A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044337A (ja) * 2021-09-17 2023-03-30 株式会社タムラ製作所 ｐｎ接合ダイオード
JP2023094888A (ja) * 2021-12-24 2023-07-06 株式会社タムラ製作所 ジャンクションバリアショットキーダイオード及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552055B2 (ja) 1998-10-01 2010-09-29 独立行政法人情報通信研究機構 半導体装置、電子機器、及びこれらの動作方法
WO2018181200A1 (ja) 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置
JP7179276B2 (ja) * 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ

Also Published As

Publication number Publication date
JP7382559B2 (ja) 2023-11-17
US20230043402A1 (en) 2023-02-09
WO2021131893A1 (ja) 2021-07-01
JP2021103747A (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
US10825935B2 (en) Trench MOS-type Schottky diode
TWI722323B (zh) 場效電晶體
US7915617B2 (en) Semiconductor device
US11855134B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9184229B2 (en) Semiconductor device and method for manufacturing same
CN114846590A (zh) 沟槽型mesfet
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
US20200343345A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2023101772A (ja) 半導体装置および半導体装置の製造方法
US20220399460A1 (en) Gan vertical trench mosfets and methods of manufacturing the same
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US11522078B2 (en) High electron mobility transistor (HEMT) with RESURF junction
CN114649410A (zh) 沟槽型半导体器件及其制造方法
JP7382558B2 (ja) トレンチ型ｍｏｓｆｅｔ
CN116417520B (zh) 一种氧化镓场效应晶体管及其制备方法
US11749722B2 (en) Semiconductor device
US11152469B2 (en) Semiconductor device
CN109888010B (zh) 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法
CN116598353A (zh) 一种双沟槽氧化镓场效应晶体管结构及制作方法
JP2023045864A (ja) 半導体装置及び半導体装置の製造方法
CN115136322A (zh) 具有饱和接触部的mosfet和用于形成具有饱和接触部的mosfet的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination