CN108428634B - 垂直纳米线晶体管与其制作方法 - Google Patents
垂直纳米线晶体管与其制作方法 Download PDFInfo
- Publication number
- CN108428634B CN108428634B CN201810136625.9A CN201810136625A CN108428634B CN 108428634 B CN108428634 B CN 108428634B CN 201810136625 A CN201810136625 A CN 201810136625A CN 108428634 B CN108428634 B CN 108428634B
- Authority
- CN
- China
- Prior art keywords
- nanowire
- substrate
- contact hole
- dielectric layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 63
- 239000011229 interlayer Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供了一种垂直纳米线晶体管与其制作方法。该制作方法包括：步骤S1，提供基底；步骤S2，刻蚀去除部分的基底，得到衬底与位于衬底表面上的多个间隔的纳米线，各纳米线包括从下至上依次连接的至少一个子纳米线，各子纳米线从下至上依次连接的第一端部、中间部以及第二端部，其中，与衬底连接的子纳米线通过第一端部与衬底连接。该制作方法使得导电沟道的质量与纳米线的界面特性均较好。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种垂直纳米线晶体管与其制作方法。
背景技术
CMOS集成电路微缩持续发展，器件结构从二维平面结构(2D planar)到三维的鳍式场效应晶体管(3D Fin Field Effect Transisitor，简称3D Fin FET)，再到三维水平结构的环栅纳米线场效应晶体管(3D Lateral Gate-All-Around Nanowire Field EffectTransisitor简称3D Lateral NW FET)，未来为了更高集成度，将发展到三维垂直结构的环栅纳米线场效应晶体管(3D Vertical Gate-All-Around Nanowire Field EffectTransisitor，简称3D Vertical NW FET或垂直纳米线晶体管)。垂直纳米线晶体管可以更好地抑制短沟道效应，因其圆柱形环栅结构具备最佳的栅控能力，抑制了拐角效应，栅电极可以更好地从多个方向对沟道区形成静电控制。
3D Vertical NW FET的制造方法包含两大类：一是利用纳米技术的自下而上，一是兼容传统CMOS工艺的自上而下。前一种由于工艺缺陷，工艺控制问题很难被大规模集成。兼容传统CMOS工艺主要包括：垂直刻蚀、选择腐蚀再外延生长以及多晶硅沉积等方式。
3D Vertical NW FET还可以采用多层SiGe/Si叠层生长再刻蚀形成垂直纳米线，再接着选择腐蚀SiGe或者Si制作栅电极的方式。该方法需要复杂的多层外延工艺，沟道质量与界面质量难以保证。
发明内容
本申请的主要目的在于提供一种垂直纳米线晶体管与其制作方法，以解决现有技术中的制作方法难以得到沟道质量较好的垂直纳米线晶体管的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种垂直纳米线晶体管的制作方法，该制作方法包括：步骤S1，提供基底；步骤S2，刻蚀去除部分的上述基底，得到衬底与位于上述衬底表面上的多个间隔的纳米线，各上述纳米线包括从下至上依次连接的至少一个子纳米线，各上述子纳米线从下至上依次连接的第一端部、中间部以及第二端部，其中，与上述衬底连接的上述子纳米线通过上述第一端部与上述衬底连接。
进一步地，上述第一端部的宽度和上述第二端部的宽度均大于上述中间部，上述第一端部的宽度与上述第二端部的宽度相同。
进一步地，上述步骤S2包括：步骤S21，刻蚀去除部分的上述基底，形成预衬底与位于在上述预衬底表面上的多个间隔的预纳米线；步骤S23，刻蚀去除部分上述预衬底，形成上述衬底与上述纳米线。
进一步地，在上述步骤S21与上述步骤S23之间，上述步骤S2还包括：步骤S22，在上述预纳米线的裸露表面上形成保护层，上述保护层的材包括氯化物、碳化物、氧化物与氮化物中的至少一种。
进一步地，上述步骤S22还包括：对上述保护层进行等离子表面处理。
进一步地，上述步骤S23包括依次采用各向异性刻蚀法、各向同性刻蚀法和各向异性刻蚀法刻蚀上述预衬底。
进一步地，一个上述纳米线的相邻的两个上述子纳米线中，靠近上述衬底的上述子纳米线的第二端部为远离上述衬底的上述子纳米线的第一端部。
进一步地，在上述步骤S2之后，上述制作方法还包括：步骤S3，对各个上述第一端部以及各个上述第二端部进行掺杂，一个形成源区，另一个形成漏区；步骤S4，在掺杂后的上述纳米线的外表面上形成栅介质层，在上述中间部对应的上述栅介质层的表面上形成栅极。
进一步地，在对上述第一端部和上述第二端部进行掺杂时，上述步骤S3还包括：对与上述第一端部连接的部分上述衬底进行掺杂。
进一步地，上述步骤S4包括：在上述衬底的裸露表面上以及掺杂后的上述纳米线的裸露表面上形成栅介质材料，形成上述栅介质层；在上述栅介质层的裸露表面上形成栅极材料；去除部分的上述栅极材料，剩余的上述栅极材料形成上述栅极。
进一步地，采用各向同性的刻蚀法实施去除部分的上述栅极材料的步骤。
进一步地，上述栅极的侧壁的外表面、上述源区上的上述栅介质层的侧壁的外表面以及上述漏区上的上述栅介质层的侧壁的外表面在同一个平面上。
进一步地，在上述步骤S4之后，上述制作方法还包括：步骤S5，在上述栅介质层以及上述栅极的外表面上形成层间介质层；步骤S6，刻蚀去除部分上述层间介质层以及部分上述栅介质层，在上述层间介质层中形成第一接触孔、第二接触孔与第三接触孔，上述第一接触孔与上述第三接触孔分别位于掺杂后的上述纳米线的相对的两侧，上述第一接触孔与上述第二接触孔中的一个与上述源区和上述漏区中的一个连接，另一个与上述源区和上述漏区中的另一个连接，上述第三接触孔与上述栅极连接；步骤S7，在上述第一接触孔、上述第二接触孔以及上述第三接触孔中填充金属，上述第一接触孔中的金属与上述第二接触孔中的金属形成漏接触与源接触，上述第三接触孔中的金属形成栅接触。
进一步地，上述步骤S5包括：在上述栅介质层以及上述栅极的外表面上沉积层间介质材料；对上述层间介质材料进行平坦化，形成层间介质层，上述层间介质层的远离上述衬底的表面覆盖上述第二端部表面上的上述栅介质层。
进一步地，上述第三接触孔位于相邻的两个掺杂后的上述纳米线之间且与相邻的两个上述栅极均连接。
进一步地，上述第二接触孔与上述第二端部的顶面的部分连接。
进一步地，上述第一端部的与上述中间部的衔接面为斜面，和/或上述第二端部的与上述中间部的衔接面为斜面。
根据本申请的另一方面，提供了一种垂直纳米线晶体管，该垂直纳米线晶体管包括：衬底；多个间隔的纳米线，位于上述衬底的表面上，各上述纳米线包括从下至上依次连接的至少一个子纳米线，各上述子纳米线包括依次连接的漏区、中间部以及源区，上述中间部为导电沟道；栅介质层，位于上述纳米线的外表面上；栅极，位于上述中间部对应的上述栅介质层的外表面上；层间介质层，位于上述栅介质层以及上述栅极的外表面上，且上述层间介质层中具有第一接触孔、第二接触孔与第三接触孔，上述第一接触孔与上述第三接触孔分别位上述纳米线的相对的两侧，上述第一接触孔与上述第二接触孔中的一个与上述源区和上述漏区中的一个连接，另一个与上述源区和上述漏区中的另一个连接，上述第三接触孔与上述栅极连接；金属接触，包括源接触、漏接触和栅接触，上述漏接触和上述源接触中的一个位于上述第一接触孔中，另一个位于上述第二接触孔中，上述栅接触位于上述第三接触孔中
进一步地，上述漏区的宽度和上述源区的宽度均大于上述中间部的宽度，优选上述漏区的宽度与上述源区的宽度相同。
进一步地，上述漏区的与上述中间部的衔接面为斜面，和/或上述源区的与上述中间部的衔接面为斜面。
应用本申请的技术方案，该方法中，直接刻蚀基底形成纳米线，然后对该纳米线进行局部离子注入，第一端部与第二端部中的一个形成源区，另一个形成漏区，中间部为导电沟道。该制作方法中，导电沟道以及纳米线的形成过程中无需多次外延工艺，使得导电沟道的质量与纳米线的界面特性均较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图10示出了根据本申请的垂直纳米线晶体管的实施例的制作过程的结构示意图；以及
图11示出了本申请的另一种垂直纳米线晶体管的结构示意图。
其中，上述附图包括以下附图标记：
10、基底；11、预衬底；12、预纳米线；110、衬底；120、纳米线；012、子纳米线；121、第一端部；122、中间部；123、第二端部；13、漏区；14、源区；20、栅介质层；30、栅极；300、栅极材料；40、层间介质层；41、第一接触孔；42、第二接触孔；43、第三接触孔；50、源接触；60、漏接触；70、栅接触。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及下面的权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“电连接”至该另一元件。
正如背景技术所介绍的，现有技术中的制作方法难以得到沟道质量较好的垂直纳米线晶体管，为了解决如上的技术问题，本申请提出了一种垂直纳米线晶体管与其制作方法。
本申请的一种典型的实施方式中，提供了一种垂直纳米线晶体管的制作方法，该制作方法包括：步骤S1，提供基底10，如图1所示；步骤S2，刻蚀去除部分的上述基底10，得到衬底110与位于上述衬底110表面上的多个间隔的纳米线120，各上述纳米线120包括从下至上依次连接的至少一个子纳米线012，各上述子纳米线012从下至上依次连接的第一端部121、中间部122以及第二端部123，如图3所示，其中，与上述衬底110连接的上述子纳米线012通过上述第一端部121与上述衬底110连接，图3中只是出了一个子纳米线，因此，该子纳米线通过第一端部121与衬底110连接。
需要说明的是，在步骤S2的刻蚀之前，需要先通过光刻或者图形转移硬掩膜的方法定义后继纳米线垂直结构的平面图形，该平面图形可为圆形、方形、矩形、椭圆形等，尺寸在1纳米到100纳米之间，具体方法不局限于上述方法。
上述的制作方法中，直接刻蚀基底形成纳米线，然后对该纳米线进行局部离子注入，第一端部与第二端部中的一个形成源区，另一个形成漏区，中间部为导电沟道。该制作方法中，导电沟道以及纳米线的形成过程中无需多次外延工艺，使得导电沟道的质量与纳米线的界面特性均较好，使得垂直纳米线晶体管的性能较好。
为了简化制作工艺，且同时形成性能较好的导电沟道，即中间部，本申请的一种实施例中，如图3所示，上述第一端部121的宽度和上述第二端部123的宽度均大于上述中间部122。需要说明的是，这里的“宽度”是指平行于纸面或者电脑屏幕的平面上的横向宽度。
本申请的一种实施例中，如图3所示，上述第一端部121的宽度与上述第二端部123的宽度相同，这样更方便器件的制作。
如图3所示，中间部的宽度较小，因此，两侧壁上分别具有一个凹槽，该凹槽可以是C形、D形、半“工”字形、梯形、三角形或西格玛形。本领域技术人员可以根据实际情况选择合适形状的凹槽。
本申请的另一种实施例中，上述步骤S2包括：步骤S21，刻蚀去除部分的上述基底10，形成预衬底11与位于在上述预衬底11表面上的多个间隔的预纳米线12，如图2所示；步骤S23，刻蚀去除部分上述预衬底11，预纳米线和与其连接的部分预衬底形成上述纳米线120，剩余的预衬底形成衬底110。
当然，本申请的纳米线与衬底的形成过程并不限于上述的方法，本领域技术人员可以根据实际情况选择合适的形成方法形成上述纳米线与衬底。
为了避免在刻蚀上述预衬底的过程中对预纳米线造成破坏，本申请的一种图中未示出的实施例中，在上述步骤S21与上述步骤S23之间，上述步骤S2还包括：步骤S22，在上述预纳米线12的裸露表面上形成保护层，上述保护层的材包括氯化物、碳化物、氧化物与氮化物中的至少一种。
为了获得超薄的保护层，本申请的一种实施例中，上述步骤S22还包括：对上述保护层进行等离子表面处理。具体地，可以采用O或N离子体处理表面，形成超薄氧化层或氮化层作为保护层。
对于包括多个子纳米线的器件来说，步骤S2还包括：在形成第一个纳米线之后，将该纳米线保护起来，再对衬底进行刻蚀形成第二个子纳米线，后续的子纳米线的刻蚀形成之前，都要对前面步骤形成的子纳米线进行保护。具体地，可以在子纳米线的表面上形成保护层，该保护层的具体材料等可以参见上文中的保护层，此处不再赘述了。
具体地，刻蚀形成多个子纳米线的方法包括采用BOSCH方法。BOSCH法的原理是在反应腔室中轮流通入钝化气体例如C4F8与刻蚀气体SF6与样品进行反应，工艺的整个过程是淀积钝化层步骤与刻蚀步骤的反复交替。其中，保护气体C4F8在高密度等离子体的作用下分解生成碳氟聚合物形成保护层，沉积在已经做好图形的样品表面。
本申请的一种实施例中，上述步骤S23依次包括：各向异性刻蚀法、各向同性刻蚀法和各向异性刻蚀法刻蚀上述预衬底11，形成图3所示的结构。
当然，本申请的形成图3所示的子纳米线的方式并不限于上述的方式，还可以是其他的可行的方式，本领域技术人员可以根据实际情况选择合适的形成子纳米线的方式。
如图11中，相邻的两个上述子纳米线012中，靠近上述衬底110的上述子纳米线012的第二端部123为远离上述衬底110的上述子纳米线012的第一端部121。这样可以简化该器件的制作工艺且降低该器件的制作成本。
本申请的一种具体的实施例中，上述制作方法还包括：步骤S3，对上述第一端部121与上述第二端部123进行掺杂，一个形成源区14，另一个形成漏区13，如图4所示(需要说明的是。图中只是一种具体的实施例，本申请的源区与漏区并不限于图中的对应位置，二者的位置还可以互换)；步骤S4，在掺杂后的上述纳米线120的外表面上形成栅介质层20，如图5所示，在上述中间部122对应的上述栅介质层20的表面上形成栅极30，如图7所示。
当然，本申请中的源区14、漏区13、栅介质层20以及栅极30的形成过程并不限于上述的方法，本领域技术人员可以采用其他的合适的方法形成这些结构。
本申请的另一种实施例中，如图4所示，在对上述第一端部121和上述第二端部123进行掺杂时，上述步骤S3还包括：对与上述第一端部121连接的部分上述衬底110进行掺杂。
为了简化制作工艺，本申请的一种实施例中，如图3所示，上述第一端部121的宽度与上述第二端部123的宽度相同。
一种具体的实施例中，上述步骤S4包括：在上述衬底110的裸露表面上以及掺杂后的上述纳米线120的裸露表面上形成栅介质材料，形成上述栅介质层20，如图5所示；在上述栅介质层20的裸露表面上形成栅极材料300，如图6所示；去除部分的上述栅极材料300，剩余的上述栅极材料300形成上述栅极30，如图7所示。
上述的去除栅极材料300的过程可以采用刻蚀法，具体可以为各项同性刻蚀法。
如图7所示，为了简化制作工艺，提高制作效率，上述栅极30的侧壁的外表面、上述源区14上的上述栅介质层20的侧壁的外表面以及上述漏区13上的上述栅介质层20的侧壁的外表面在同一个平面上。
本申请的一种具体的实施例中，上述制作方法还包括：步骤S5，在上述栅介质层20以及上述栅极30的外表面上形成层间介质层40，如图8所示；步骤S6，刻蚀去除部分上述层间介质层40以及部分上述栅介质层20，在上述层间介质层40中形成第一接触孔41、第二接触孔42与第三接触孔43，如图9所示，上述第一接触孔41与上述第三接触孔43分别位于掺杂后的上述纳米线120的相对的两侧，上述第一接触孔41与上述第二接触孔42中的一个与上述源区14和上述漏区13中的一个连接，另一个与上述源区14和上述漏区13中的另一个连接，上述第三接触孔43与上述栅极30连接；步骤S7，在上述第一接触孔41、上述第二接触孔42以及上述第三接触孔43中填充金属，上述第一接触孔41中的金属与上述第二接触孔42中的金属形成漏接触60与源接触50，上述第三接触孔43中的金属形成栅接触70，如图10所示。
需要说明的是，本申请中的“上述第一接触孔41与上述第二接触孔42中的一个与上述源区14和上述漏区13中的一个连接，另一个与上述源区14和上述漏区13中的另一个连接”中的源区与漏区可以是同一个子纳米线的源区与漏区，也可以是不同子纳米线的源区与漏区。具体地，当该器件的纳米线中只包括一个子纳米线时，这里的源区与漏区就是指同一个子纳米线的源区与漏区；当该纳米线中包括多个子纳米线时，这里的源区与漏区就是不同子纳米线的源区与漏区，以两个子纳米线为例说明，这两个子纳米线沿远离衬底的方向依次为第一子纳米线与第二子纳米线，其中，第一接触孔与第一子纳米线的漏区和第二子纳米线的源区中的一个接触，第二接触孔与第一子纳米线的漏区和第二子纳米线的源区中的另一个接触。
图11对应的有接触孔的结构中，第一接触孔与第一子纳米线的漏区接触，第二接触孔与第二子纳米线的源区接触。
本申请的一种实施例中，上述步骤S5包括：在上述栅介质层20以及上述栅极30的外表面上沉积层间介质材料；对上述层间介质材料进行平坦化，形成如图8所示的层间介质层40，上述层间介质层40的远离上述衬底110的表面覆盖上述第二端部123表面上的上述栅介质层20，这样使得后续形成性能较好的电接触。该步骤中的平坦化工艺可以为现有技术中化学机械抛光法。
为了简化制作工艺，提高器件的集成度，本申请的一种实施例中，如图9所示，上述第三接触孔43位于相邻的两个掺杂后的上述纳米线120之间且与相邻的两个上述栅极30均连接，这样就使得后续在第三接触孔43中形成的接触金属与两个栅极均电连接，即共用一个接触电极。
当然，本申请中的第三接触孔并不限于上述的位置关系或者连接关系，其还可以仅与一个栅极连接。本领域技术人员可以根据实际情况将第三接触孔形成在合适的位置上。
本申请的再一种实施例中，如图9所示，上述第二接触孔42与上述第二端部123的顶面的部分连接，进一步防止后续填充在第二接触孔中的金属与填充在第三接触孔中的金属接触，保证该垂直纳米线晶体管具有较好的性能。
本申请的栅介质层可以采用现有技术中的常规的材料形成，比如可以包括二氧化硅、氮氧化硅和/或高k材料，本领域技术人员可以根据实际情况选择合适的材料。
为了使得栅介质层的材料具有更高的介电常数，进而更好地隔离栅极与导电沟道，减小漏电量，本申请的一种实施例中，上述栅介质层的材料包括高K材料，上述高K材料选自HfO2、HfSiO、HfSiON、HfLaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2与LaAlO中的一种或多种。
本申请的栅极30为金属栅极或者多晶硅栅极，本领域技术人员可以根据实际情况选择合适的材料形成本申请的栅极30。
当上述栅介质层为高K介质层时，且栅极为金属栅时，本申请的步骤S3中的可以采用HKMG(High K绝缘层+金属栅极)工艺方法衬底形成栅介质层与栅极材料。
本申请的层间介质层的材料可以是现有半导体技术中任何用于隔离的材料，本领域技术人员可以根据实际情况选择合适的材料形成上述的层间介质层。
为了进一步确保层间介质层的隔离效果，本申请的一种实施例中，上述层间介质层的材料选自SiO2和/或Si3N4。
本申请中的上述基底10可以为现有技术中的可用的任何材料形成的基底，可以为Si基底、Ge基底、锗硅基底、应变硅基底、蓝宝石基底、碳化硅基底、氮化镓基底、砷化镓基底、氧化锌基底、金刚石、氮化铝基底、金属或类金属基底等，本领域技术人员可以根据实际情况选择的合适材料的基底。
为了简化工艺，且同时提高器件的性能，本申请的一种实施例中，上述基底10为硅基底。
如图3所示，上述第一端部121的与上述中间部122的衔接面为斜面，且上述第二端部123的与上述中间部122的衔接面为斜面。这样可以更好地形成导电沟道，减少寄生电阻，从而保证器件的良好性能。
在本申请的未示出的实施例中，上述第一端部121的与上述中间部122的衔接面为斜面或上述第二端部123的与上述中间部122的衔接面为斜面。本领域技术人员可以根据实际情况选择将第一端部的与中间部的衔接面设置为斜面和/或将第二端部与上述中间部的衔接面设置为斜面。
上述栅介质层的设置可以采用本领域中的常规方法，比如各种沉积法：CVD、PVD、MOCVD、ALD或PLD，还可以采用热氧化法等等，本领域技术人员可以根据实际情况选择合适的方法形成栅介质层。
本申请中的刻蚀过程可以根据实际情况选择合适的刻蚀方法，可以是干法刻蚀，可以是湿法刻蚀，具体可以为RIE刻蚀或者ICP刻蚀等等，也可以是多种刻蚀方法结合使用完成某一个刻蚀步骤。
本申请的一种实施例中，在形成上述源接触、漏接触以及栅接触后，上述制作方法还包括形成多层互联的步骤，此步骤可采用常规的工艺，此处就不再赘述了。
本申请的另一种典型的实施方式中，提供了一种垂直纳米线晶体管，该垂直纳米线晶体管采用上述的任一种的制作方法制作而成。如图10所示，该垂直纳米线晶体管包括衬底110、多个间隔的纳米线120、栅介质层20、栅极30、层间介质层40、源接触50、漏接触60以及栅接触70。
纳米线120位于在衬底110的表面上，各上述纳米线120包括从下至上依次连接的至少一个子纳米线012，且各子纳米线012包括依次连接的源区14、中间部122以及漏区13，栅介质层20位于上述纳米线120的外表面上，栅极30位于在上述中间部122对应的上述栅介质层20的外表面上，层间介质层40位于在上述栅介质层20以及上述栅极30的外表面上，且层间介质层40中具有第一接触孔41、第二接触孔42与第三接触孔43，上述第一接触孔41与上述第三接触孔43分别位于掺杂后的上述纳米线120的相对的两侧，上述第一接触孔41与上述第二接触孔42中的一个与上述源区14和上述漏区13中的一个连接，另一个与上述源区14和上述漏区13中的另一个连接，上述第三接触孔43与上述栅极30连接；漏接触60与源接触50中的一个位于上述第一接触孔41中，另一个位于上述第二接触孔42中，栅接触70位于上述第三接触孔43中。
该垂直纳米线晶体管由于采用上述的制作方法形成，其导电沟道以及纳米线的形成过程中无需多次外延工艺，使得导电沟道的质量与纳米线的界面特性均较好，使得垂直纳米线晶体管的性能较好。并且，该垂直纳米线晶体管的集成度较高。
需要说明的是，本申请中的“上述第一接触孔41与上述第二接触孔42中的一个与上述源区14和上述漏区13中的一个连接，另一个与上述源区14和上述漏区13中的另一个连接”中的源区与漏区可以是同一个子纳米线的源区与漏区，也可以是不同子纳米线的源区与漏区。具体地，当该器件的纳米线中只包括一个子纳米线时，这里的源区与漏区就是指同一个子纳米线的源区与漏区；当该纳米线中包括多个子纳米线时，这里的源区与漏区就是不同子纳米线的源区与漏区，以两个子纳米线为例说明，这两个子纳米线沿远离衬底的方向依次为第一子纳米线与第二子纳米线，其中，第一接触孔与第一子纳米线的漏区和第二子纳米线的源区中的一个接触，第二接触孔与第一子纳米线的漏区和第二子纳米线的源区中的另一个接触。
图11对应的有接触孔的结构中，第一接触孔与第一子纳米线的漏区接触，第二接触孔与第二子纳米线的源区接触。
为了简化制作工艺，且同时形成性能较好的导电沟道，即中间部，如图10所示，本申请的一种实施例中，上述漏区13的宽度和上述源区14的宽度均大于上述中间部122的宽度。
本申请的一种实施例中，如图10所示，漏区13的宽度和上述源区14的宽度相同，这样更方便器件的制作。
需要说明的是，这里的“宽度”是指平行于纸面或者电脑屏幕的平面上的横向宽度。
上述漏区13的宽度与上述源区14的宽度相同上述漏区13的与上述中间部122的衔接面为斜面，和/或上述源区14的与上述中间部122的衔接面为斜面。这样可以更好地形成导电沟道，从而保证器件的良好性能。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的制作方法中，直接刻蚀基底形成纳米线，然后对该纳米线进行局部离子注入，第一端部与第二端部中的一个形成源区，另一个形成漏区，中间部为导电沟道。该制作方法中，导电沟道以及纳米线的形成过程中无需多次外延工艺，使得导电沟道的质量与纳米线的界面特性均较好。
2)、本申请的垂直纳米线晶体管由于采用上述的制作方法形成，其导电沟道以及纳米线的形成过程中无需多次外延工艺，使得导电沟道的质量与纳米线的界面特性均较好，使得垂直纳米线晶体管的性能较好。并且，该垂直纳米线晶体管的集成度较高。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (17)
1.一种垂直纳米线晶体管的制作方法，其特征在于，所述制作方法包括：
步骤S1，提供基底(10)；
步骤S2，刻蚀去除部分的所述基底(10)，得到衬底(110)与位于所述衬底(110)表面上的多个间隔的纳米线(120)，各所述纳米线(120)包括从下至上依次连接的至少一个子纳米线(012)，各所述子纳米线(012)从下至上依次连接的第一端部(121)、中间部(122)以及第二端部(123)，其中，与所述衬底(110)连接的所述子纳米线(012)通过所述第一端部(121)与所述衬底(110)连接；
一个纳米线的相连的两个所述子纳米线(012)分别为第一子纳米线和第二子纳米线，其中，所述第一子纳米线与所述衬底的距离小于所述第二子纳米线与所述衬底的距离，所述第一子纳米线的第二端部为所述第二子纳米线的第一端部。
2.根据权利要求1所述的制作方法，其特征在于，所述第一端部(121)的宽度和所述第二端部(123)的宽度均大于所述中间部(122)。
3.根据权利要求2所述的制作方法，其特征在于，所述第一端部(121)的宽度与所述第二端部(123)的宽度相同。
4.根据权利要求2所述的制作方法，其特征在于，所述步骤S2包括：
步骤S21，刻蚀去除部分的所述基底(10)，形成预衬底(11)与位于在所述预衬底(11)表面上的多个间隔的预纳米线(12)；以及
步骤S23，刻蚀去除部分所述预衬底(11)，形成所述衬底(110)与所述纳米线(120)。
5.根据权利要求4所述的制作方法，其特征在于，在所述步骤S21与所述步骤S23之间，所述步骤S2还包括：
步骤S22，在所述预纳米线(12)的裸露表面上形成保护层，所述保护层的材包括氯化物、碳化物、氧化物与氮化物中的至少一种。
6.根据权利要求5所述的制作方法，其特征在于，所述步骤S22还包括：
对所述保护层进行等离子表面处理。
7.根据权利要求4所述的制作方法，其特征在于，所述步骤S23包括依次采用各向异性刻蚀法、各向同性刻蚀法和各向异性刻蚀法刻蚀所述预衬底(11)。
8.根据权利要求1所述的制作方法，其特征在于，在所述步骤S2之后，所述制作方法还包括：
步骤S3，对各个所述第一端部(121)以及各个所述第二端部(123)进行掺杂，一个形成源区(14)，另一个形成漏区(13)；以及
步骤S4，在掺杂后的所述纳米线(120)的外表面上形成栅介质层(20)，在所述中间部(122)对应的所述栅介质层(20)的表面上形成栅极(30)。
9.根据权利要求8所述的制作方法，其特征在于，在对所述第一端部(121)和所述第二端部(123)进行掺杂时，所述步骤S3还包括：
对与所述第一端部(121)连接的部分所述衬底(110)进行掺杂。
10.根据权利要求8所述的制作方法，其特征在于，所述步骤S4包括：
在所述衬底(110)的裸露表面上以及掺杂后的所述纳米线(120)的裸露表面上形成栅介质材料，形成所述栅介质层(20)；
在所述栅介质层(20)的裸露表面上形成栅极材料(300)；以及
去除部分的所述栅极材料(300)，剩余的所述栅极材料(300)形成所述栅极(30)。
11.根据权利要求10所述的制作方法，其特征在于，采用各向同性的刻蚀法实施去除部分的所述栅极材料(300)的步骤。
12.根据权利要求8所述的制作方法，其特征在于，所述栅极(30)的侧壁的外表面、所述源区(14)上的所述栅介质层(20)的侧壁的外表面以及所述漏区(13)上的所述栅介质层(20)的侧壁的外表面在同一个平面上。
13.根据权利要求8所述的制作方法，其特征在于，在所述步骤S4之后，所述制作方法还包括：
步骤S5，在所述栅介质层(20)以及所述栅极(30)的外表面上形成层间介质层(40)；
步骤S6，刻蚀去除部分所述层间介质层(40)以及部分所述栅介质层(20)，在所述层间介质层(40)中形成第一接触孔(41)、第二接触孔(42)与第三接触孔(43)，所述第一接触孔(41)与所述第三接触孔(43)分别位于掺杂后的所述纳米线(120)的相对的两侧，所述第一接触孔(41)与所述第二接触孔(42)中的一个与所述源区(14)和所述漏区(13)中的一个连接，另一个与所述源区(14)和所述漏区(13)中的另一个连接，所述第三接触孔(43)与所述栅极(30)连接；以及
步骤S7，在所述第一接触孔(41)、所述第二接触孔(42)以及所述第三接触孔(43)中填充金属，所述第一接触孔(41)中的金属与所述第二接触孔(42)中的金属形成漏接触(60)与源接触(50)，所述第三接触孔(43)中的金属形成栅接触(70)。
14.根据权利要求13所述的制作方法，其特征在于，所述步骤S5包括：
在所述栅介质层(20)以及所述栅极(30)的外表面上沉积层间介质材料；以及
对所述层间介质材料进行平坦化，形成层间介质层(40)，所述层间介质层(40)的远离所述衬底(110)的表面覆盖所述第二端部(123)表面上的所述栅介质层(20)。
15.根据权利要求13所述的制作方法，其特征在于，所述第三接触孔(43)位于相邻的两个掺杂后的所述纳米线(120)之间且与相邻的两个所述栅极(30)均连接。
16.根据权利要求13所述的制作方法，其特征在于，所述第二接触孔(42)与所述第二端部(123)的顶面的部分连接。
17.根据权利要求2所述的制作方法，其特征在于，所述第一端部(121)的与所述中间部(122)的衔接面为斜面，和/或所述第二端部(123)的与所述中间部(122)的衔接面为斜面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810136625.9A CN108428634B (zh) | 2018-02-09 | 2018-02-09 | 垂直纳米线晶体管与其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810136625.9A CN108428634B (zh) | 2018-02-09 | 2018-02-09 | 垂直纳米线晶体管与其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108428634A CN108428634A (zh) | 2018-08-21 |
| CN108428634B true CN108428634B (zh) | 2022-02-22 |
Family
ID=63156767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810136625.9A Active CN108428634B (zh) | 2018-02-09 | 2018-02-09 | 垂直纳米线晶体管与其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108428634B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909088B (zh) * | 2021-01-25 | 2022-11-08 | 深圳大学 | 静电感应晶体管及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664143B2 (en) * | 2000-11-22 | 2003-12-16 | North Carolina State University | Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls |
| DE10250829B4 (de) * | 2002-10-31 | 2006-11-02 | Infineon Technologies Ag | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle |
| US7892956B2 (en) * | 2007-09-24 | 2011-02-22 | International Business Machines Corporation | Methods of manufacture of vertical nanowire FET devices |
| US7902541B2 (en) * | 2009-04-03 | 2011-03-08 | International Business Machines Corporation | Semiconductor nanowire with built-in stress |
| CN102214586B (zh) * | 2011-06-13 | 2013-05-22 | 西安交通大学 | 一种硅纳米线场效应晶体管制备方法 |
| CN103137563A (zh) * | 2013-02-20 | 2013-06-05 | 上海华力微电子有限公司 | 一种在垂直硅纳米线上实现的闪存结构及其制造方法 |
-
2018
- 2018-02-09 CN CN201810136625.9A patent/CN108428634B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108428634A (zh) | 2018-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11637207B2 (en) | Gate-all-around structure and methods of forming the same | |
| US20190027558A1 (en) | Fin Recess Last Process for FinFET Fabrication | |
| US9577067B2 (en) | Metal gate and manufuacturing process thereof | |
| US20150348971A1 (en) | Semiconductor device having strained fin structure and method of making the same | |
| TWI641135B (zh) | 具有磊晶結構之鰭狀場效電晶體 | |
| CN111106111B (zh) | 半导体装置及其制造方法及包括该半导体装置的电子设备 | |
| CN107516668B (zh) | 半导体装置及其制造方法 | |
| US9947592B2 (en) | FinFET devices and methods of forming the same | |
| US12040273B2 (en) | Semiconductor device with multi-layer dielectric | |
| WO2022048135A1 (zh) | 带自对准隔离部的纳米线/片器件及制造方法及电子设备 | |
| US12020986B2 (en) | Semiconductor structure and method of manufacturing the same | |
| US11764287B2 (en) | Multi-gate transistor structure | |
| WO2022048136A1 (zh) | 带铁电或负电容材料的器件及其制造方法及电子设备 | |
| TWI687980B (zh) | 半導體元件及其製作方法 | |
| US20240105806A1 (en) | Multi-Gate Devices And Method Of Forming The Same | |
| KR20220163469A (ko) | 반도체 장치 및 그 제조 방법 및 이를 포함하는 전자기기 | |
| US9450094B1 (en) | Semiconductor process and fin-shaped field effect transistor | |
| CN108428634B (zh) | 垂直纳米线晶体管与其制作方法 | |
| CN109300897B (zh) | 半导体装置及其制造方法 | |
| US20220367683A1 (en) | Structure and Method for Multigate Devices with Suppressed Diffusion | |
| CN108511344B (zh) | 垂直纳米线晶体管与其制作方法 | |
| US11195760B2 (en) | Fin-type field-effect transistor device having substrate with heavy doped and light doped regions, and method of fabricating the same | |
| CN111916501A (zh) | 带铁电或负电容材料的器件及制造方法及电子设备 | |
| CN114496796B (zh) | 沟槽型晶体管及其形成方法 | |
| CN213212171U (zh) | 带铁电或负电容材料的器件及包括该器件的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |