CN107424994A - 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法 - Google Patents

环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法 Download PDF

Info

Publication number
CN107424994A
CN107424994A CN201610352706.3A CN201610352706A CN107424994A CN 107424994 A CN107424994 A CN 107424994A CN 201610352706 A CN201610352706 A CN 201610352706A CN 107424994 A CN107424994 A CN 107424994A
Authority
CN
China
Prior art keywords
germanium
quantum well
body pipe
mesh body
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610352706.3A
Other languages
English (en)
Other versions
CN107424994B (zh
Inventor
肖德元
张汝京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201610352706.3A priority Critical patent/CN107424994B/zh
Priority to TW105132263A priority patent/TWI628703B/zh
Publication of CN107424994A publication Critical patent/CN107424994A/zh
Application granted granted Critical
Publication of CN107424994B publication Critical patent/CN107424994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种环栅III‑V量子阱晶体管及锗无结晶体管及其制造方法，该器件包括III‑V量子阱晶体管及锗无结晶体管；所述III‑V量子阱晶体管包括：第一Ge带结构、N‑型InGaAs层、N+型InGaAs层，所述N+型InGaAs层中形成有第一环形沟槽、半导体阻挡层、第一高K介质层以及第一金属栅；所述锗无结晶体管包括：第二Ge带结构、P+型Ge层，所述P+型Ge层中形成有第二环形沟槽、第二高K介质层以及第二金属栅。本发明提供了一种可以有效集成环栅III‑V量子阱晶体管及锗无结晶体管的方法，相比于平面结构，本发明的环栅III‑V量子阱晶体管及锗无结晶体管可以大大提高栅极的控制能力及器件的驱动能力，减小寄生电容，并大大提高器件载流子迁移率。

Description

环栅III-V量子阱晶体管及锗无结晶体管及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别是涉及一种环栅III-V量子阱晶体管及锗无结晶体管及其制造方法。
背景技术
现今，大多数集成电路都是基于硅的，然而，随着集成电路特征尺寸的逐渐减小，现有的体硅材料和工艺已接近它们的物理极限，遇到了严峻的挑战。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能(新材料、新结构及新工艺)。其中，引入新的沟道材料是主要革新途径。研究表明Ge具有较高的空穴迁移率、III-V族半导体材料(如GaAs、InP、InGaAs，InAs和GaSb)具有较高的电子迁移率，因此，在15纳米的节点后，新型硅基高迁移率材料将逐步由应变硅材料过渡到新型高迁移率Ge/III-V/石墨烯等半导体材料。
论文(M.Radosavljevic et al.,Non-Planar,Multi-Gate InGaAs Quantum Well Field EffectTransistors with High-K Gate Dielectric and Ultra-Scaled Gate-to-Drain/Gate-to-Source Separationfor Low Power Logic Applications,IEDM 2010,pp.126-129)公开了一种非平面多栅极结构的InGaAs量子阱场效应晶体管，其主要公开的内容为在硅衬底上制作InGaAs鳍结构，然后采用高k栅介质实现栅-漏分离/栅-源分离的低功率逻辑电路。这种InGaAs量子阱场效应晶体管具有较高的电子迁移速率，可以提高逻辑电路的速度。如何能进一步加强器件栅控能力，增强驱动电流以及提高器件集成密度是业界需要进一步解决的技术问题。
专利号为US8884363B2的专利中，公开了一种环栅结构的硅纳米线晶体管，其主要内容为通过对SOI衬底的顶层硅及埋氧层进行图形化形成硅纳米线，然后去除支撑硅纳米线的部分埋氧层，使得欲制备栅极的位置形成悬空结构，最后基于该悬空结构制作环栅结构，然而，基于硅材料的纳米线仍然受到硅本身物理极限的影响，难以在较低的技术节点下进一步提高器件的性能。另外，该专利中所制作的晶体管的源漏掺杂与沟道掺杂相反，器件沟道形成在栅氧层表面区域，由于栅氧化层与半导体沟道界面的不完整性，载流子受到散射影响，导致迁移率下降及可靠性降低。
专利公开号为US20100164102A1的公开文本中，公开了一种硅鳍形结构上的Ge纳米带的制作方法，其主要通过在硅鳍形结构顶部生长GeSi后，通过氧化浓缩工艺形成Ge纳米带，这种工艺由于是在Si材料外面包覆GeSi材料，Ge的浓度相对较低，采用氧化浓缩工艺的时间较长，而且所形成的Ge纳米带的质量也比较难以保证。
鉴于以上所述，本发明提供一种能够有效提高栅区控制范围、降低寄生电阻，并将具有高电子迁移率的III-V量子阱晶体管以及具有高空穴迁移率的锗无结晶体管进行有效集成的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种环栅III-V量子阱晶体管及锗无结晶体管及其制造方法，提供一种能够有效提高栅区控制范围、降低寄生电阻，并将具有高电子迁移率的III-V量子阱晶体管以及具有高空穴迁移率的锗无结晶体管进行有效集成的方法。
为实现上述目的及其他相关目的，本发明提供一种环栅III-V量子阱晶体管及锗无结晶体管的制造方法，包括步骤：步骤1)，提供一硅衬底，于所述硅衬底表面形成SiGe层；步骤2)，于所述SiGe层及硅衬底中制作浅沟道隔离结构，去除硅衬底表面的浅沟道隔离结构，获得位于所述硅衬底表面的SiGe凸起结构；步骤3)，于所述SiGe凸起结构表面外延SiGe，形成SiGe带结构；步骤4)，对各SiGe带结构进行氧化浓缩工艺形成由氧化层包围的Ge带结构，去除所述氧化层，并对所述硅衬底表面进行氧化形成表面氧化层；步骤5)，于第一Ge带结构表面依次形成环绕的N-型InGaAs层及N+型InGaAs层，于第二Ge带结构表面形成环绕的P+型Ge层；步骤6)，去除与第一栅区对应的N+型InGaAs层，露出N-型InGaAs层，形成第一环形沟槽，并去除与第二栅区对应的P+型Ge层，露出第二Ge带结构，形成第二环形沟槽；步骤7)，于第一环形沟槽表面依次形成半导体阻挡层、第一高K介质层以及第一金属栅，于第二环形沟槽表面依次形成第二高K介质层以及第二金属栅。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，还包括步骤：步骤8)，于栅区结构两侧制作侧墙结构；步骤9)，于第一栅区两侧的N+型InGaAs源区及N+型InGaAs漏区上分别制作III-V量子阱晶体管的源极金属及漏极金属，并于第二栅区两侧的P+型Ge源区及的P+型Ge漏区分别制作锗无结晶体管的源极金属及漏极金属。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，步骤4)中，去除所述氧化层后，还包括于H2气氛中对所述Ge带结构进行退火的步骤，所述Ge带结构的直径范围为10～100nm。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，步骤5)中，采用分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种于第一Ge带结构表面依次形成环绕所述第一Ge带结构的N-型InGaAs层及N+型InGaAs层。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，所述N-型InGaAs层的厚度范围为10～100nm，掺杂浓度为1017/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，所述N+型InGaAs层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，步骤5)中，采用采用分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种于所述第二Ge带结构表面形成环绕所述第二Ge带结构的P+型Ge层。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，所述P+型Ge层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，步骤7)中，所述半导体阻挡层选用为N-型InP层，其制备方法包括分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种，其厚度范围为50～100nm，其掺杂Si的浓度为1018/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，步骤7)中，采用原子层沉积法、金属有机化合物化学气相沉积法及低压化学气相沉积法中的一种制备所述第一高K介质层及第二高K介质层，所述第一高K介质层及第二高K介质层的厚度范围为1～5nm，材料包括Al2O3及TiSiOx中的一种。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法的一种优选方案，步骤7)中，采用物理气相沉积法、原子层沉积法及金属有机化合物化学气相沉积法中的一种制备所述第一金属栅极第二金属栅，所述第一金属栅极第二金属栅的材料包括TiN、NiAu及CrAu中的一种。
本发明还提供一种环栅III-V量子阱晶体管及锗无结晶体管，包括III-V量子阱晶体管及锗无结晶体管；所述III-V量子阱晶体管包括：第一Ge带结构；N-型InGaAs层，环绕于所述第一Ge带结构表面；N+型InGaAs层，环绕于所述N-型InGaAs层表面，且与第一栅区对应的N+型InGaAs层被去除，露出N-型InGaAs层，形成第一环形沟槽；第一栅区，包括依次形成于所述第一环形沟槽表面的半导体阻挡层、第一高K介质层以及第一金属栅；所述锗无结晶体管包括：第二Ge带结构；P+型Ge层，环绕于所述第二Ge带结构表面，且与第二栅区对应的P+型Ge层被去除，露出第二Ge带结构，形成第二环形沟槽；第二栅区，包括依次形成于所述第二环形沟槽表面第二高K介质层以及第二金属栅。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，其还包括：侧墙结构，形成于栅区结构两侧；III-V量子阱晶体管的源极金属及漏极金属，分别形成于第一栅区两侧的N+型InGaAs源区及N+型InGaAs漏区上；以及锗无结晶体管的源极金属及漏极金属，分别形成于第二栅区两侧的P+型Ge源区及的P+型Ge漏区上。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述第一Ge带结构及第二Ge带结构的直径范围为10～100nm。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述N-型InGaAs层的厚度范围为10～100nm，掺杂浓度为1017/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述N+型InGaAs层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述P+型Ge层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述半导体阻挡层选用为N-型InP层，其厚度范围为50～100nm，其掺杂Si的浓度为1018/cm3数量级。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述第一高K介质层及第二高K介质层的厚度范围为1～5nm，材料包括Al2O3及TiSiOx中的一种。
作为本发明的环栅III-V量子阱晶体管及锗无结晶体管的一种优选方案，所述第一金属栅极第二金属栅的材料包括TiN、NiAu及CrAu中的一种。
如上所述，本发明的环栅III-V量子阱晶体管及锗无结晶体管及其制造方法，具有以下有益效果：
第一，本发明通过氧化浓缩等工艺制作出悬空的且高质量的Ge纳米带，为后续的III-V量子阱晶体管及锗无结晶体管提供了良好的基底材料；
第二，本发明提供了一种可以有效集成环栅III-V量子阱晶体管及锗无结晶体管的方法，相比于平面结构，本发明的环栅III-V量子阱晶体管及锗无结晶体管可以大大提高栅极的控制能力，以及提高器件的驱动能力；
第三，本发明采用无结型的晶体管，减小了器件的寄生电容，其沟道由于避开了不完整的栅氧化层与半导体沟道界面，载流子受到界面散射影响有限，从而大大提高了载流子迁移率。
第四，本发明结构及工艺简单，在集成电路制造领域具有广泛的应用前景。
附图说明
图1～图16c显示为本发明的环栅III-V量子阱晶体管及锗无结晶体管的制造方法各步骤所呈现的结构示意图，其中，图16a～图16c显示为本发明的环栅III-V量子阱晶体管及锗无结晶体管的结构示意图，其中，图8b为图8a中沿第一Ge带结构106的纵切面结构示意图，图9b为图9a中沿第二Ge带结构106的纵切面结构示意图，图10b为图10a中沿第一Ge带结构106的纵切面结构示意图，图11b为图11a中沿第二Ge带结构106的纵切面结构示意图，图12b为图12a中沿第一Ge带结构106的纵切面结构示意图，图13b为图13a中沿第一Ge带结构106的纵切面结构示意图，图14b为图14a中沿第一Ge带结构106的纵切面结构示意图，图15b为图15a中沿第二Ge带结构106的纵切面结构示意图。
图17a显示为平带电压下的硅衬底上多层结构的FinFET量子阱晶体管(QW-FinFET)的能带图，图17b显示为栅极加正偏压时，硅衬底上多层结构的n型沟道的FinFET量子阱晶体管(QW-FinFET)的能带图。
元件标号说明
101 硅衬底
102 SiGe层
103 浅沟道隔离结构
104 SiGe凸起结构
105 SiGe带结构
106 Ge带结构
106a 氧化层
107 表面氧化层
108 N-型InGaAs层
109 N+型InGaAs层
110 P+型Ge层
111 半导体阻挡层
112 第一高K介质层
113 第一金属栅
114 第二高K介质层
115 第二金属栅
116 侧墙结构
109a N+型InGaAs源区
109b N+型InGaAs漏区
117 III-V量子阱晶体管的源极金属
118 III-V量子阱晶体管的漏极金属
110a P+型Ge漏区
110b P+型Ge源区
119 锗无结晶体管的漏极金属
120 锗无结晶体管的源极金属
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图16c。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图16c所示，本实施例提供一种环栅III-V量子阱晶体管及锗无结晶体管的制造方法，包括步骤：
如图1所示，首先进行步骤1)，提供一硅衬底101，于所述硅衬底101表面形成SiGe层102。
作为示例，可以采用如等离子体增强化学气相沉积法等于所述硅衬底101表面形成SiGe层102，所述SiGe层102的厚度范围为10～100nm。
如图2～图3所示，然后进行步骤2)，于所述SiGe层102及硅衬底101中制作浅沟道隔离结构103，去除硅衬底101表面的浅沟道隔离结构103，获得位于所述硅衬底101表面的SiGe凸起结构104。
具体地，包括以下步骤：
步骤2-1)，采用光刻-刻蚀工艺于所述SiGe层102及硅衬底101中制作多个间隔排列的沟槽，所述沟槽的截面形状为倒梯形，各沟槽之间保留有SiGe凸起结构104；
步骤2-2)，于各沟槽内填充绝缘介质，如二氧化硅等，形成浅沟道隔离结构103；
步骤2-3)，采用干法刻蚀工艺或湿法腐蚀工艺去除硅衬底101表面的浅沟道隔离结构103，获得位于所述硅衬底101表面的SiGe凸起结构104，在本实施例中，所述SiGe凸起结构104的截面形状为正梯形。
如图4所示，接着进行步骤3)，于所述SiGe凸起结构104表面外延SiGe，形成SiGe带结构105。
具体地，采用如等离子体增强化学气相沉积法等于所述SiGe凸起结构104表面外延SiGe，形成SiGe带结构105。
如图5～图7所示，然后进行步骤4)，对各SiGe带结构105进行氧化浓缩工艺形成由氧化层106a包围的Ge带结构106，去除所述氧化层106a，并对所述硅衬底101表面进行氧化形成表面氧化层107。
具体地，对所述SiGe带结构105进行氧化处理，使得里面的Si元素氧化成二氧化硅，而Ge元素逐渐浓缩至SiGe带结构105中部区域，直至形成由氧化层106a包围的Ge带结构106，然后采用如湿法腐蚀等工艺去除表面的氧化层106a，获得裸露的截面呈圆形的Ge带结构106。最后，采用氧化工艺使得硅衬底101裸露的硅氧化层106a表面氧化层107，提高器件的绝缘性能。本实施例是对整体的SiGe进行氧化浓缩，因此，可以缩短氧化工艺所需要的时间，并获得较高质量的Ge纳米带，另外，圆形的Ge纳米带可以有效提高后续器件的栅控能力，并降低栅介质与Ge纳米带表面的不平整度，降低表面载流子的散射效应。
作为示例，步骤4)中，去除所述氧化层106a后，还包括于H2气氛中对所述Ge带结构106进行退火的步骤，进一步消除Ge带结构106的内应力及缺陷，在本实施例，所述Ge带结构106的直径范围为10～100nm。
如图8a～图9b所示，其中，图8b为图8a中沿第一Ge带结构106的纵切面结构示意图，图9b为图9a中沿第二Ge带结构106的纵切面结构示意图，接着进行步骤5)，于第一Ge带结构106表面依次形成环绕的N-型InGaAs层108及N+型InGaAs层109，于第二Ge带结构106表面形成环绕的P+型Ge层110。
如图8a～图9b所示，作为示例，步骤5)中，采用分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种于第一Ge带结构106表面依次形成环绕所述第一Ge带结构106的N-型InGaAs层108及N+型InGaAs层109。
作为示例，所述N-型InGaAs层108的厚度范围为10～100nm，掺杂浓度为1017/cm3数量级。
作为示例，所述N+型InGaAs层109的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
如图9a～图9b所示，作为示例，步骤5)中，采用采用分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种于所述第二Ge带结构106表面形成环绕所述第二Ge带结构106的P+型Ge层110。
作为示例，所述P+型Ge层110的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
如图10a～图11b所示，其中，图10b为图10a中沿第一Ge带结构106的纵切面结构示意图，图11b为图11a中沿第二Ge带结构106的纵切面结构示意图，接着进行步骤6)，去除与第一栅区对应的N+型InGaAs层109，露出N-型InGaAs层108，形成第一环形沟槽，并去除与第二栅区对应的P+型Ge层110，露出第二Ge带结构106，形成第二环形沟槽。
作为示例，如图10a～图10b所示，去除与第一栅区对应的N+型InGaAs层109，露出N-型InGaAs层108，形成第一环形沟槽。
作为示例，如图11a～图11b所示，去除与第二栅区对应的P+型Ge层110，露出第二Ge带结构106，形成第二环形沟槽。
如图12a～图15b所示，其中，图12b为图12a中沿第一Ge带结构106的纵切面结构示意图，图13b为图13a中沿第一Ge带结构106的纵切面结构示意图，图14b为图14a中沿第一Ge带结构106的纵切面结构示意图，图15b为图15a中沿第二Ge带结构106的纵切面结构示意图，接着进行步骤7)，于第一环形沟槽表面依次形成半导体阻挡层111、第一高K介质层112以及第一金属栅113，于第二环形沟槽表面依次形成第二高K介质层114以及第二金属栅115，其中，所述第一高K介质层112及第二高K介质层114可以同时制备，所述第一金属栅113以及第二金属栅115可以同时制备，以节省工艺步骤及工艺成本。
如图12a～图12b所示，作为示例，步骤7)中，所述半导体阻挡层111选用为N-型InP层，其制备方法包括分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种，其厚度范围为50～100nm，其掺杂Si的浓度为1018/cm3数量级，优选的掺杂浓度为1.2×1018/cm3。
如图13a～图13b以及图15a～图15b所示，作为示例，步骤7)中，采用原子层沉积法、金属有机化合物化学气相沉积法及低压化学气相沉积法中的一种制备所述第一高K介质层112及第二高K介质层114，所述第一高K介质层112及第二高K介质层114的厚度范围为1～5nm，材料包括Al2O3及TiSiOx中的一种。
如图14a～图14b以及图15a～图15b作为示例，步骤7)中，采用物理气相沉积法、原子层沉积法及金属有机化合物化学气相沉积法中的一种制备所述第一金属栅113极第二金属栅115，所述第一金属栅113极第二金属栅115的材料包括TiN、NiAu及CrAu中的一种。
本发明的环栅III-V量子阱晶体管及锗无结晶体管可以大大提高栅极的控制能力，以及提高器件的驱动能力。
如图16a所示，接着进行步骤8)，于栅区结构两侧制作侧墙结构116。
作为示例，所述侧墙结构116的材料可以为二氧化硅或氮化硅，或者是二氧化硅及氮化硅组成的双层材料。
如图16a～图16c所示，其中，图16b显示为图16a中的III-V量子阱晶体管的侧视结构示意图，图16c显示为图16a中的锗无结晶体管的侧视结构示意图，最后进行步骤9)，于第一栅区两侧的N+型InGaAs源区109a及N+型InGaAs漏区109b上分别制作III-V量子阱晶体管的源极金属117及漏极金属118，并于第二栅区两侧的P+型Ge源区110b及的P+型Ge漏区110a分别制作锗无结晶体管的源极金属120及漏极金属119。
如图16a～图16c所示，本实施例还提供一种环栅III-V量子阱晶体管及锗无结晶体管，所述环栅III-V量子阱晶体管及锗无结晶体管包括III-V量子阱晶体管及锗无结晶体管，其中，图16b显示为图16a中的III-V量子阱晶体管的侧视结构示意图，图16c显示为图16a中的锗无结晶体管的侧视结构示意图。
如图16a所示，作为示例，本实施例的环栅III-V量子阱晶体管及锗无结晶体管还包括：侧墙结构116，形成于栅区结构两侧；III-V量子阱晶体管的源极金属117及漏极金属118，分别形成于第一栅区两侧的N+型InGaAs源区109a及N+型InGaAs漏区109b上；以及锗无结晶体管的源极金属120及漏极金属119，分别形成于第二栅区两侧的P+型Ge源区110b及的P+型Ge漏区110a上。
如图16a及图16b所示，所述III-V量子阱晶体管包括：第一Ge带结构106；N-型InGaAs层108，环绕于所述第一Ge带结构106表面；N+型InGaAs层109，环绕于所述N-型InGaAs层108表面，且与第一栅区对应的N+型InGaAs层109被去除，露出N-型InGaAs层108，形成第一环形沟槽；第一栅区，包括依次形成于所述第一环形沟槽表面的半导体阻挡层111、第一高K介质层112以及第一金属栅113。
如图16a及图16c所示，所述锗无结晶体管包括：第二Ge带结构106；P+型Ge层110，环绕于所述第二Ge带结构106表面，且与第二栅区对应的P+型Ge层110被去除，露出第二Ge带结构106，形成第二环形沟槽；第二栅区，包括依次形成于所述第二环形沟槽表面第二高K介质层114以及第二金属栅115。
作为示例，所述第一Ge带结构106及第二Ge带结构106的直径范围为10～100nm。
作为示例，所述N-型InGaAs层108的厚度范围为10～100nm，掺杂浓度为1017/cm3数量级。
作为示例，所述N+型InGaAs层109的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
作为示例，所述P+型Ge层110的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
作为示例，所述半导体阻挡层111选用为N-型InP层，其厚度范围为50～100nm，其掺杂Si的浓度为1018/cm3数量级。
作为示例，所述第一高K介质层112及第二高K介质层114的厚度范围为1～5nm，材料包括Al2O3及TiSiOx中的一种。
作为示例，所述第一金属栅113极第二金属栅115的材料包括TiN、NiAu及CrAu中的一种。
图17a显示为平带电压下的硅衬底上多层结构的FinFET量子阱晶体管(QW-FinFET)的能带图，图17b显示为栅极加正偏压时，硅衬底上多层结构的n型沟道的FinFET量子阱晶体管(QW-FinFET)的能带图，可见，当量子阱晶体管栅极加正偏压时，在InP及InGaAs界面区域由于能带弯曲形成二维电子气面结构，从而使器件具有很高的电子迁移率。
本实施例提供了一种环栅III-V量子阱晶体管及锗无结晶体管，实际上III-V量子阱晶体管及锗无结晶体管都属于无结场效应晶体管的范畴，无结场效应晶体管(JLT)由源区、沟道、漏区，栅氧化层及栅极组成，从源区至沟道和漏区，其杂质掺杂类型相同，没有PN结，属于多数载流子导电的器件。其绝缘体栅介质将整个圆柱体沟道包裹起来，在其上面又包裹金属栅。导电沟道与金属栅之间被绝缘体介质隔离，沟道内的多数载流子(空穴)从圆柱体沟道体内而非表面由源极达到漏极。通过栅极偏置电压使器件沟道内的多数载流子累积或耗尽，可以调制沟道电导进而控制沟道电流。当栅极偏置电压大到将圆柱体沟道靠近漏极某一截面处的空穴完全耗尽掉，在这种情况下，器件沟道电阻变成准无限大，器件处于关闭状态。由于栅极偏置电压可以从360度方向将圆柱体沟道空穴由表及里将其耗尽，这样大大增强了栅极对圆柱体沟道的控制能力，还有效地降低了器件的阈值电压。由于避开了不完整的栅氧化层与半导体沟道界面，载流子受到界面散射影响有限，提高了载流子迁移率。此外，无结场效应晶体管属于多数载流子导电器件，沿沟道方向，靠近漏极的电场强度比常规反型沟道的MOS晶体管要来得低，因此，器件的性能及可靠性得以大大提高。
如上所述，本发明的环栅III-V量子阱晶体管及锗无结晶体管及其制造方法，具有以下有益效果：
第一，本发明通过氧化浓缩等工艺制作出悬空的且高质量的Ge纳米带，为后续的III-V量子阱晶体管及锗无结晶体管提供了良好的基底材料；
第二，本发明提供了一种可以有效集成环栅III-V量子阱晶体管及锗无结晶体管的方法，相比于平面结构，本发明的环栅III-V量子阱晶体管及锗无结晶体管可以大大提高栅极的控制能力，以及提高器件的驱动能力；
第三，本发明采用无结型的晶体管，减小了器件的寄生电容，其沟道由于避开了不完整的栅氧化层与半导体沟道界面，载流子受到界面散射影响有限，从而大大提高了载流子迁移率。
第四，本发明结构及工艺简单，在集成电路制造领域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于，包括步骤：
步骤1)，提供一硅衬底，于所述硅衬底表面形成SiGe层；
步骤2)，于所述SiGe层及硅衬底中制作浅沟道隔离结构，去除硅衬底表面的浅沟道隔离结构，获得位于所述硅衬底表面的SiGe凸起结构；
步骤3)，于所述SiGe凸起结构表面外延SiGe，形成SiGe带结构；
步骤4)，对各SiGe带结构进行氧化浓缩工艺形成由氧化层包围的Ge带结构，去除所述氧化层，并对所述硅衬底表面进行氧化形成表面氧化层；
步骤5)，于第一Ge带结构表面依次形成环绕的N-型InGaAs层及N+型InGaAs层，于第二Ge带结构表面形成环绕的P+型Ge层；
步骤6)，去除与第一栅区对应的N+型InGaAs层，露出N-型InGaAs层，形成第一环形沟槽，并去除与第二栅区对应的P+型Ge层，露出第二Ge带结构，形成第二环形沟槽；
步骤7)，于第一环形沟槽表面依次形成半导体阻挡层、第一高K介质层以及第一金属栅，于第二环形沟槽表面依次形成第二高K介质层以及第二金属栅。
2.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：还包括步骤：
步骤8)，于栅区结构两侧制作侧墙结构；
步骤9)，于第一栅区两侧的N+型InGaAs源区及N+型InGaAs漏区上分别制作III-V量子阱晶体管的源极金属及漏极金属，并于第二栅区两侧的P+型Ge源区及的P+型Ge漏区分别制作锗无结晶体管的源极金属及漏极金属。
3.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：步骤4)中，去除所述氧化层后，还包括于H2气氛中对所述Ge带结构进行退火的步骤，所述Ge带结构的直径范围为10～100nm。
4.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：步骤5)中，采用分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种于第一Ge带结构表面依次形成环绕所述第一Ge带结构的N-型InGaAs层及N+型InGaAs层。
5.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：所述N-型InGaAs层的厚度范围为10～100nm，掺杂浓度为1017/cm3数量级。
6.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：所述N+型InGaAs层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
7.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：步骤5)中，采用采用分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种于所述第二Ge带结构表面形成环绕所述第二Ge带结构的P+型Ge层。
8.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：所述P+型Ge层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
9.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：步骤7)中，所述半导体阻挡层选用为N-型InP层，其制备方法包括分子束外延法、原子层沉积法及金属有机化合物化学气相沉积法中的一种，其厚度范围为50～100nm，其掺杂Si的浓度为1018/cm3数量级。
10.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：步骤7)中，采用原子层沉积法、金属有机化合物化学气相沉积法及低压化学气相沉积法中的一种制备所述第一高K介质层及第二高K介质层，所述第一高K介质层及第二高K介质层的厚度范围为1～5nm，材料包括Al2O3及TiSiOx中的一种。
11.根据权利要求1所述的环栅III-V量子阱晶体管及锗无结晶体管的制造方法，其特征在于：步骤7)中，采用物理气相沉积法、原子层沉积法及金属有机化合物化学气相沉积法中的一种制备所述第一金属栅极第二金属栅，所述第一金属栅极第二金属栅的材料包括TiN、NiAu及CrAu中的一种。
12.一种环栅III-V量子阱晶体管及锗无结晶体管，其特征在于，包括III-V量子阱晶体管及锗无结晶体管；
所述III-V量子阱晶体管包括：
第一Ge带结构；
N-型InGaAs层，环绕于所述第一Ge带结构表面；
N+型InGaAs层，环绕于所述N-型InGaAs层表面，且与第一栅区对应的N+型InGaAs层被去除，露出N-型InGaAs层，形成第一环形沟槽；
第一栅区，包括依次形成于所述第一环形沟槽表面的半导体阻挡层、第一高K介质层以及第一金属栅；
所述锗无结晶体管包括：
第二Ge带结构；
P+型Ge层，环绕于所述第二Ge带结构表面，且与第二栅区对应的P+型Ge层被去除，露出第二Ge带结构，形成第二环形沟槽；
第二栅区，包括依次形成于所述第二环形沟槽表面第二高K介质层以及第二金属栅。
13.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于，还包括：
侧墙结构，形成于栅区结构两侧；
III-V量子阱晶体管的源极金属及漏极金属，分别形成于第一栅区两侧的N+型InGaAs源区及N+型InGaAs漏区上；
锗无结晶体管的源极金属及漏极金属，分别形成于第二栅区两侧的P+型Ge源区及的P+型Ge漏区上。
14.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述第一Ge带结构及第二Ge带结构的直径范围为10～100nm。
15.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述N-型InGaAs层的厚度范围为10～100nm，掺杂浓度为1017/cm3数量级。
16.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述N+型InGaAs层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
17.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述P+型Ge层的厚度范围为10～200nm，掺杂浓度为1019/cm3数量级。
18.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述半导体阻挡层选用为N-型InP层，其厚度范围为50～100nm，其掺杂Si的浓度为1018/cm3数量级。
19.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述第一高K介质层及第二高K介质层的厚度范围为1～5nm，材料包括Al2O3及TiSiOx中的一种。
20.根据权利要求12所述的环栅III-V量子阱晶体管及锗无结晶体管，其特征在于：所述第一金属栅极第二金属栅的材料包括TiN、NiAu及CrAu中的一种。
CN201610352706.3A 2016-05-24 2016-05-24 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法 Active CN107424994B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610352706.3A CN107424994B (zh) 2016-05-24 2016-05-24 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法
TW105132263A TWI628703B (zh) 2016-05-24 2016-10-05 環閘極iii-v族量子井電晶體及鍺無接面電晶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610352706.3A CN107424994B (zh) 2016-05-24 2016-05-24 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107424994A true CN107424994A (zh) 2017-12-01
CN107424994B CN107424994B (zh) 2019-12-17

Family

ID=60422825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610352706.3A Active CN107424994B (zh) 2016-05-24 2016-05-24 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法

Country Status (2)

Country Link
CN (1) CN107424994B (zh)
TW (1) TWI628703B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970422A (zh) * 2018-09-28 2020-04-07 芯恩（青岛）集成电路有限公司 全包围栅量子阱互补反相器结构及其制造方法
US11799035B2 (en) * 2019-04-12 2023-10-24 The Research Foundation For The State University Of New York Gate all-around field effect transistors including quantum-based features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719500A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
US20100164102A1 (en) * 2008-12-30 2010-07-01 Willy Rachmady Isolated germanium nanowire on silicon fin
CN103730502A (zh) * 2012-10-10 2014-04-16 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034863B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
US9748338B2 (en) * 2012-06-29 2017-08-29 Intel Corporation Preventing isolation leakage in III-V devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164102A1 (en) * 2008-12-30 2010-07-01 Willy Rachmady Isolated germanium nanowire on silicon fin
CN101719500A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
CN103730502A (zh) * 2012-10-10 2014-04-16 三星电子株式会社 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIANGJIANG J. GU ET AL: "Size-Dependent-Transport Study of In0.53Ga0.47As Gate-All-Around Nanowire MOSFETs: Impact of Quantum Confinement and Volume Inversion", 《IEEE ELECTRON DEVICE LETTERS》 *

Also Published As

Publication number Publication date
TWI628703B (zh) 2018-07-01
TW201742126A (zh) 2017-12-01
CN107424994B (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
US9153657B2 (en) Semiconductor devices comprising a fin
CN101989617B (zh) 用于半导体晶体管的垂直鳍状结构及其制造方法
US20110012090A1 (en) Silicon-germanium nanowire structure and a method of forming the same
US11245033B2 (en) Semiconductor devices with core-shell structures
CN108172549B (zh) 一种堆叠式围栅纳米线cmos场效应管结构及制作方法
CN103311123B (zh) 半导体器件制造方法
WO2012159424A1 (zh) 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法
CN104299905B (zh) 无结晶体管及其制造方法
TWI630719B (zh) 磊晶再成長之異質結構奈米線側向穿隧場效電晶體
WO2019095874A1 (zh) 场效应晶体管结构及其制备方法
TW201622159A (zh) 穿隧式場效電晶體及製造此種電晶體之方法
Haehnel et al. Tuning the Ge (Sn) tunneling FET: Influence of drain doping, short channel, and Sn content
US9502583B2 (en) Complementary high mobility nanowire neuron device
CN102623382B (zh) 基于soi的三维阵列式硅纳米线场效应晶体管制备方法
CN107424994A (zh) 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法
CN104425269B (zh) 鳍式场效应晶体管及其形成方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
TWI647823B (zh) 一種互補電晶體元件結構及其製作方法
CN106898643B (zh) 一种高迁移率沟道双纳米线场效应晶体管及其制备方法
CN108933174B (zh) 鳍式场效应晶体管及其形成方法
CN107546125B (zh) 一种基于纳米线的高电子迁移率晶体管及其制作方法
CN102646598A (zh) 基于SOI的纵向堆叠式后栅型Si-NWFET制造方法
CN102623338B (zh) 基于soi的纵向堆叠式硅纳米线场效应晶体管制备方法
CN106981422B (zh) 一种垂直tfet及其制造方法
CN106803517A (zh) 双沟道FinFET器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant