CN102623338B

CN102623338B - 基于soi的纵向堆叠式硅纳米线场效应晶体管制备方法

Info

Publication number: CN102623338B
Application number: CN201210093969.9A
Authority: CN
Inventors: 黄晓橹; 葛洪涛
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2012-03-31
Filing date: 2012-03-31
Publication date: 2014-11-26
Anticipated expiration: 2032-03-31
Also published as: CN102623338A

Abstract

本发明的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，包括：在SOI上交替生长硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，接着，在硅纳米线、SOI衬底以及源漏区表面形成栅极氧化层；在所述源漏区之间的SOI衬底上形成栅极；在所述源漏区和所述栅极之间形成栅极氧化层。由于SOI中埋氧层的存在，有效增加了栅极与SOI衬底之间的隔离效果；又由于在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层；此外采用纵向堆叠式硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件电流驱动能力增大。

Description

基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法

技术领域

本发明涉及集成电路制造领域，特别涉及一种基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法。

背景技术

通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层的厚度，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流破坏了晶体管的开关性能。

纳米线场效应晶体管(NWFET，Nano-Wire MOSFET)有望解决短沟道效应和栅极漏电流的问题。一方面，NWFET中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力，并且大多数晶体管都采用围栅结构，栅极从多个方向对沟道进行调制，进一步增强了栅极的调制能力，改善亚阈值特性。因此，NWFET可以很好地抑制短沟道效应，使晶体管尺寸得以进一步缩小。另一方面，NWFET利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，NWFET越来越受到科研人员的关注。由于Si材料和工艺在半导体工业中占有主流地位，与其他材料相比，硅纳米线场效应晶体管(Si-NWFET)的制作更容易与当前工艺兼容。

NWFET的关键工艺是纳米线的制作，可分为自上而下和自下而上两种工艺路线。对于Si纳米线的制作，自上而下的制作主要利用光刻和刻蚀工艺，自下而上的制作主要基于金属催化的气-液-固生长机制，生长过程中以催化剂颗粒作为成核点。目前，自下而上的工艺路线制备的硅纳米线由于其随机性而不太适合Si-NWFET的制备，因此目前的硅纳米线场效应晶体管中的Si-NW主要是通过自上而下的工艺路线制备。

目前，基于单个硅纳米线的场效应晶体管(MOSFET)工艺制备方法研究比较热门，如申请号为200710098812.4的发明公开了一种基于体硅的通过自上而下途径实现体硅纳米线结构的工艺方法，有效抑制了器件的自加热效应。而论文《Fabrication and Characterization of Gate-All-Around Silicon Nanowires onBulk Silicon》中公开了一种基于硅纳米线的MOSFET制备方法，但随着硅纳米线截面积的缩小，器件的电流驱动能力会受到纳米线截面积的限制，使得Si-NWFET在模拟或射频电路中的应用受到限制，因此，有人开始研究采用多条纳米线作为输运沟道，以解决该问题。

W.W.Fang等人在IEEE ELECTRON DEVICE LETTERS，VOL.28，NO.3，MARCH 2007上发表的论文《Vertically Stacked SiGe Nanowire Array ChannelCMOS Transistors》中提出了一种纵向制备硅纳米线的方法，使得硅纳米线场效应晶体管器件在纵向集成多条硅纳米线，从而使得器件的电流驱动能力成倍增大，同时集成密度不受影响。既可以保持平面结构场效应晶体管(FET)的优势又增强了栅极调制能力。其工艺方法是在SOI(Silicon on Insulator)上交替生长(Ge/Si Ge)/Si/(Ge/SiGe)/Si层，并在其上定义鳍形(Fin)结构，然后进行750℃干氧氧化，由于SiGe层较Si层有更快的氧化速率以致SiGe层完全被氧化，氧化过程中Ge进入邻近的Si层表面形成SiGe合金，腐蚀掉完全被氧化的SiGe层后得到三维堆积的、表面裹有SiGe合金的Si纳米线。然后进行热氧化，在硅纳米线(SiNW)表面形成Si_1-XGe_XO₂作为栅极氧化层，再淀积无定型硅或者多晶硅，最后通过光刻和蚀刻形成栅极。该方法可以实现纵向堆叠型硅纳米线场效应晶体管结构，但存在一个缺点：当SiGe层氧化过程中，Ge会浓缩到Si层的表面，去除SiO2后，在硅纳米线表面裹有一层浓缩后的SiGe合金。由于GeO2溶于水，它使得后续工艺面临巨大的不便，另外，GeO2的介电常数较SiO2小，GeO2与Si的界面态较大，不适合作为场效应晶体管(FET)的栅氧化层。

发明内容

本发明提供一种基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，可使器件中栅极与SOI衬底的隔离效果更佳，增加电流的驱动能力，并实现硅纳米线场效应晶体管的常规栅极氧化层结构。

为解决上述技术问题，本发明提供一种基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，包括：

提供SOI衬底，所述SOI衬底为绝缘体上硅，所述SOI衬底顶层为硅；

对所述SOI衬底表面进行处理，将所述SOI衬底顶层转化为锗硅层；

在SOI衬底上交替形成硅层和锗硅层；

对所述锗硅层和硅层刻蚀处理，形成鳍形有源区，剩余的区域作为源漏区；

在所述鳍形有源区内形成硅纳米线，所述硅纳米线纵向堆叠；

在所述硅纳米线、SOI衬底以及源漏区表面形成栅极氧化层；

在所述源漏区之间的SOI衬底上形成栅极；

在所述源漏区和所述栅极之间形成隔离介质层。

较佳的，对所述SOI衬底表面进行处理，将所述SOI衬底顶层硅转化为锗硅层的具体操作为：

在所述SOI衬底表面沉积一锗层；

对所述锗层氧化处理，所述锗层中锗氧化浓缩与所述SOI衬底顶层的硅形成锗硅层，所述锗硅层表面为SiO₂层；

湿法去除所述SiO₂层。

较佳的，所述硅层至少为一层，所述锗硅层比所述硅层多一层。

较佳的，对所述锗硅层和硅层刻蚀处理之后，对所述源漏区之间的区域进行离子注入。

较佳的，所述源漏区之间的SOI衬底上形成栅极之后，对所述源漏区进行离子注入。

较佳的，所述硅纳米线直径在1纳米～1微米之间。

较佳的，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。

较佳的，在所述硅纳米线、SOI衬底以及源漏区上形成栅极氧化层之前，还包括：

对所述硅纳米线进行热氧化；

蚀刻掉所述热氧化形成的二氧化硅。

较佳的，所述栅极氧化层的材料为二氧化硅、氮氧化硅或高k介质。

较佳的，所述高k介质为HfO₂、Al₂O₃、ZrO₂中的一种或其任意组合。

较佳的，所述栅极的材料为多晶硅，无定形硅，金属或所述多晶硅、无定型硅以及金属的任意组合。

较佳的，所述隔离介质为二氧化硅。

较佳的，所述刻蚀采用次常压化学气相刻蚀法

较佳的，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600℃～800℃之间，其中氯化氢的分压大于300Torr。

与现有技术相比，本发明的基于SOI的纵向堆叠式硅纳米线场效应晶体管的结构具有以下优点：

1、基于SOI衬底，由于SOI衬底中绝缘体层的存在，有效增加了栅极与SOI衬底之间的隔离效果；

2、先形成栅极，再形成隔离介质层，即为后隔离层工艺，并且无需进行侧墙工艺；

3、在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层，如二氧化硅即可；

4、在鳍形有源区形成栅极，控制栅极的轮廓，从而使有源区与栅极上表面在同一水平面，利于后续接触孔工艺；

5、采用纵向堆叠式硅纳米线结构来设计硅纳米线场效应晶体管(SiNWFET)结构，纳米线条数增多，器件电流驱动能力增大。

附图说明

图1为本发明一具体实施例中SOI衬底X-X’向剖面示意图；

图2为本发明一具体实施例中沉积锗层后X-X’向剖面示意图；

图3为本发明一具体实施例中锗层氧化后X-X’向剖面示意图；

图4为本发明一具体实施例中去除二氧化硅后X-X’向剖面示意图；

图5为本发明一具体实施例中交替沉积硅层和锗硅层后X-X’向剖面示意图；

图6为本发明一具体实施例中对沟道进行离子注入工艺时X-X’向剖面示意图；

图7为本发明一具体实施例中形成鳍形有源区后的Y-Y’向剖面示意图；

图8A～8B分别为本发明一具体实施例中刻蚀去除锗硅层后器件的X-X’向和Y-Y’向剖面示意图；

图8C为本发明一具体实施例中形成硅纳米线后器件的立体示意图；

图9为本发明一具体实施例中硅纳米线截面形状示意图；

图10A～10B为本发明一具体实施例中栅极氧化工艺后器件的X-X’向剖面示意图和立体图；

图11A～11B分别为本发明一具体实施例中栅极材料注入后器件X-X’向和Y-Y’向剖面示意图；

图12A～12B分别为本发明一具体实施例中去除多余栅极材料后器件X-X’向和Y-Y’向剖面示意图；

图13A～13B分别为本发明一具体实施例中形成栅极后器件X-X’向和Y-Y’向剖面示意图；

图13C～13D分别为本发明一具体实施例中形成栅极后器件鳍形有源区和器件立体结构示意图；

图14A～14B分别为本发明一具体实施例中后隔离工艺填充隔离介质后器件X-X’向和Y-Y’向剖面示意图；

图15A～15B分别为本发明一具体实施例中去除多余隔离介质后器件X-X’向和Y-Y’向剖面示意图；

图16为本发明一具体实施例中源漏掺杂时器件X-X’向剖面示意图；

图17A～17B为本发明一具体实施例中完成金属互连工艺后器件X-X’向和Y-Y’向剖面示意图；

图18为本发明一具体实施例中硅纳米线场效应晶体管立体结构示意图；

图19为本发明一具体实施例中硅纳米线场效应晶体管俯视示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

首先，如图19所示，为了更清楚的描述本实施例，定义鳍形有源区或后续形成的硅纳米线的长度方向为X-X’向，X-X’向贯穿栅极和源漏区，垂直于X-X’向为Y-Y’向。下面结合图1至19详细的描述本发明一实施例的基于体硅的纵向堆叠式Si-NWFET的制作方法，具体包括：

请参照图1，提供SOI衬底，所述SOI衬底的底层为用于提供机械支撑的硅衬层11，硅衬层11上为绝缘体层，本发明采用埋氧层(BOX)12作为绝缘体层，埋氧层12上层也就是SOI的顶层，顶层为硅层13。

接着，对所述SOI衬底表面进行处理，将所述SOI衬底的顶层转化为初始锗硅层15’；具体包括：首先，请参照图2，在SOI衬底表面形成一锗层14(锗层可由锗硅层替代)；接着，请参照图3，对SOI衬底表面进行氧化处理，锗层14因为氧化浓缩渗到顶层中，形成初始锗硅层15’，初始锗硅层15’上层表面的硅被氧化成为二氧化硅层16；接着，请参照图4，采用湿法刻蚀去除SOI衬底表面的二氧化硅层16，此时，SOI衬底的顶层由硅层13转化为初始锗硅层15’。

请参照图5，在SOI衬底上交替形成硅层13和后续锗硅层15”，首先在初始锗硅层15’上外延生长硅层13，再外延生长后续锗硅层15”，为方便描述，将初始锗硅层15’和后续锗硅层15”统称为锗硅层15，以此类推，其中硅层13的数目至少为一层，锗硅层15比硅层13多一层，即，最下方的为初始锗硅层15’，最上方的为后续锗硅层15”。本发明以三层的硅层13为例。

请参照图6，对SOI衬底沟道区进行离子注入，具体为：首先，在锗硅层15上进行光刻工艺，覆盖光刻胶20在后续形成源极203(请参照图19)和漏极204(请参照图19)的区域，接着进行离子注入，离子注入完成后去除源极203和漏极204表面的光刻胶20。需要说明的是，该步骤为可选步骤，依器件电性要求允许情况下可省略。

请参照图7，对所述锗硅层15和硅层13刻蚀处理，形成鳍形有源区201(请参照图19)，剩余的区域作为源漏区，即源极203和漏极204区域；可采用光学光刻(Photolithography)或电子束光刻(electron beam lithography)，刻蚀掉鳍形有源区周围多余的锗硅层15和硅层13，直至暴露埋氧层12表面。

请参照图8A～8C，在所述鳍形有源区内形成硅纳米线131，所述硅纳米线131纵向堆叠；具体为，选择性刻蚀去除鳍形有源区201内的锗硅层15，可选的，利用次常压化学气相刻蚀法进行选择性刻蚀，可以采用600～800摄氏度下的H₂和HCL混合气体，其中HCL的分压大于300Torr，选择性刻蚀步骤直至鳍形有源区201内的锗硅层15全部去除为止；

接着，对鳍形有源区201、SOI衬底和源漏区表面进行氧化，控制氧化时间，利用湿法工艺去除鳍形有源区201、SOI衬底以及源漏区表面的SiO₂，从而形成硅纳米线131(请参照图8C)。进一步的，如果所述的热氧化是炉管氧化(FurnaceOxidation)，则氧化时间范围为1分钟至20小时；如果是快速热氧化(RTO)，则氧化时间范围为1秒到30分钟。然后通过湿法工艺去除上述步骤在硅纳米线131及埋氧层12和源漏区表面上形成的二氧化硅。最后形成的硅纳米线131直径在1纳米～1微米之间。

由于硅层13的厚度与鳍形有源区201横向尺寸大小不同，硅纳米线131的截面形状也不同，请参照图9，硅纳米线131的截面形状包括圆形301，横向跑道形302以及纵向跑道形303，本发明优选截面形状为圆形301的硅纳米线131，通过更先进的图形转移技术，可以对鳍形有源区(Fin)结构尺寸进行更精确控制，从而更有利于硅纳米线131的形状优化和精确控制硅纳米线131的直径。

请参照图10A～10B，在所述硅纳米线131、SOI衬底以及源漏区表面形成栅极氧化层17，其中栅极氧化层采用的是常规的栅极氧化层材质，因此栅极氧化层17的材质可以为炉管氧化、快速热氧化或原子层沉积形成的SiO₂或SiON，也可以为采用原子层沉积技术(ALD)沉积的高k介质(高介电值介质)，SiON需处于氮气气氛下才能形成，高k介质为HfO₂、Al₂O₃、ZrO₂中的一种或其任意组合；因为栅极氧化层17以及SOI中的埋氧层12的存在，使得后续栅极202与SOI衬底的隔离效果更佳。

请参照图11A～13D，在源漏区之间(鳍形有源区201内)的SOI衬底上形成栅极202(请参照图19)；具体为：首先，请参照图11A～11B，在鳍形有源区201、源极203、漏极204区域表面沉积栅极材料18，栅极材料18可以为多晶硅，无定形硅，金属或者其任意组合，其中金属优选为铝或钛或钽的金属化合物。

接着，请参照图12A～12B，采用化学机械研磨去除鳍形有源区201、源极203以及漏极204区域表面多余的栅极材料18，使栅极材料18与源漏区上表面在同一水平面。

接着，请参照13A～13D，对栅极材料18进行光刻和选择性刻蚀，形成栅极202，光刻可以采用硬掩膜或者光阻掩膜，控制栅极202的轮廓，从而使源漏区与栅极202上表面在同一水平面，利于后续接触孔工艺。

请参照图14A～15B，在所述源漏区和所述栅极之间形成隔离介质层19；包括：请参照图14A～14B，在鳍形有源区内SOI衬底、栅极202、源极203以及漏极204表面沉积隔离介质层19，本发明中的隔离介质层19为SiO₂；接着，请参照图15A～15B，利用化学机械研磨去除栅极202、源极203以及漏极204区域表面多余的隔离介质层19。本发明采用先形成栅极202，再形成隔离介质层19，为后隔离层工艺，并且无需进行侧墙工艺。

接着，请参照图16，对源漏区域进行离子注入，先进行光刻工艺，光刻胶20覆盖源极203以及漏极204区域以外部分，离子注入完成后去除光刻胶20’并进行源漏区退火。需要说明的是，此步骤可以在鳍形有源区201图形定义之前进行，也可以在栅极材料18经过化学机械研磨(CMP)之后进行。

最后，请参照图17A、图17B和图18，进行硅合金工艺，并通过后道金属互连工艺引出CMOSFET各端口，所述端口包括漏极端口22、栅极端口23以及源极端口24，源极203、栅极202以及漏极204区域表面覆盖有硅合金21。

综上所述，与现有技术相比，本发明的纵向堆叠式硅纳米线场效应晶体管结构具有以下优点：

1、基于SOI衬底，由于SOI衬底中绝缘体层(例如是埋氧层)的存在，有效增加了栅极与SOI衬底之间的隔离效果；

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims

1.一种基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，包括：

提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、埋氧层和顶层硅；

对所述SOI衬底表面进行处理，将所述SOI衬底的顶层硅转化为初始锗硅层，步骤包括：在所述SOI衬底表面沉积一锗层；对所述锗层氧化处理，所述锗层中锗氧化浓缩与所述SOI衬底顶层硅中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO₂层；湿法去除所述SiO₂层；

在所述SOI衬底上交替形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成锗硅层；

在所述硅纳米线、SOI衬底以及源漏区表面形成栅极氧化层；

在所述源漏区之间的SOI衬底上形成栅极；

在所述源漏区和所述栅极之间形成隔离介质层。

2.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述硅层至少为一层。

3.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，对所述锗硅层和硅层刻蚀处理之前，对所述源漏区之间的区域进行离子注入。

4.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述源漏区之间的SOI衬底上形成栅极之后，对所述源漏区进行离子注入。

5.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述硅纳米线的直径在1纳米～1微米之间。

6.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。

7.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，在所述硅纳米线、SOI衬底以及源漏区上形成栅极氧化层之前，还包括：

对所述硅纳米线进行热氧化；

蚀刻掉所述热氧化形成的二氧化硅。

8.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述栅极氧化层的材料为二氧化硅、氮氧化硅或高k介质。

9.如权利要求8所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述高k介质为HfO₂、Al₂O₃、ZrO₂中的一种或其任意组合。

10.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述栅极的材料为多晶硅、无定形硅、金属中的一种或其任意组合。

11.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述隔离介质层的材料为二氧化硅。

12.如权利要求1所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述刻蚀采用次常压化学气相刻蚀法。

13.如权利要求12所述的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，其特征在于，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600℃～800℃之间，其中氯化氢的分压大于300Torr。