CN102637605B - 基于SOI的后栅型积累模式Si-NWFET制备方法 - Google Patents

Abstract

本发明公开了一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括：刻蚀SOI衬底上形成的硅层和硅锗层形成鳍形有源区；鳍形有源区内形成硅纳米线；形成沟道隔离介质层并进行源漏区离子注入；形成栅极并金半合金工艺形成积累型NMOSFET；沉积层间隔离介质层，在所述层间隔离介质层上形成积累型PMOSFET。由于基于SOI衬底，使NMOSFET中栅极与硅衬层之间很好地隔离；上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，便于层转移工艺的实现，也可以完全独立进行工艺调试，如栅极功函数调节；此外，本发明中PMSOFET与NMOSFET均为积累型，器件具有较高的载流子迁移率。

Description

基于SOI的后栅型积累模式Si-NWFET制备方法

技术领域

本发明涉及集成电路制造领域，特别涉及一种基于SOI的后栅型积累模式Si-NWFET制备方法。

背景技术

通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层厚，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流使晶体管的开关性能变坏。

纳米线场效应晶体管(NWFET，NanowireMOSFET)有望解决这一问题。一方面，小的沟道厚度和宽度使NWFET的栅极更接近于沟道的各个部分，有助于晶体管栅极调制能力的增强；另一方面，NWFET利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，NWFET越来越受到科研人员的关注。由于Si材料和工艺在半导体工业中占有主流地位，与其他材料相比，硅纳米线场效应晶体管(Si-NWFET)的制作更容易与当前工艺兼容。NWFET的关键工艺是纳米线的制作，可分为自上而下和自下而上两种工艺路线。对于Si纳米线的制作，前者主要利用光刻(光学光刻或电子束光刻)和ICP刻蚀（感应耦合等离子体刻蚀）、RIE（反应离子）刻蚀或湿法腐蚀工艺，后者主要基于金属催化的气-液-固(VLS)生长机制，生长过程中以催化剂颗粒作为成核点。目前，自下而上的工艺路线制备的硅纳米线由于其随机性而不太适合Si-NWFET的制备，因此目前的硅纳米线场效应晶体管中的Si-NW主要是通过自上而下的工艺路线制备。

申请号为200910199721.9的中国专利公开了一种混合材料积累型圆柱体全包围栅CMOS场效应晶体管结构，其被栅极全包围的沟道截面为圆型；申请号为200910199725.7的中国专利公开了一种混合晶向积累型全包围栅CMOS场效应晶体管结构，其被栅极全包围的沟道截面为跑道型；申请号为200910199723.8的中国专利公开了一种混合材料积累型全包围栅CMOS场效应晶体管结构，其被栅极全包围的沟道截面为跑道型，以上3个专利都采用积累型混合晶向的MOSFET，具有以下缺点：

1.NMOS和PMOS共用同一栅极层，只能实现钳位式的CMOS结构，无法实现NMOS和PMOS分离结构，而实际CMOS电路中具有大量NMOS和PMOS分离结构；

2.NMOS和PMOS共用同一栅极层，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节；

3.工艺上很难实现针对NMOS和PMOS分别进行源漏离子注入。

发明内容

本发明提供一种基于SOI的后栅型积累模式Si-NWFET制备方法，实现了NMOSFET与PMOSFET分离结构，能够针对NMOS和PMOS分别进行栅极功函数调节、栅极电阻率调节以及针对NMOS和PMOS分别进行源漏离子注入；有效减小PMOSFET的接触孔电阻、提高PMOSFET性能，提高载流子迁移率。

为解决上述技术问题，本发明提供一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括：提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、埋氧层和顶层硅；将所述顶层硅转化为初始锗硅层；在所述初始锗硅层上形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成锗硅层；对所述锗硅层和硅层刻蚀处理，形成鳍形有源区；刻蚀所述锗硅层，形成鳍形沟道区，剩余的区域作为源漏区；在所述鳍形有源区内形成硅纳米线；在所述SOI衬底上的沟道内形成隔离介质层；进行源漏区离子注入以及退火工艺，所述离子类型为N型；在所述硅纳米线、SOI衬底以及源漏区表面形成栅极氧化层；在所述源漏区之间的SOI衬底上形成栅极；进行自对准金半合金工艺，形成积累型NMOSFET；进行积累型NMOSFET的层间隔离介质层沉积；在所述层间隔离介质层上形成积累型PMOSFET；进行自对准金半合金以及后道金属互连工艺，引出各端口。

作为优选，将所述SOI衬底顶层硅转化为初始锗硅层的步骤包括：在所述SOI衬底表面沉积一锗层或锗硅层；对所述锗层和锗硅层氧化处理，所述锗层或锗硅层中锗氧化浓缩与所述SOI衬底顶层硅中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO₂层；湿法去除所述SiO₂层。

作为优选，所述积累型PMOSFET中硅纳米线的表面晶向为（110），所述积累型PMOSFET沟道方向为<110>。

作为优选，积累型NMOSFET中硅纳米线的表面晶向为（100），所述积累型NMOSFET沟道方向为<110>。

作为优选，对所述锗硅层和硅层刻蚀处理之后，对所述源漏区之间的区域进行离子注入。

作为优选，所述硅纳米线的直径在1纳米~1微米之间。

作为优选，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。

作为优选，在所述SOI衬底上的沟道内形成隔离介质层之后，进行源漏区离子注入以及退火工艺，所述离子类型为N型。

作为优选，在所述源漏区之间的SOI衬底上栅极形成之后，进行源漏区离子注入以及退火工艺

作为优选，所述层间隔离介质层为二氧化硅或具有微孔结构的含碳低K二氧化硅。

作为优选，所述层间隔离介质层的表面粗糙度小于10nm。

作为优选，采用次常压化学气相刻蚀法刻蚀所述硅锗层。

作为优选，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600℃～800℃之间，其中氯化氢的分压大于300Torr。

作为优选，在所述层间隔离介质层上形成积累型PMOSFET步骤中采用激光退火工艺对所述PMOSFET的源漏区进行退火。

与现有技术相比，本发明基于SOI的后栅型积累模式Si-NWFET制备方法具有以下优点：

1.基于SOI衬底，PMOSFET与硅衬层之间设置有绝缘体层，使栅极与硅衬层之间能够很好地隔离；

2.上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，可以完全独立进行工艺调试，如栅极功函数调节、栅极电阻率调节以及针对NMOS和PMOS分别进行源漏离子注入工艺；

3.本发明中PMOSFET与NMOSFET均为积累型，又由于载流子迁移率为体材料迁移率，因此本发明的基于SOI双层隔离混合晶向积累型Si-NWFET器件具有较高的载流子迁移率。

附图说明

图1为本发明一具体实施例中SOI衬底X-X’向剖面示意图；

图2为本发明一具体实施例中形成锗层或锗硅层后器件X-X’向剖面示意图；

图3为本发明一具体实施例中氧化工艺后器件X-X’向剖面示意图；

图4为本发明一具体实施例中去除二氧化硅后器件X-X’向剖面示意图；

图5为本发明一具体实施例中形成硅层和锗硅层后器件X-X’向剖面示意图；

图6为本发明一具体实施例中沟道区离子注入后器件X-X’向剖面示意图；

图7为本发明一具体实施例形成鳍形有源区后器件Y-Y’向剖面示意图；

图8A~8B为本发明一具体实施例中鳍形有源区锗硅刻蚀后器件X-X’向和Y-Y’向剖面示意图；

图8C为本发明一具体实施例中形成硅纳米线后器件的立体结构示意图；

图9为本发明一具体实施例中硅纳米线的剖面示意图；

图10A~10B为本发明一具体实施例中沉积沟道隔离介质层后器件X-X’向和Y-Y’向剖面示意图；

图11A~11B为本发明一具体实施例中去除多余隔离介质层后器件X-X’向和Y-Y’向剖面示意图；

图12为本发明一具体实施例中进行源漏区离子注入时器件X-X’向剖面示意图；

图13A~13B为本发明一具体实施例中形成栅极沟槽后器件X-X’向和Y-Y’向剖面示意图；

图14为本发明一具体实施例中形成栅极氧化层后器件X-X’向剖面示意图；

图15A~15B为本发明一具体实施例中沉积栅极材料后器件X-X’向和Y-Y’向剖面示意图；

图16A~16B为本发明一具体实施例中去除多余栅极材料后器件X-X’向和Y-Y’向剖面示意图；

图17为本发明一具体实施例中自对准金半合金工艺后器件X-X’向剖面示意图；

图18为本发明一具体实施例中沉积层间隔离介质层后器件X-X’向剖面示意图；

图19A~19B为本发明一具体实施例中形成上层单晶硅层的工艺流程示意图和各工艺完成后器件X-X’向剖面示意图；

图20为本发明一具体实施例中上层沉积硅层和后续锗硅层后器件X-X’向剖面示意图；

图21为本发明一具体实施例中PMOSFET源漏区离子注入时器件X-X’向剖面示意图；

图22A~22B为本发明一具体实施例中上层自对准金半合金工艺后器件X-X’向和Y-Y’向剖面示意图；

图23A~23B为本发明一具体实施例中金属互连工艺后X-X’向和Y-Y’向剖面示意图；

图24为本发明一具体实施例中基于SOI双层隔离混合晶向积累型Si-NWFET的立体结构示意图；

图25为本发明一具体实施例中基于SOI双层隔离混合晶向积累型Si-NWFET的俯视示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

如图25所示，为了更清楚的描述本实施例，定义鳍形有源区或后续形成的硅纳米线的长度方向为X-X’向，X-X’向贯穿栅极和源漏区，垂直于X-X’向为Y-Y’向。

下面结合图1至25详细的描述本发明一实施例基于SOI的后栅型积累模式Si-NWFET制备方法，具体包括：

请参照图1，提供SOI衬底，所述SOI衬底的底层为用于提供机械支撑的硅衬层1，硅衬层1上为绝缘体层，本发明采用埋氧层（BOX）2作为绝缘体层，埋氧层2上为顶层硅3。

接着，将所述SOI衬底的顶层硅3转化为初始锗硅层6’；具体包括：首先，请参照图2，在SOI衬底表面形成一锗层4（锗层可由锗硅层替代）；接着，请参照图3，对SOI衬底表面进行氧化处理，锗层4因为氧化浓缩渗到顶层硅3中，形成初始锗硅层6’，初始锗硅层6’上层表面的硅被氧化成为二氧化硅层5；接着，请参照图4，采用湿法刻蚀去除SOI衬底表面的二氧化硅层5，此时，SOI衬底的硅层硅3转化为初始锗硅层6’。

请参照图5，在SOI衬底上分别形成硅层7和后续锗硅层6”，首先在初始锗硅层6’上外延生长硅层7，再外延生长后续锗硅层6”，为方便描述，将初始锗硅层6’和后续锗硅层6”统称为锗硅层6。

请参照图6，对SOI衬底的沟道区进行离子注入，具体为：首先，在锗硅层6上进行光刻工艺，覆盖光刻胶8在后续形成源漏区10（请参照图26），接着进行离子注入，离子类型为N型，离子注入完成后去除源漏区10表面的光刻胶8。需要说明的是，该步骤为可选步骤，依器件电性要求允许情况下可省略。

请参照图7，对所述锗硅层6和硅层7刻蚀处理，形成鳍形有源区201（请参照图26），剩余的区域作为源漏区10；可采用光学光刻(Photolithography)或电子束光刻(electron beam lithography)，刻蚀掉鳍形有源区201周围多余的锗硅层6和硅层7，直至暴露埋氧层2表面。

请参照图8A~8C，在所述鳍形有源区201内形成硅纳米线71；具体为，选择性刻蚀去除鳍形有源区201内的锗硅层6，可选的，利用次常压化学气相刻蚀法进行选择性刻蚀，可以采用600~800摄氏度下的H₂和HCL混合气体，其中HCL的分压大于300Torr，选择性刻蚀步骤直至鳍形有源区201内的锗硅层6全部去除为止；

接着，对鳍形有源区201、SOI衬底和源漏区10表面进行氧化，控制氧化时间，利用湿法工艺去除鳍形有源区201、SOI衬底以及源漏区10表面的SiO₂，从而形成硅纳米线71（请参照图8C）。进一步的，如果所述的热氧化是炉管氧化(Furnace Oxidation)，则氧化时间范围为1分钟至20小时；如果是快速热氧化(RTO)，则氧化时间范围为1秒到30分钟，然后通过湿法工艺去除上述步骤在硅纳米线71及埋氧层2和源漏区10表面上形成的二氧化硅。最后形成的硅纳米线71的直径在1纳米~1微米之间。

由于硅层7的厚度与鳍形有源区201横向尺寸大小不同，硅纳米线71的截面形状也不同，请参照图9，硅纳米线71的截面形状包括圆形301，横向跑道形302以及纵向跑道形303，本发明优选截面形状为圆形301的硅纳米线71，通过更先进的图形转移技术，可以对鳍形有源区（Fin）结构尺寸进行更精确控制，从而更有利于硅纳米线71的形状优化和精确控制硅纳米线71的直径。

请参照图10A~13B，在鳍形有源区外的沟道区形成沟道隔离介质层9’，具体为：

如图10A~10B所示，在鳍形有源区201内的SOI衬底和源漏区10表面沉积沟道隔离介质层9’；接着，请参照图11A~11B，去除鳍形有源区201以及源漏区10表面多余的沟道隔离介质层9’，使刻蚀后的隔离介质层9’与源漏区10上表面处于同一水平面。

请参照图12，进行源漏区离子注入工艺，具体为：先进行光刻工艺，在源漏区10以外部分的区域覆盖光刻胶8’；然后，针对不同类型的MOS晶体管选择不同类型的离子进行注入；最终，去除光刻胶8’并对源漏区10进行退火以激活注入的离子。可选地，源漏区离子注入以及退火工艺也可以在栅极形成之后进行。

请参照图13A~13B，光刻以及选择性刻蚀去除源漏区之间多余的沟道隔离介质层9’，形成栅极沟槽，所述栅极沟槽用于后续形成栅极202。

请参照图14~16B，在硅纳米线71上形成栅极氧化层，在栅极沟槽内形成栅极202。具体为：

首先，请参照图14，在硅纳米线表面形成栅极氧化层11，其中栅极氧化层采用的是常规的栅极氧化层材质，因此栅极氧化层11的材质可以为炉管氧化、快速热氧化或原子层沉积技术（ALD）形成的SiO₂或SiON或为采用原子层沉积的高k介质（高介电值介质）或其组合，高k介质为HfO₂、Al₂O₃、ZrO₂中的一种或其任意组合；因为栅极氧化层11以及SOI衬底中的埋氧层2的存在，使得后续栅极202与SOI衬底的隔离效果更佳。

接着，请参照图15A~15B，在鳍形有源区201和源漏区10表面沉积栅极材料12，栅极材料12可以为多晶硅，无定形硅，金属或者其任意组合，其中金属优选为铝或钛或钽的金属化合物。

接着，请参照图16A~16B，采用化学机械研磨去除鳍形有源区201、源漏区10表面多余的栅极材料12，使栅极材料12与源漏区10上表面在同一水平面。

接着，请参照图17，进行自对准金半合金工艺，在源漏区10以及栅极202表面形成硅合金13。此时，完成基于SOI双层隔离混合晶向积累型Si-NWFET器件的下层积累型NMOSFET101的形成。

接着，请参照图18，进行NMOSFET101的层间隔离介质层9”沉积，且所述层间隔离介质层9’的表面粗糙度小于10nm，所述层间隔离介质层9”与沟道隔离介质层9’采用的材质相同，共称为隔离介质层9。需要说明的是，所述隔离介质层9为二氧化硅；进一步的，为了减小器件之间的电容耦合效益，也可以为微孔结构的含碳低K二氧化硅层。

需要说明的是，积累型NMOSFET101不完全覆盖SOI衬底，其余部分用于后续沉积隔离介质层9；同理，后续在层间隔离介质层9”上形成的PMOSFET也不完全覆盖所述层间隔离介质层9”，其余部分用于沉积隔离介质层9。

此外，理论上讲，上下两层晶体管中可以采用任何表面晶向的硅纳米线，而由研究成果可知，(100)表面晶向和<110>沟道晶向的电子迁移率最大，(110)表面晶向和<110>沟道晶向的空穴迁移率最大。因此，优选地，本发明以(110)表面晶向的硅纳米线作为PMOSFET的沟道材料，并且PMOSFET的沟道方向为<110>；以(100)表面晶向的硅纳米线作为后续形成的NMOSFET的沟道材料，并且NMOSFET的沟道方向为<110>。

接着，在所述NMOSFET101上形成PMOSFET102，由于NMOSFET101已经制备完成，为了不影响NMOSFET101和金属硅合金的性能，后续PMOSFET102的制备过程中必须采用低温方法。

首先，请参照图19A~19B，将单晶硅层3’与制备有硅纳米线的NMOSFET101的支撑片进行低温键合，具体包括：将带有单晶硅层3’的硅贴合片14进行硅的常规清洗，接着进行化学或等离子体活化处理、亲水处理、室温贴合、低温键合、低温剥离以及低温固相或液相外延生长，使得层间隔离介质层9”与单晶硅层3’紧密结合；其中，低温固相或液相外延生长为可选步骤。

较佳的，低温剥离工艺中，可采用剂量为5*10¹⁶cm^-2到9*10¹⁶cm^-2的注氢片或者氢氦共注片在500度左右进行剥离，而硅贴合片14温度小于400度；作为优选，所述单晶硅层3’表面晶向为（100），更容易进行单晶硅层3’的剥离。

请参照图20，采用低温外延技术和锗氧化浓缩法，使得单晶硅层3’转化为初始锗硅层6A’，再外延生长硅层7’和后续锗硅层6A”，所述初始锗硅层6A’与后续锗硅层6A”共同组成锗硅层6A。作为优选，为减少后续的热预算（thermalbudget），在外延硅层时直接对沟道区进行N型离子掺杂，后续不需要再进行沟道离子注入工艺。

请参照图21，由于PMOSFET102中硅纳米线与栅极氧化层的形成、栅极以及隔离介质制备与NMOSFET101基本相同，只是采用低温制备方法，此处不再赘述。其中，源漏区离子注入以及退火工艺中，由于温控的要求，本步骤中采用激光退火方法，从而确保上层的PMOSFET102局部退火时不会影响NMOSFET101性能。

最后，请参照图22A~23B，进行自对准金半合金以及金属互连工艺，引出下层NMOSFET101以及上层PMOSFET102的各端口。

综上所述，请继续参照图23A~23B，并结合图24~25，本发明基于SOI双层隔离混合晶向积累型Si-NWFET具有以下优点：

1.采用下层积累型NMSOFET加上层积累型PMOSFET模式，有效减小PMOSFET的接触孔电阻并提高PMOSFET性能；

2.积累型场效应晶体管源漏区掺杂类型与沟道掺杂类型相同，导电载流子为多数载流子，源极和漏极与沟道之间不存在PN结，因此又被称为无PN结场效应晶体管，本发明中PMOSFET与NMOSFET均为积累型工作模式，又由于载流子迁移率为体材料迁移率，因此本发明的基于SOI的后栅型积累模式Si-NWFET器件具有较高的载流子迁移率；

3.以(110)表面晶向的硅纳米线作为PMOSFET的沟道材料，并且PMOSFET的沟道方向为<110>；以(100)表面晶向的硅纳米线作为NMOSFET的沟道材料，并且NMOSFET的沟道方向为<110>，有效增大NMOSFET和PMOSFET的电流驱动能力；

4.上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，可以完全独立进行工艺调试，如栅极功函数调节、栅极电阻率调节以及源漏离子注入工艺；

5.基于SOI衬底，NMOSFET与硅衬层之间设置有绝缘体层，使栅极与硅衬层之间能够很好地隔离；

6.PMOSFET的制备采用低温技术以及激光退火，从而实现局部退火，有效避免了对下层器件性能的影响；

7.由于基于SOI双层隔离混合晶向积累型Si-NWFET为纵向设置的，从而保持较高的器件集成密度；

8.本发明采用后栅极工艺，利于栅极轮廓控制以及器件电性控制；

9，采用（100）表面晶向硅层作为初始硅层，方便层转移工艺实现。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (12)

1.一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括： 

提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、埋氧层和顶层硅； 

将所述顶层硅转化为初始锗硅层，步骤包括：在所述SOI衬底表面沉积一锗层或锗硅层；对所述锗层或锗硅层氧化处理，所述锗层或锗硅层中锗氧化浓缩与所述SOI衬底顶层硅中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO₂层；湿法去除所述SiO₂层； 

在所述初始锗硅层上形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成锗硅层； 

对所述锗硅层和硅层刻蚀处理，形成鳍形有源区； 

刻蚀所述锗硅层，形成鳍形沟道区，剩余的区域作为源漏区； 

在所述鳍形有源区内形成硅纳米线； 

在所述SOI衬底上的沟道内形成隔离介质层； 

在所述硅纳米线表面形成栅极氧化层； 

在所述鳍形有源区内的SOI衬底上形成栅极； 

自对准金半合金工艺形成积累型NMOSFET； 

进行积累型NMOSFET的层间隔离介质层沉积； 

将单晶硅层与所述层间隔离介质层进行低温键合，使隔离介质层与单晶硅层紧密结合；接着将单晶硅转换为锗硅层，并在锗硅层上形成硅层和后续锗硅层；低温处理所述锗硅层和硅层，采用低温制备方法以及积累型NMOSFET相同的方法，制备硅纳米线与栅极氧化层的形成、栅极以及隔离介质，从而在所述层间隔离介质层上形成积累型PMOSFET； 

进行自对准金半合金以及后道金属互连工艺。 

2.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述积累型PMOSFET中硅纳米线的表面晶向为(110)，所述积累型PMOSFET沟道方向为<110>。 

3.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述积累型NMOSFET中硅纳米线的表面晶向为(100)，所述积累型NMOSFET沟道方向为<110>。 

4.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述初始锗硅层上形成硅层和后续锗硅层之后，对所述SOI衬底的沟道区进行离子注入，所述离子类型为N型。 

5.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述硅纳米线的直径在1纳米～1微米之间。 

6.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。 

7.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述SOI衬底上的沟道内形成隔离介质层之后，对所述源漏区进行离子注入以及退火工艺。 

8.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述层间隔离介质层为二氧化硅或具有微孔结构的含碳低K二氧化硅。 

9.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述层间隔离介质层的表面粗糙度小于10nm。 

10.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，采用次常压化学气相刻蚀法刻蚀所述锗硅层。 

11.如权利要求10所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600℃～800℃之间，其中氯化氢的分压大于300Torr。 

12.如权利要求1所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述层间隔离介质层上形成积累型PMOSFET步骤中采用激光退火工艺对所述积累型PMOSFET的源漏区进行局部退火。