CN108321199A - 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 - Google Patents
一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN108321199A CN108321199A CN201711459745.4A CN201711459745A CN108321199A CN 108321199 A CN108321199 A CN 108321199A CN 201711459745 A CN201711459745 A CN 201711459745A CN 108321199 A CN108321199 A CN 108321199A
- Authority
- CN
- China
- Prior art keywords
- drain
- dimensional
- gan
- schottky
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 230000000737 periodic effect Effects 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 35
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 238000001704 evaporation Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 84
- 239000010931 gold Substances 0.000 description 19
- 238000000151 deposition Methods 0.000 description 12
- 238000005566 electron beam evaporation Methods 0.000 description 10
- 239000002648 laminated material Substances 0.000 description 10
- 239000003292 glue Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910015844 BCl3 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于三维复合漏极的GaN高电子迁移率晶体管，其结构自下而上依次包括衬底、缓冲层、势垒层，所述势垒层的上方自左向右依次平行设有源极、钝化层、肖特基漏极、欧姆漏极，所述钝化层的上方设有栅极；其特征在于：欧姆漏极靠近栅极的一侧设有三维肖特基二极管；三维肖特基二极管与欧姆漏极构成三维复合漏极；三维肖特基二极管的结构包括周期性排列的GaN基三维鳍片和肖特基漏极；GaN基三维鳍片之间设有刻蚀形成的隔离槽；肖特基漏极一部分包裹于GaN基三维鳍片的上方和两侧，另一部分覆盖于GaN基三维鳍片的相邻之间的隔离槽上。本发明能够抑制肖特基漏边缘电场和电流崩塌并降低开态电阻，提高正向击穿与反向阻断能力。
Description
技术领域
本发明属于半导体器件制备技术领域，特别是涉及一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法。
技术背景
基于第三代半导体GaN材料制备的高电子迁移率晶体管具有大功率、高效率、高速度、高击穿电压以及耐高温、耐辐照等诸多优点，是制造微波毫米波以及大功率电力电子的优选结构，在无线通信、电力系统、医疗、探测等领域都已有广泛且重要的应用。
由于GaN的宽禁带特征，这些器件的漏极通常是通过高温退火工艺形成，高温合金工艺形成的欧姆接触，一定程度上满足了现有器件的要求。但是，高温合金过程导致漏极边缘存在金属毛刺或突起，当施加漏压时，在这些毛刺处将产生电场峰值(或尖端放电)，从而降低了器件的击穿电压；此外，高的反向阻断能力对于S类放大器和电子电子器件应用都是非常有必要的。2010年，B.Lu等人提出肖特基漏结构(参见文献B.Lu et al.,“Schottky-drain technology for AlGaN/GaN high-electron mobility transistors”,IEEEElectron Device Lett.,vol.31,no.4,pp.302-304,2010)，提高了器件正向击穿电压和反向阻断能力，然而由于肖特基接触存在一定的开启电压，导致器件开态电阻增大。为克服此缺陷，Yi-Wei Lian等人提出了一种肖特基-欧姆复合漏结构(参见文献Y.-W.Lian et al.,“AlGaN/GaN HEMTs on silicon with hybrid Schottky–ohmic drain for highbreakdown voltage and low leakage current”,IEEE Electron Device Lett.,vol.33,no.7,pp.973-975,2012)，在开态电阻没有退化的情况下提高了击穿电压。然而，2015年Yi-Wei Lian等人又对这种复合漏极结构的电场调制特性进行了详细研究(参见文献Yi-WeiLian et al.,“Drain E-Field Manipulation in AlGaN/GaN HEMTs”,IEEETrans.Electron Devices,vol.62,no.2,pp.519-524,2015)，发现在器件肖特基漏接触边缘存在强的电场峰值，导致此处发生强烈的陷阱俘获现象，致使器件电流崩塌恶化。
中国专利申请公开了一种逆阻型氮化镓高电子迁移率晶体管，主要是针对高效功率开关器件的主要性能指标(导通电阻、漏极开启电压、反向耐压、功耗)，提出了具有混合漏极的氮化镓新器件结构。虽然该方案所提出的增强型AlGaN/GaN HEMT器件具有高反向阻断能力、低漏极开启电压、低导通电阻和低功耗等优点，尤其适应于双向开关中。但其漏极结构与上述肖特基-欧姆复合漏结构类同，因此存在明显不足：主要为(1)存在漏极开启电压；(2)在金属9边缘仍然存在高场峰值，反向阻断能力有进一步提升空间。
如何克服现有技术所存在的不足已成为当今半导体器件制备技术领域中亟待解决的重点难题之一。
发明内容
本发明的目的是为克服现有技术所存在的不足而提供一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法，本发明能够抑制肖特基漏边缘电场和电流崩塌并降低开态电阻，提高正向击穿与反向阻断能力。
根据本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管，包括衬底、缓冲层、势垒层、源极、欧姆漏极、钝化层、GaN基三维鳍片、肖特基漏极和栅极；所述GaN高电子迁移率晶体管的结构自下而上依次包括衬底、缓冲层、势垒层，所述势垒层的上方自左向右依次平行设有源极、钝化层、肖特基漏极、欧姆漏极，所述钝化层的上方设有栅极；其特征在于，所述欧姆漏极靠近栅极的一侧设有三维肖特基二极管；所述三维肖特基二极管与欧姆漏极构成三维复合漏极；所述三维肖特基二极管的结构包括周期性排列的GaN基三维鳍片和肖特基漏极；所述GaN基三维鳍片之间设有刻蚀形成的隔离槽；所述肖特基漏极的一部分包裹于所述GaN基三维鳍片的上方和两侧，另一部分覆盖于所述GaN基三维鳍片的相邻之间的隔离槽上。
本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管的进一步的优选方案是：
所述GaN基三维鳍片的高度为30～500nm、宽度为50～1000nm、长度LSCH为0.5～10μm；所述GaN基三维鳍片的数量为n≥1，GaN基三维鳍片的相邻之间的间距为50～1000nm。
所述肖特基漏极与栅极的金属种类相同或者不同；所述肖特基漏极与栅极的厚度相同或者不同。
本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管及优选方案的制备方法，其特征在于，包括如下具体步骤：
1)在衬底的上方依次生长缓冲层和势垒层；
2)在所述势垒层的上方光刻源极与欧姆漏极图形，并淀积欧姆金属，然后在N2氛围中进行热退火，分别制作源极和欧姆漏极；
3)在所述势垒层的上方沉积钝化层；
4)在所述钝化层的上方制作有源区掩模，随后采用刻蚀或离子注入方式进行隔离，形成有源区；
5)在所述钝化层的上方制作栅脚与肖特基漏极掩模，随后通过RIE和ICP方式刻蚀去除钝化层，分别形成栅凹槽和漏凹槽；
6)在所述漏凹槽内的势垒层上定义GaN基三维鳍片掩模，随后干法刻蚀势垒层和缓冲层，形成周期排列的GaN基三维鳍片；
7)在所述钝化层的上方定义肖特基漏极掩模，通过蒸发或溅射方式沉积金属，剥离工艺形成肖特基漏极；
8)在所述钝化层的上方定义栅帽掩模，通过蒸发或溅射方式沉积栅金属，剥离形成T型栅极；
9)在所述钝化层与肖特基漏极的上方定义互联开孔区掩模，刻蚀形成互联开孔；
10)在所述钝化层与肖特基漏极的上方定义互联金属区掩模，通过蒸发与剥离工艺形成互联金属。
本发明的实现原理：本发明首先在欧姆漏极接触形成后，在其靠近栅极一侧，通过刻蚀形成周期性排列的GaN基三维鳍片，随后沉积肖特基漏极金属覆盖于GaN基三维鳍片的上方和两侧以及GaN基三维鳍片的相邻之间的隔离槽的上方，该GaN基三维鳍片与肖特基漏极金属构成三维肖特基二极管，该三维肖特基二极管与欧姆漏极构成三维复合漏极。由于三维肖特基接触较平面肖特基接触电场分布更加均匀，因此克服了传统肖特基-复合漏结构中平面肖特基接触的缺陷，有效地抑制了肖特基接触边缘的电场峰值，使得整个漏极的电场分布更加均匀，进一步提高了正反向击穿电压，并抑制了电流崩塌效应。
本发明与现有技术相比其显著优点在于：
第一，本发明提出的基于三维复合漏极的GaN高电子迁移率晶体管，首创了在其漏极靠近栅一侧设置并联的三维肖特基二极管的结构，抑制了传统复合漏结构中平面肖特基接触边缘电场峰值，从而具有更高的正、反向击穿电压。
第二，本发明提出的基于三维复合漏极的GaN高电子迁移率晶体管，由于首创了三维肖特基二极管的结构设计，使得三维肖特基二极管较平面二极管开启电压更低、开态电流更大，所以本发明的器件具有更大的输出电流和更小的开态电阻。
第三，本发明适用于GaN微波功率器件、双向开关器件等领域，以替代传统的同类器件。
附图说明
图1是本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管的三维立体结构示意图。
图2a、图2b、图2c、图2d、图2e、图2f、图2g和图2h依次是本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管的制造方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式做进一步的详细说明。
参照图1,本发明提出一种基于三维复合漏极的GaN高电子迁移率晶体管，包括衬底1、缓冲层2、势垒层3、源极4、欧姆漏极5、钝化层6、GaN基三维鳍片7、肖特基漏极8和栅极9；所述GaN高电子迁移率晶体管的结构自下而上依次包括衬底1、缓冲层2、势垒层3，所述势垒层3的上方自左向右依次平行设有源极4、钝化层6、肖特基漏极8、欧姆漏极5，所述钝化层6的上方设有栅极9；其中：所述欧姆漏极5靠近栅极9的一侧设有三维肖特基二极管；所述三维肖特基二极管与欧姆漏极5构成三维复合漏极；所述三维肖特基二极管的结构包括周期性排列的GaN基三维鳍片7和肖特基漏极8；所述GaN基三维鳍片7之间设有刻蚀形成的隔离槽；所述肖特基漏极8的一部分包裹于所述GaN基三维鳍片7的上方和两侧，另一部分覆盖于所述GaN基三维鳍片7的相邻之间的隔离槽上。其中：
所述GaN基三维鳍片7的高度为30～500nm(包括选择30nm、100nm、300nm或500nm等)、宽度为50～1000nm(包括选择50nm、100nm、500nm或1000nm等)、长度LSCH为0.5～10μm(包括选择0.5μm、2μm、5μm或10μm等)；所述GaN基三维鳍片7的数量的n≥1，GaN基三维鳍片7的相邻之间的间距为50～1000nm(包括50nm、200nm、600nm或1000nm等)。
所述肖特基漏极8与栅极9的金属种类相同或者不同；所述肖特基漏极8与栅极9的厚度相同或者不同。
参照图2，本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管的制备方法，包括如下具体步骤：
1)在衬底1的上方依次生长缓冲层2和势垒层3,如图2a；其中：所述衬底1的材质为蓝宝石、SiC、Si、金刚石和GaN自支撑衬底中的任一种；缓冲层2为GaN、AlGaN和AlN中一种或几种组合；势垒层3为InAlN、AlGaN、InAlGaN和AlN中的一种或几种组合；
2)在所述势垒层3的上方光刻源极与欧姆漏极图形，并淀积欧姆金属，然后在N2氛围中进行热退火，分别制作源极4和欧姆漏极5，如图2b；
3)在所述势垒层3的上方沉积钝化层6，如图2c；
4)在所述钝化层6的上方制作有源区掩模，随后采用刻蚀或离子注入等方式进行隔离，形成有源区；
5)在所述钝化层6的上方制作栅脚与肖特基漏极8的掩模，随后通过RIE和ICP方式刻蚀去除钝化层6，分别形成栅凹槽和漏凹槽，如图2d；
6)在所述漏凹槽内的势垒层3上定义GaN基三维鳍片掩模，随后干法刻蚀所述势垒层3和缓冲层2，形成周期排列的GaN基三维鳍片7，如图2e；其中，GaN基三维鳍片掩模的制作采用光学光刻或电子束直写方式，干法刻蚀方式为RIE或ICP方式；
7)在所述钝化层6的上方定义肖特基漏极8的掩模，通过蒸发或溅射方式沉积金属，剥离形成肖特基漏极8，如图2f；其中，肖特基漏金属包含但不限于包括Ni/Au、Ni/Au/Ni、Pt/Au、Ni/Pt/Au和W/Ti/Pt中的任一种多层金属；
8)在所述钝化层6的上方定义栅帽掩模，通过蒸发或溅射方式沉积栅金属，剥离形成T型栅极9，如图2g；
9)在所述钝化层6与肖特基漏极8的上方定义互联开孔区掩模，刻蚀形成互联开孔；
10)在所述钝化层6与肖特基漏极8的上方定义互联金属区掩模，通过蒸发与剥离工艺形成互联金属。
根据以上本发明所述的一种基于三维复合漏极的GaN高电子迁移率晶体管的结构及其制造方法，下面进一步公开本发明的具体实施例，但并不限于这些实施例。
实施例1：制备SiC衬底、缓冲层2为AlN/GaN、势垒层3为AlGaN、GaN基三维鳍片7的宽度为50nm和长度为2μm、GaN基三维鳍片7的相邻之间的间距为50nm、栅金属和肖特基漏极金属同为Ni/Au/Ni的三维复合漏极的GaN高电子迁移率晶体管，其制造过程是：
1)在SiC衬底1上，利用金属有机物化学气相淀积技术MOCVD，先在1050℃下生长100nm的AlN，再在1000℃下生长2μm的非故意掺杂的GaN层，形成缓冲层2,随后在缓冲层2上生长厚度为24nm的AlGaN势垒层3，Al组分为30％；
2)在势垒层3的上方制作源极与欧姆漏极光刻掩膜，然后采用电子束蒸发淀积金属叠层，经过剥离工艺在其两端得到孤立的金属块，最后在N2气氛中进行快速热退火形成源极4和欧姆漏极5；淀积金属叠层的材质自下而上依次为Ti、Al、Ni和Au，淀积金属叠层的厚度分别为20nm、150nm、30nm和50nm；电子束蒸发的工艺条件为：真空度≦2.0×10-6Torr，淀积速率小于快速热退火的工艺条件为：温度850℃，时间30s；
3)通过PECVD方式在势垒层3上淀积SiN形成钝化层6；淀积的工艺条件为：气体分别为SiH4、NH3、He和N2，流量分别为8sccm、2sccm、100sccm和200sccm，压力为500mTorr，温度260℃，功率25W，该钝化层6的厚度为120nm；
4)在钝化层6的上方制作有源区掩模，随后采用离子注入方式进行隔离，形成有源区；离子注入的工艺条件为：离子为B+，电流10μA，能量200KeV，剂量7e14；
5)在钝化层6的上方制作栅脚与肖特基漏极8掩模，随后通过RIE方式刻蚀去除钝化层6，分别形成栅凹槽和漏凹槽，漏凹槽长度为2μm；刻蚀凹槽的工艺条件为：气体为CF4，流量为20sccm，压力0.2pa；
6)采用电子束直写方式在漏凹槽内的势垒层3上定义GaN基三维鳍片7的UV胶掩模，随后干法刻蚀AlGaN/GaN异质结，去除UV胶掩模，形成宽度为50nm、长度为2μm、间隔为50nm的GaN基三维鳍片7；其中：刻蚀的工艺条件为：气体分别为BCl3和Cl2，流量分别为30sccm和5sccm，压力为30mTorr，温度25℃，上电极功率100W，下电极3W，刻蚀深度50nm；
7)在钝化层6的上方定义肖特基漏极8的掩模，利用电子束蒸发方式淀积金属叠层，并利用剥离工艺形成肖特基漏极8；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于其中：淀积金属叠层的材质自下而上依次为Ni、Au、Ni，淀积金属叠层的厚度分别为20nm、500nm和30nm；
8)在钝化层6的上方定义栅帽掩膜，利用电子束蒸发方式淀积金属叠层，并利用剥离工艺形成T型栅极9；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于其中：淀积金属叠层的材质自下而上依次为Ni、Au、Ni，淀积金属叠层的厚度分别为20nm、500nm和30nm；
9)在钝化层6与肖特基漏极8上定义互联开孔区掩模，刻蚀形成互联开孔；刻蚀的工艺条件为：气体为SF6，流量为20sccm，压力0.2pa，时间200s；
10)在钝化层6与肖特基漏极8上定义互联金属区掩模，通过蒸发与剥离工艺形成互联金属；工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于淀积金属叠层的材质自下而上依次为Ti、Au，淀积金属叠层的厚度分别为30nm、500nm。
实施例2：制备Si衬底、缓冲层2为AlN/AlGaN/GaN、势垒层3为AlN/InAlN、GaN基三维鳍片7的宽度为100nm和长度为5μm、GaN基三维鳍片7的相邻之间的间距为200nm、栅金属为TiN/Ti/Al/Ti/TiN、肖特基漏金属为W/Ti/Pt的三维复合漏极GaN高电子迁移率晶体管，其制造过程是：
1)在Si衬底上，利用金属有机物化学气相淀积技术MOCVD，先在1050℃下生长200nm的AlN，再在1000℃下生长2μm的非故意掺杂的AlGaN层(Al组15％)和500nm GaN层，形成缓冲层2,随后在800℃下在缓冲层2上生长厚度为1nm的AlN层和8nm InAlN，形成势垒层3，Al组分为83％；
2)在势垒层3的上方制作源极与欧姆漏极光刻掩膜，然后采用电子束蒸发淀积金属叠层，经过剥离工艺在其两端得到孤立的金属块，最后在N2气氛中进行快速热退火形成源极4和欧姆漏极5；淀积金属叠层的材质自下而上依次为Ti、Al和TiN，淀积金属叠层的厚度分别为20nm、100nm和200nm；电子束蒸发采用的条件为：真空度≦2.0×10-6Torr，淀积速率小于快速热退火的工艺条件为：温度550℃，时间90s；
3)实施例2的第3)步和实施例1的第3)步相同；
4)实施例2的第4)步与实施例1的第4)步相同；
5)在钝化层6的上方制作栅脚与肖特基漏极8的掩模，随后通过RIE方式刻蚀去除钝化层6，分别形成栅凹槽和漏凹槽，漏凹槽长度为5μm；刻蚀凹槽的工艺条件为：气体为CF4，流量为20sccm，压力0.2pa；
6)采用深紫外光刻方式在漏凹槽内的势垒层3上定义GaN基三维鳍片7的光刻胶掩模，通过ICP干法刻蚀InAlN/AlN/GaN异质结，去除光刻胶掩模，形成宽度为100nm、长度为5μm、间隔为200nm的GaN基三维鳍片7；其中：刻蚀工艺条件为：气体分别为BCl3和Cl2，流量分别为25sccm和5sccm，压力为30mTorr，温度25℃，上电极功率100W，下电极10W，刻蚀深度100nm；
7)在钝化层6的上方定义肖特基漏极8的掩模，利用磁控溅射方式淀积金属叠层，并利用剥离工艺形成肖特基漏极8；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10- 6Torr，淀积速率小于其中：淀积金属叠层的材质自下而上依次为W、Ti、Pt，淀积金属叠层的厚度分别为20nm、20nm和100nm；
8)在钝化层6的上方定义栅帽掩膜，利用电子束蒸发方式淀积金属叠层，并利用剥离工艺形成T型栅极9；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于淀积金属叠层的材质自下而上依次为TiN、Ti、Al、Ti、TiN，淀积金属叠层的厚度分别为20nm、30nm、300nm、30nm和100nm。
9)实施例2的第9)步和实施例1的第9)步相同；
10)实施例2的第10)步与实施例1的第10)步相同。
实施例3：制备GaN衬底、缓冲层2为GaN、势垒层3为AlN、GaN基三维鳍片7的宽度为500nm和长度为0.5μm、GaN基三维鳍片7的相邻之间的间距为600nm、栅金属为Ni/Au/Ni、肖特基漏极金属为Pt/Au的三维复合漏极的GaN高电子迁移率晶体管，其制造过程是：
1)在GaN衬底1上，利用金属有机物化学气相淀积技术MOCVD，先在1000℃下生长500nm Fe掺杂的GaN，再在1000℃下生长2μm的非故意掺杂的GaN层，形成缓冲层2,随后在缓冲层2上生长厚度为4nm的AlN势垒层3。
2)实施例3的第2)步和实施例1的第3)步相同。
3)实施例3的第3)步和实施例1的第3)步相同。
4)实施例3的第4)步与实施例1的第4)步相同。
5)在钝化层6的上方制作栅脚与肖特基漏极8的掩模，随后通过RIE方式刻蚀去除钝化层6，分别形成栅凹槽和漏凹槽，漏凹槽长度为0.5μm；刻蚀凹槽的工艺条件为：气体为CF4，流量为20sccm，压力0.2pa。
6)采用电子束直写方式在漏凹槽内的势垒层3上定义GaN基三维鳍片7的UV胶掩模，随后干法刻蚀AlN/GaN异质结，去除UV胶掩模，形成宽度为300nm、长度为0.5μm、间隔为600nm的GaN基三维鳍片7；其中：刻蚀工艺条件为：气体分别为BCl3和Cl2，流量分别为30sccm和5sccm，压力为30mTorr，温度25℃，上电极功率100W，下电极3W，刻蚀深度300nm。
7)在钝化层6的上方定义肖特基漏极8的掩模，利用电子束蒸发方式淀积金属叠层，并利用剥离工艺形成肖特基漏极8；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于其中：淀积金属叠层的材质自下而上依次为Pt、Au，淀积金属叠层的厚度分别为20nm和200nm。
8)在钝化层6的上方定义栅帽掩膜，利用电子束蒸发技术淀积金属叠层，并利用剥离工艺形成T型栅极9；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于其中：淀积金属叠层的材质自下而上依次为Ni、Au、Ni，淀积金属叠层的厚度分别为20nm、400nm和30nm。
9)实施例3的第9)步和实施例1的第9)步相同。
10)实施例3的第10)步与实施例1的第10)步相同。
实施例4：制备金刚石衬底、缓冲层2为AlN/GaN、势垒层3为AlN/InAlGaN、GaN基三维鳍片7的宽度为1000nm和长度为10μm、GaN基三维鳍片7之间的间距为1000nm、栅金属和肖特基漏极金属同为Pt/Au的三维复合漏极的GaN高电子迁移率晶体管，其制造过程是：
1)在金刚石衬底1上，利用金属有机物化学气相淀积技术MOCVD，先在1050℃下生长300nm的AlN，再在980℃下生长3μm的非故意掺杂的GaN层，形成缓冲层2,随后在缓冲层2上生长厚度为1nm的AlN和7nm InAlGaN势垒层3，In的组分为6％，Al组分为65％。
2)实施例4的第2)步和实施例1的第2)步相同。
3)实施例4的第3)步和实施例1的第3)步相同。
4)实施例4的第4)步与实施例1的第4)步相同。
5)在钝化层6的上方制作栅脚与肖特基漏极8的掩模，随后通过RIE方式刻蚀去除钝化层6，分别形成栅凹槽和漏凹槽，漏凹槽长度为10μm；刻蚀凹槽的工艺条件为：气体为CF4，流量为20sccm，压力0.2pa。
6)采用电子束直写方式在漏凹槽内的势垒层3上定义GaN基三维鳍片7的UV胶掩模，随后干法刻蚀InAlGaN/AlN/GaN异质结，去除UV胶掩模，形成宽度为1000nm、长度为10μm、间隔为1000nm的GaN基三维鳍片7；其中：刻蚀工艺条件为：气体分别为BCl3和Cl2，流量分别为30sccm和5sccm，压力为30mTorr，温度25℃，上电极功率100W，下电极3W，刻蚀深度500nm。
7)实施例4的第7)步和实施例3的第7)步相同。
8)在钝化层6的上方定义栅帽掩膜，利用电子束蒸发方式淀积金属叠层，并利用剥离工艺形成T型栅极9；其中：淀积金属叠层的工艺条件为：真空度≦1.5×10-6Torr，淀积速率小于其中：淀积金属叠层的材质自下而上依次为Pt、Au，淀积金属叠层的厚度分别为20nm和200nm。
9)实施例4的第9)步和实施例1的第9)步相同。
10)实施例4的第10)步与实施例1的第10)步相同。
本发明的具体实施方式中未涉及的说明属于本领域公知的技术，可参考公知技术加以实施。
以上具体实施方式及实施例是对本发明提出的一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
Claims (7)
1.一种基于三维复合漏极的GaN高电子迁移率晶体管，包括衬底(1)、缓冲层(2)、势垒层(3)、源极(4)、欧姆漏极(5)、钝化层(6)、GaN基三维鳍片(7)、肖特基漏极(8)和栅极(9)；所述GaN高电子迁移率晶体管的结构自下而上依次包括衬底(1)、缓冲层(2)、势垒层(3)，所述势垒层(3)的上方自左向右依次平行设有源极(4)、钝化层(6)、肖特基漏极(8)、欧姆漏极(5)，所述钝化层(6)的上方设有栅极(9)；其特征在于，所述欧姆漏极(5)靠近栅极(9)的一侧设有三维肖特基二极管；所述三维肖特基二极管与欧姆漏极(5)构成三维复合漏极；所述三维肖特基二极管的结构包括周期性排列的GaN基三维鳍片(7)和肖特基漏极(8)；所述GaN基三维鳍片(7)之间设有刻蚀形成的隔离槽；所述肖特基漏极(8)的一部分包裹于所述GaN基三维鳍片(7)的上方和两侧，另一部分覆盖于所述GaN基三维鳍片(7)的相邻之间的隔离槽上。
2.根据权利要求1所述的一种基于三维复合漏极的GaN高电子迁移率晶体管，其特征在于，所述GaN基三维鳍片(7)的高度为30～500nm、宽度为50～1000nm、长度LSCH为0.5～10μm；所述GaN基三维鳍片(7)的数量为n≥1，GaN基三维鳍片(7)的相邻之间的间距为50～1000nm。
3.根据权利要求1所述的一种基于三维复合漏极的GaN高电子迁移率晶体管，其特征在于，所述肖特基漏极(8)与栅极(9)的金属种类相同或者不同；所述肖特基漏极(8)与栅极(9)的厚度相同或者不同。
4.根据权利要求1-3任一项所述的一种基于三维复合漏极的GaN高电子迁移率晶体管的制造方法，其特征在于，包括如下具体步骤：
1)在衬底(1)的上方依次生长缓冲层(2)和势垒层(3)；
2)在所述势垒层(3)的上方光刻源极与欧姆漏极图形，并淀积欧姆金属，然后在N2氛围中进行热退火，分别制作源极(4)和欧姆漏极(5)；
3)在所述势垒层(3)的上方沉积钝化层(6)；
4)在所述钝化层(6)的上方制作有源区掩模，随后采用刻蚀或离子注入方式进行隔离，形成有源区；
5)在所述钝化层(6)的上方制作栅脚与肖特基漏极(8)的掩模，随后通过RIE和ICP方式刻蚀去除钝化层(6)，分别形成栅凹槽和漏凹槽；
6)在所述漏凹槽内的势垒层(3)上定义GaN基三维鳍片掩模，随后干法刻蚀所述势垒层(3)和缓冲层(2)，形成周期排列的GaN基三维鳍片(7)；
7)在所述钝化层(6)的上方定义肖特基漏极(8)的掩模，通过蒸发或溅射方式沉积肖特基漏极(8)的金属，剥离工艺形成肖特基漏极(8)；
8)在所述钝化层(6)的上方定义栅帽掩模，通过蒸发或溅射方式沉积栅金属，剥离形成T型栅极(9)；
9)在所述钝化层(6)与肖特基漏极(8)的上方定义互联开孔区掩模，刻蚀形成互联开孔；
10)在所述钝化层(6)与肖特基漏极(8)的上方定义互联金属区掩模，通过蒸发与剥离工艺形成互联金属。
5.根据权利要求4所述的一种基于三维复合漏极的GaN高电子迁移率晶体管的制造方法，其特征在于，步骤1)所述衬底(1)的材质为蓝宝石、SiC、Si、金刚石和GaN自支撑衬底中的任一种；所述缓冲层(2)为GaN、AlGaN和AlN中的一种或几种组合；所述势垒层(3)为InAlN、AlGaN、InAlGaN和AlN中的一种或几种组合。
6.根据权利要求5所述的一种基于三维复合漏极的GaN高电子迁移率晶体管的制造方法，其特征在于，步骤6)所述GaN基三维鳍片掩模的制作方式为光学光刻或电子束直写方式，所述干法刻蚀方式为RIE或ICP方式。
7.根据权利要求6所述的一种基于三维复合漏极的GaN高电子迁移率晶体管的制造方法，其特征在于，步骤7)所述肖特基漏极(8)的金属的材质为Ni/Au、Ni/Au/Ni、Pt/Au、Ni/Pt/Au和W/Ti/Pt中的任一种多层金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711459745.4A CN108321199B (zh) | 2017-12-28 | 2017-12-28 | 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711459745.4A CN108321199B (zh) | 2017-12-28 | 2017-12-28 | 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108321199A true CN108321199A (zh) | 2018-07-24 |
| CN108321199B CN108321199B (zh) | 2021-01-19 |
Family
ID=62893300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711459745.4A Active CN108321199B (zh) | 2017-12-28 | 2017-12-28 | 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321199B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051520A (zh) * | 2013-03-15 | 2014-09-17 | 半导体元件工业有限责任公司 | 高电子迁移率的半导体器件及其方法 |
| US9048303B1 (en) * | 2014-01-30 | 2015-06-02 | Infineon Technologies Austria Ag | Group III-nitride-based enhancement mode transistor |
| CN106328522A (zh) * | 2016-09-12 | 2017-01-11 | 中国科学院微电子研究所 | 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 |
| CN106549031A (zh) * | 2016-11-25 | 2017-03-29 | 复旦大学 | 一种基于体GaN材料的单片集成器件及其制备方法 |
| US20170117400A1 (en) * | 2015-10-27 | 2017-04-27 | Zing Semiconductor Corporation | Method of forming fin structure on patterned substrate that includes depositing quantum well layer over fin structure |
| CN106684151A (zh) * | 2016-12-08 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 |
-
2017
- 2017-12-28 CN CN201711459745.4A patent/CN108321199B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051520A (zh) * | 2013-03-15 | 2014-09-17 | 半导体元件工业有限责任公司 | 高电子迁移率的半导体器件及其方法 |
| US9048303B1 (en) * | 2014-01-30 | 2015-06-02 | Infineon Technologies Austria Ag | Group III-nitride-based enhancement mode transistor |
| US20170117400A1 (en) * | 2015-10-27 | 2017-04-27 | Zing Semiconductor Corporation | Method of forming fin structure on patterned substrate that includes depositing quantum well layer over fin structure |
| CN106328522A (zh) * | 2016-09-12 | 2017-01-11 | 中国科学院微电子研究所 | 一种类Fin结构III‑V族半导体场效应晶体管及其制备方法 |
| CN106549031A (zh) * | 2016-11-25 | 2017-03-29 | 复旦大学 | 一种基于体GaN材料的单片集成器件及其制备方法 |
| CN106684151A (zh) * | 2016-12-08 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108321199B (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018103606A1 (zh) | 一种具有高线性度的GaN鳍式高电子迁移率晶体管及其制造方法 | |
| CN104377241B (zh) | 功率半导体器件及其制造方法 | |
| CN112768505B (zh) | 异质结功率器件及其制作方法 | |
| CN111834455B (zh) | 增强型高电子迁移率晶体管及其制作方法 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN115084260A (zh) | 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法 | |
| CN110429127A (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN108321200B (zh) | 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN111863961B (zh) | 异质结场效应晶体管 | |
| CN111863950B (zh) | 结型栅-漏功率器件 | |
| CN110504316B (zh) | 具有分割子器件的GaN高电子迁移率晶体管及制造方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN112736130A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN108321199A (zh) | 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 | |
| CN109285881A (zh) | 高电子迁移率晶体管 | |
| CN112885899A (zh) | 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法 | |
| CN111863951A (zh) | 增强型复合栅晶体管及其制作方法 | |
| CN114121945B (zh) | 复合调制功率开关器件 | |
| CN117080255B (zh) | 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 | |
| CN114883396B (zh) | 一种凹陷式Fin-JFET栅结构HEMT及制作方法 | |
| CN114141872A (zh) | 增强型GaN基复合开关器件及其制作方法 | |
| CN115000167A (zh) | 基于阵列肖特基漏的功率开关器件 | |
| CN113871480A (zh) | 常关型沟道调制器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |