CN113871480A - 常关型沟道调制器件及其制作方法 - Google Patents
常关型沟道调制器件及其制作方法 Download PDFInfo
- Publication number
- CN113871480A CN113871480A CN202111152886.8A CN202111152886A CN113871480A CN 113871480 A CN113871480 A CN 113871480A CN 202111152886 A CN202111152886 A CN 202111152886A CN 113871480 A CN113871480 A CN 113871480A
- Authority
- CN
- China
- Prior art keywords
- gan
- barrier layer
- mask
- modulation
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 132
- 229910052751 metal Inorganic materials 0.000 claims abstract description 124
- 239000002184 metal Substances 0.000 claims abstract description 124
- 230000007704 transition Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000004151 rapid thermal annealing Methods 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 229910002601 GaN Inorganic materials 0.000 abstract description 173
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 32
- 238000005516 engineering process Methods 0.000 description 27
- 150000002739 metals Chemical class 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 16
- 229910021529 ammonia Inorganic materials 0.000 description 16
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 14
- 229910052733 gallium Inorganic materials 0.000 description 14
- 238000001704 evaporation Methods 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 230000008020 evaporation Effects 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 102000008186 Collagen Human genes 0.000 description 1
- 108010035532 Collagen Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229920001436 collagen Polymers 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种常关型沟道调制器件及其制作方法，主要解决现有氮化镓基功率开关器件存在的电流崩塌问题，其自下而上包括：衬底(1)、过渡层(2)、势垒层(3)，势垒层(3)上从左到右依次设有源极(6)、P‑GaN栅(4)、复合电极(5)、漏极(7)，P‑GaN栅(4)上部淀积有栅金属(8)；复合电极(5)由下部调制块(51)与上部调制金属(52)构成，该调制块(51)的厚度小于P‑GaN栅(4)的厚度，以保证在平衡状态时对其下部的势垒层与过渡层之间所形成沟道中的二维电子气几乎无耗尽；该调制金属(52)与漏极(7)电气连接。本发明能有效抑制常关型器件的电流崩塌，可用于电力电子系统基本器件。
Description
技术领域
本发明属于微电子技术领域，特别涉及一种常关型沟道调制器件，可用于作为电力电子系统的基本器件。
技术背景
当前，大力研发高性能、高可靠性的功率开关器件，以显著提升电力电子系统的效率和整体性能，是助力节能减排和绿色发展战略实施的有效途径之一。传统的硅基功率开关器件由于受到硅材料本身的限制，其性能已趋近理论极限，不能满足下一代电力电子系统对高温、高压、高频、高效和高功率密度的要求。而氮化镓基功率开关器件，特别是基于P型帽层GaN基异质结结构的常关型高电子迁移率器件，即氮化镓基常关型功率开关器件，凭借氮化镓材料的大禁带宽度、高饱和电子漂移速度、强击穿电场、化学性质稳定等特点，可实现更低导通电阻、更快开关速度、更高击穿电压等特性，从而显著提升电力电子系统的性能和可靠性。因此，高性能、高可靠性氮化镓基常关型功率开关器件在国民经济与军事领域具有非常广阔和特殊的应用前景。
传统氮化镓基常关型功率开关器件是基于GaN基异质结结构，其包括：衬底1、过渡层2、势垒层3、P-GaN栅4、源极5、漏极6、栅金属7；势垒层3上部左侧淀积有源极5，势垒层3上部右侧淀积有漏极6，势垒层3上部中间部分淀积有P-GaN栅4，P-GaN栅4上部淀积有栅金属7，如图1所示。
然而，在传统氮化镓基常关型功率开关器件中，器件表面和体内往往存在大量缺陷，容易导致器件开关工作时，产生严重的电流崩塌，进而导致器件可靠性和输出功率特性退化，参见Effects of hole traps on the temperature dependence of currentcollapse in a normally-OFF gate-injection transistor,Japanese Journal ofApplied Physics,55(5),2016。在传统氮化镓基常关型功率开关器件中，采用场板技术可以抑制器件开关工作时的电流崩塌，参见Reducing dynamic on-resistance of p-GaNgate HEMTs using dual field plate configurations,2020IEEE InternationalSymposium on the Physical and Failure Analysis of Integrated Circuits(IPFA),pp.1-4,2020。但采用场板技术的氮化镓基常关型功率开关器件的制造工艺较为复杂，器件制造成品率较低，导致制造成本较高。此外，采用场板技术还会增加器件的寄生电容，从而衰减器件的频率特性。因此，研发工艺简单且抑制电流崩塌能力强的高性能氮化镓基常关型功率开关器件非常必要、迫切。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种常关型沟道调制器件及其制作方法，以有效抑制电流崩塌现象，显著提高器件的可靠性和功率特性。
为实现上述目的，本发明的技术方案是这样实现的：
1.一种常关型沟道调制器件，自下而上包括：衬底1、过渡层2和势垒层3，势垒层3上部设有P-GaN栅4，P-GaN栅4上部淀积有栅金属8，势垒层3的上部左、右侧边缘分别设有源极6和漏极7，其特征在于：
所述P-GaN栅4与漏极7之间的势垒层3上设有复合电极5，该复合电极5由下部的调制块51与上部的调制金属52构成；
所述调制块51的厚度小于P-GaN栅4的厚度，且要保证在平衡状态时对其下部的势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无耗尽作用；
所述调制金属52与漏极7电气连接。
进一步，衬底1可采用蓝宝石或碳化硅或硅或石墨烯或其他材料。
进一步，所述势垒层3的厚度a为1～25nm。
进一步，所述P-GaN栅4的厚度b为5～400nm，掺杂浓度为5×1015～1×1022cm-3。
进一步，所述调制块51的右端与漏极7的左端之间的水平距离d≥0μm。
进一步，所述漏极7的最底层金属选用与势垒层3功函数接近的金属，以确保漏极7与势垒层3之间形成良好的欧姆接触。
2.制作上述常关型沟道调制器件的方法，给出如下两种制备方案：
制备方案1：
一种制作上述常关型沟道调制器件的方法，其特征在于，包括如下：
A)在衬底1上外延GaN基宽禁带半导体材料，形成厚度为0.5～50μm的过渡层2；
B)在过渡层2上外延GaN基宽禁带半导体材料，形成厚度a为1～25nm的势垒层3；
C)在势垒层3上外延P型GaN半导体材料，形成厚度b为5～400nm、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
D)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成一个左侧的P-GaN栅4和一个右侧的P-GaN块，且P-GaN栅4与P-GaN块的厚度均为b；
E)在势垒层3、P-GaN栅4和P-GaN块上第二次制作掩膜，利用该掩膜对P-GaN块进行刻蚀，刻蚀深度f小于P-GaN栅4的厚度，形成厚度为c的调制块51，即f+c＝b，c的数值要保证在平衡状态时调制块51对其下部的势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无影响；
F)在势垒层3、P-GaN栅4、调制块51上第三次制作掩模，利用该掩膜在左右两侧的势垒层3上部淀积金属，并进行快速热退火，完成源极6和漏极7的制作，该漏极7左端和调制块51右端的距离d≥0μm；
G)在势垒层3、P-GaN栅4、调制块51、源极6和漏极7上第四次制作掩膜，利用该掩膜在P-GaN栅4上部淀积金属，完成栅金属8的制作；
H)在势垒层3、P-GaN栅4、调制块51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜在调制块51上部淀积金属，完成调制金属52的制作，且调制金属52与漏极7电气连接，完成整个器件的制作。
制备方案2：
一种制作上述常关型沟道调制器件的方法，其特征在于，包括如下步骤：
1)在衬底1上外延GaN基宽禁带半导体材料，形成厚度为0.5～50μm的过渡层2；
2)在过渡层2上外延GaN基宽禁带半导体材料，形成厚度a为1～25nm的势垒层3；
3)在势垒层3上外延P型GaN半导体材料，形成厚度b为5～400nm、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
4)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀深度f大于0μm且小于P型GaN层的厚度b，形成左侧一个P-GaN块；
5)在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜对4)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成一个左侧厚度为b的P-GaN栅4和一个右侧厚度为c的调制块51，即f+c＝b，c的数值要保证在平衡状态时调制块51对其下部的势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无影响；
6)在势垒层3、P-GaN栅4、调制块51上第三次制作掩模，利用该掩膜在左右两侧的势垒层3上部淀积金属，并进行快速热退火，完成源极6和漏极7的制作，该漏极7左端和调制块51右端的距离d≥0μm；
7)在势垒层3、P-GaN栅4、调制块51、源极6和漏极7上第四次制作掩膜，利用该掩膜在P-GaN栅4上部淀积金属，完成栅金属8的制作；
8)在势垒层3、P-GaN栅4、调制块51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜在调制块51上部淀积金属，完成调制金属52的制作，且调制金属52与漏极7电气连接，完成整个器件的制作。
本发明器件与传统氮化镓基常关型功率开关器件比较，具有以下优点：
第一，本发明器件由于采用了与漏极电气连接的复合电极5，器件开关工作时复合电极5与势垒层组成的p-n结可有效抑制器件表面和体内缺陷的充放电，从而可以有效抑制电流崩塌现象，且由于复合电极5的制造工艺简单。因此，本发明器件可以在确保器件具有良好可靠性和输出功率特性的基础上，提升了器件的制造成品率，降低了器件的制造成本。
第二，本发明器件所采用的复合电极5，与其他方法诸如场板结构相比，在保证器件良好输出特性的情况下，由于几乎不增加器件的寄生电容，因此具有很好的频率特性。
附图说明
图1是传统氮化镓基常关型功率开关器件的结构图；
图2是本发明常关型沟道调制器件的结构图；
图3是本发明常关型沟道调制器件的俯视图；
图4是本发明制备常关型沟道调制器件方案1的整体流程示意图；
图5是本发明制备常关型沟道调制器件方案2的整体流程示意图；
图6是对传统器件及本发明器件仿真所得的电流崩塌特性曲线图。
具体实施方式
以下结合附图对本发明的实施例和效果作进一步详细描述。
参照图2和图3，本实例的常关型沟道调制器件包括：衬底1、过渡层2、势垒层3、P-GaN栅4、复合电极5、源极6、漏极7、栅金属8。其中：
所述衬底1采用蓝宝石或碳化硅或硅或石墨烯或其他材料；
所述过渡层2位于衬底1的上部，它由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为0.5～50μm；
所述势垒层3位于过渡层2的上部，它由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为1～25nm；
所述P-GaN栅4位于势垒层3的上部，其厚度为5～400nm，掺杂浓度为5×1015～1×1022cm-3；
所述复合电极5由调制块51与调制金属52组成，调制块51位于P-GaN栅4的右侧、势垒层3的上部，其厚度小于P-GaN栅4的厚度，以确保器件在平衡状态时调制块51对其下部势垒层3与过渡层2之间所形成沟道中的二维电子气几乎无耗尽作用；调制金属52位于调制块51上部；
所述源极6和漏极7分别位于P-GaN栅4的左侧和调制块51的右侧，且均位于势垒层3的上部，其最底层金属采用均Al或Ti或Ta或其他可与势垒层3形成欧姆接触的金属，且漏极7与调制金属52电气连接。
所述栅金属8位于P-GaN栅4的上部，其宽度小于P-GaN栅4的宽度。
参照图4，本发明制备常关型沟道调制器件的方案1给出如下三种实施例。
实施例一：在蓝宝石衬底上制作势垒层3厚度为1nm，调制块51掺杂浓度为5×1015cm-3、厚度为1nm，调制块51的右端与漏极7的左端之间的水平距离d＝0μm的常关型沟道调制器件。
步骤1.在蓝宝石衬底1上外延GaN材料制作过渡层2，如图4a。
1a)使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为30nm的GaN材料，其工艺条件为：温度为500℃，压强为46Torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为21μmol/min；
1b)使用金属有机物化学气相淀积技术在GaN材料上外延厚度为0.47μm的GaN材料，形成未掺杂过渡层2，其工艺条件为：温度为960℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
步骤2.在未掺杂GaN过渡层2上淀积未掺杂的Al0.3Ga0.7N制作势垒层3，如图4b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为1nm，且铝组分为0.3的未掺杂Al0.3Ga0.7N势垒层3，其工艺条件为：温度为990℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
步骤3.在势垒层3上制作P-GaN栅4。
3a)使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为5nm、掺杂浓度为5×1015cm-3的p型GaN半导体材料，形成P型GaN层，如图4c。
外延采用的工艺条件是：温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min；
3b)在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成一个左侧的P-GaN栅4和一个右侧的P-GaN块，且P-GaN栅4与P-GaN块的厚度均为5nm，如图4d。
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤4.在势垒层3上制作调制块51，如图4e。
在势垒层3、P-GaN栅4和P-GaN块上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P-GaN块进行刻蚀，刻蚀深度为4nm，形成厚度为1nm的调制块51。
刻蚀采用的工艺条件为：Cl2流量为18sccm，压强为14mTorr，功率为120W。
步骤5.在势垒层3上制作源极6和漏极7，如图4f。
在势垒层3、P-GaN栅4和调制块51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上使用电子束蒸发技术淀积多层金属，该多层金属自下而上分别为Al、Ni和Au，其厚度分别为0.153μm/0.045μm/0.052μm，并在N2气氛中进行快速热退火，完成源极6和漏极7的制作，此时漏极7左端和调制块51右端的距离d＝0μm。
电子束蒸发技术的工艺条件为：真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
快速热退火采用的工艺条件为：温度为870℃，时间为35s。
步骤6.在P-GaN栅4上制作栅金属8，如图4g。
在势垒层3、P-GaN栅4、调制块51、源极6和漏极7上第四次制作掩膜，利用该掩膜采用电子束蒸发技术在P-GaN栅4上部淀积Ni/Au金属组合，即下层为Ni、上层为Au，其厚度分别为0.045μm/0.20μm，完成栅金属8的制作；
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为200W，蒸发速率小于
步骤7.在调制块51上制作调制金属52，如图4h。
在势垒层3、P-GaN栅4、调制块51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜采用电子束蒸发技术在调制块51上淀积多层金属，该多层金属为Ta/Ni/Au金属组合，即自下而上分别为Ta、Ni和Au，其厚度分别为0.012μm/0.053μm/0.035μm，完成调制金属52的制作；并将调制金属52与漏极7电气连接，完成整个器件的制作。
电子束蒸发技术的工艺条件为：真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
实施例二：在硅衬底上制作势垒层3厚度为25nm，调制块51掺杂浓度为1×1022cm-3、厚度为5nm，调制块51的右端与漏极7的左端之间的水平距离d＝2μm的常关型沟道调制器件。
步骤一.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图4a。
1.1)使用金属有机物化学气相淀积技术在温度为820℃，压强为42Torr，氢气流量为4300sccm，氨气流量为4300sccm，铝源流量为21μmol/min的工艺条件下，在硅衬底1上外延厚度为300nm的AlN材料；
1.2)使用金属有机物化学气相淀积技术在温度为970℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，在AlN材料上外延厚度为49.7μm的GaN材料，形成过渡层2。
步骤二.在未掺杂GaN过渡层2上淀积未掺杂的Al0.2Ga0.8N制作势垒层3，如图4b。
使用金属有机物化学气相淀积技术在温度为990℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min的工艺条件下，在GaN过渡层2上淀积厚度为25nm，且铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3。
步骤三.在势垒层3上制作P-GaN栅4。
3.1)使用分子束外延技术，在1.0×10-10mbar，射频功率为440W，反应剂采用N2、高纯Ga源的工艺条件下在势垒层3上外延厚度为400nm、掺杂浓度为1×1022cm-3的p型GaN半导体材料，形成P型GaN层，如图4c；
3.2)在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成一个左侧的P-GaN栅4和一个右侧的P-GaN块，且P-GaN栅4与P-GaN块的厚度均为400nm，如图4d。
步骤四.在势垒层3上制作调制块51，如图4e。
在势垒层3、P-GaN栅4和P-GaN块上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为18sccm，压强为14mTorr，功率为120W工艺条件下，对P-GaN块进行刻蚀，刻蚀深度为395nm，形成厚度为5nm的调制块51。
步骤五.在势垒层3上制作源极6和漏极7，如图4f。
在势垒层3、P-GaN栅4和调制块51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
的工艺条件下，淀积多层金属，该多层金属自下而上分别为Ti、Al和Au，其厚度分别为0.122μm/0.317μm/0.161μm，并在温度为870℃的N2气氛中进行快速热退火35s，完成源极6和漏极7的制作，此时漏极7左端和调制块51右端的距离d＝2μm。
步骤六.在P-GaN栅4上制作栅金属8，如图4g。
在势垒层3、P-GaN栅4、调制块51、源极6和漏极7上第四次制作掩膜，利用该掩膜采用电子束蒸发技术在真空度为1.7×10-3Pa，功率为900W，蒸发速率
的工艺条件下，在P-GaN栅4上部淀积Ta/Au金属组合，即下层为Ta、上层为Au，其厚度分别为0.25μm/0.30μm，完成栅金属8的制作。
步骤七.在调制块51上制作调制金属52，如图4h。
在势垒层3、P-GaN栅4、调制块51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜采用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为530W，蒸发速率小于
的工艺条件下，在调制块51上部淀积多层金属，该多层金属为Pt/Pd/Au金属组合，即自下而上分别为Pt、Pd和Au，其厚度分别为0.211μm/0.528μm/0.261μm，完成调制金属52的制作；并将调制金属52与漏极7电气连接，完成整个器件的制作。
实施例三：在碳化硅衬底上制作势垒层3厚度为20nm，调制块51掺杂浓度为6×1018cm-3、厚度为2.3nm，调制块51的右端与漏极7的左端之间的水平距离d＝3μm的常关型沟道调制器件。
步骤A.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图4a。
A1)设置温度为1050℃，压强为46Torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为6μmol/min，使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为90nm的AlN材料；
A2)设置温度为1050℃，压强为46Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为100μmol/min，使用金属有机物化学气相淀积技术在AlN材料上外延厚度为29.01μm的GaN材料，形成过渡层2。
步骤B.在未掺杂的GaN过渡层2上淀积未掺杂的Al0.1Ga0.9N制作势垒层3，如图4b。
设置温度为970℃，压强为46Torr，氢气流量为4500sccm，氨气流量为4500sccm，镓源流量为37μmol/min，铝源流量为7μmol/min，使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为20nm，且铝组分为0.1的未掺杂Al0.1Ga0.9N势垒层3。
步骤C.在势垒层3上制作P-GaN栅4。
C1)设置工艺条件为：温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min，使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为150nm、掺杂浓度为6×1018cm-3的P型GaN半导体材料，形成P型GaN层，如图4c。
C2)设置刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为11mTorr，功率为120W，在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀至势垒层3上表面为止，形成一个左侧的P-GaN栅4和一个右侧的P-GaN块，且P-GaN栅4与P-GaN块的厚度均为150nm，如图4d。
步骤D.在势垒层3上制作调制块51，如图4e。
设置工艺条件为：Cl2流量为18sccm，压强为13mTorr，功率为130W，在势垒层3、P-GaN栅4和P-GaN块上第二次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P-GaN块进行刻蚀，刻蚀深度为147.7nm，形成厚度为2.3nm的调制块51。
步骤E.在势垒层3上制作源极6和漏极7，如图4f。
设置工艺条件为：真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
在势垒层3、P-GaN栅4和调制块51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术淀积多层金属，该多层金属自下而上分别为Ta/Pt/Au，其厚度分别为0.016μm/0.177μm/0.058μm，并在N2气氛中进行快速热退火，完成源极6和漏极7的制作，此时漏极7左端和调制块51右端的距离d＝3μm。
快速热退火采用的工艺条件为：温度为840℃，时间为35s。
步骤F.在P-GaN栅4上制作栅金属8，如图4g。
设置真空度小于1.8×10-3Pa，功率为570W，蒸发速率为
在势垒层3、P-GaN栅4、调制块51、源极6和漏极7上第四次制作掩膜，利用该掩膜采用电子束蒸发技术在P-GaN栅4上部淀积W/Au金属组合，即下层为W、上层为Au，其厚度分别为0.021μm/0.35μm，完成栅金属8的制作；
步骤G.在调制块51上制作调制金属52，如图4h。
在势垒层3、P-GaN栅4、调制块51、源极6、漏极7和栅金属8上第五次制作掩膜，利用该掩膜采用电子束蒸发技术在真空度为1.7×10-3Pa，功率为530W，蒸发速率
的工艺条件下，在调制块51上部淀积Al/Mo/Au多层金属，即自下而上分别为Al、Mo和Au，其厚度分别为0.136μm/0.198μm/0.126μm，完成调制金属52的制作；并将调制金属52与漏极7电气连接，完成整个器件的制作。
参照图5，本发明制备常关型沟道调制器件的方案2给出如下三种实施例。
实施例四：在蓝宝石衬底上制作势垒层厚度为15nm，调制块51的掺杂浓度为3×1017cm-3、厚度为3.6nm，调制块51的右端与漏极7的左端之间的水平距离d＝1μm的常关型沟道调制器件。
第1步.在蓝宝石衬底1上外延GaN材料制作过渡层2，如图5a。
本步骤的具体实现与实施例一的步骤1相同。
第2步.在未掺杂GaN过渡层2上淀积未掺杂的Al0.3Ga0.7N制作势垒层3，如图5b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为15nm，且铝组分为0.3的未掺杂Al0.3Ga0.7N势垒层3，其工艺条件为：温度为980℃，压强为45Torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
第3步.使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为220nm、掺杂浓度为3×1017cm-3的的P型GaN半导体材料，形成P型GaN层，如图5c；
外延采用的工艺条件是：温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min。
第4步.在势垒层3上制作P-GaN栅4和调制块51。
首先，在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀深度f为216.4nm，形成左侧一个P-GaN块,如图5d；
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为11mTorr，功率为120W。
其次，在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜对已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成左侧厚度为220nm的P-GaN栅4和右侧厚度为3.6nm的调制块51,如图5e；
刻蚀采用的工艺条件为：Cl2流量为18sccm，压强为14mTorr，功率为120W。
第5步.在势垒层3上制作源极6和漏极7，如图5f。
在势垒层3、P-GaN栅4和调制块51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为550W，蒸发速率小于
的工艺条件下，淀积多层金属，该多层金属自下而上分别为Ti、Pd和Au，其厚度分别为0.125μm/0.312μm/0.163μm，并在温度为850℃的N2气氛中进行快速热退火35s，完成源极6和漏极7的制作，此时漏极7左端和调制块51右端的距离d＝1μm。
第6步.在P-GaN栅4上制作栅金属8，如图5g。
本步骤的具体实现与实施例一的步骤6相同。
第7步.在调制块51上制作调制金属52，如图5h。
本步骤的具体实现与实施例一的步骤7相同。
实施例五：在硅衬底上制作势垒层厚度为1nm，调制块51的掺杂浓度为5×1015cm-3、厚度为1nm，调制块51的右端与漏极7的左端之间的水平距离d＝0μm的常关型沟道调制器件。
第一步.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图5a。
本步骤的具体实现与实施例二的步骤一相同。
第二步.在未掺杂GaN过渡层2上淀积未掺杂的Al0.2Ga0.8N制作势垒层3，如图5b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为1nm，且铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3，其工艺条件为：温度为970℃，压强为48Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为36μmol/min，铝源流量为6μmol/min。
第三步.使用分子束外延技术，在1.0×10-10mbar，射频功率为440W，反应剂采用N2、高纯Ga源的工艺条件下在势垒层3上外延厚度为5nm、掺杂浓度为5×1015cm-3的p型GaN半导体材料，形成P型GaN层，如图5c。
第四步.在势垒层3上制作P-GaN栅4和调制块51。
4.1)在P型GaN层上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为15sccm，压强为11mTorr，功率为120W的工艺条件下对P型GaN层进行刻蚀，刻蚀深度f为4nm，形成左侧一个P-GaN块,如图5d；
4.2)在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜在Cl2流量为18sccm，压强为14mTorr，功率为120W的工艺条件下，对4.1)步骤中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成左侧厚度为5nm的P-GaN栅4和右侧厚度为1nm的调制块51,如图5e；
第五步.在势垒层3上制作源极6和漏极7，如图5f。
在势垒层3、P-GaN栅4和调制块51上第三次制作掩膜，利用该掩膜在左右两边的势垒层3上部使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
的工艺条件下，淀积多层金属，该多层金属自下而上分别为Ta、Ni和Au，其厚度分别为0.142μm/0.327μm/0.131μm，并在温度为820℃的N2气氛中进行快速热退火35s，完成源极6和漏极7的制作，此时漏极7左端和调制块51右端的距离d＝0μm。
第六步.在P-GaN栅4上制作栅金属8，如图5g。
本步骤的具体实现与实施例二的步骤六相同。
第七步.在调制块51上制作调制金属52，如图5h。
本步骤的具体实现与实施例二的步骤七相同。
实施例六：在碳化硅衬底上制作势垒层厚度为25nm，调制块51的掺杂浓度为1×1022cm-3、厚度为5nm的，调制块51的右端与漏极7的左端之间的水平距离d＝2.5μm的常关型沟道调制器件。
§1.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图5a。
本步骤的具体实现与实施例三的步骤A相同。
§2.在GaN过渡层2上淀积未掺杂的Al0.1Ga0.9N制作势垒层3，如图5b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为25nm，且铝组分为0.1的未掺杂Al0.1Ga0.9N势垒层3，其工艺条件为：温度为990℃，压强为44Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
§3.设置工艺条件为：温度为950℃，压强为40Torr，氢气流量为4000sccm，以高纯Mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min，使用金属有机物化学气相淀积技术，在势垒层3上外延厚度为400nm、掺杂浓度为1×1022cm-3的p型GaN半导体材料，形成P型GaN层，如图5c。
§4.在势垒层3上制作P-GaN栅4和调制块51。
4-1)在P型GaN层上第一次制作掩膜，设置刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为11mTorr，功率为120W，利用该掩膜使用反应离子刻蚀技术对P型GaN层进行刻蚀，刻蚀深度f为395nm，形成左侧一个P-GaN块,如图5d；
4-2)在P-GaN块和P型GaN层上第二次制作掩膜，设置刻蚀采用的工艺条件为：Cl2流量为18sccm，压强为14mTorr，功率为120W，利用该掩膜对步骤4-1)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层3上表面为止，形成左侧厚度为400nm的P-GaN栅4和右侧厚度为5nm的调制块51,如图5e。
§5.在势垒层3上制作源极6和漏极7，如图5f。
在势垒层3、P-GaN栅4和调制块51上第三次制作掩膜，利用该掩膜在左右两侧的势垒层3上部使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为500W，蒸发速率小于
的工艺条件下，淀积多层金属，该多层金属自下而上分别为Al、Ti和Au，其厚度分别为0.120μm/0.310μm/0.170μm，并在温度为860℃的N2气氛中进行快速热退火35s，完成源极6和漏极7的制作，此时漏极7左端和调制块51右端的距离d＝2.5μm。
§6.在P-GaN栅4上制作栅金属8，如图5g。
本步骤的具体实现与实施例三的步骤F相同。
§7.在调制块51上制作调制金属52，如图5h。
本步骤的具体实现与实施例三的步骤G相同。
本发明的效果可通过以下仿真进一步说明。
仿真：对传统器件和本发明实施例二的器件分别进行电流崩塌特性仿真，结果如图6所示，其中图6(a)为传统器件的电流崩塌特性仿真结果，图6(b)为本发明实施例二的器件电流崩塌特性仿真结果。
由图6(a)与图6(b)的对比可以看出，传统器件存在显著的电流崩塌现象，与传统器件相比，本发明制作的常关型沟道调制器件的脉冲输出电流更接近于直流测试结果，说明本发明制作的常关型沟道调制器件能有效抑制电流崩塌效应，具有良好特性。
以上描述仅是本发明的六个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种常关型沟道调制器件，自下而上包括：衬底(1)、过渡层(2)和势垒层(3)，势垒层(3)上部设有P-GaN栅(4)，P-GaN栅(4)上部淀积有栅金属(8)，势垒层(3)的上部左、右侧边缘分别设有源极(6)和漏极(7)，其特征在于：
所述P-GaN栅(4)与漏极(7)之间的势垒层(3)上设有复合电极(5)，该复合电极(5)由下部的调制块(51)与上部的调制金属(52)构成；
2.根据权利要求1所述的器件，其特征在于，衬底(1)可选择采用蓝宝石或碳化硅或硅或石墨烯或其他材料。
3.根据权利要求1所述的器件，其特征在于，所述调制块(51)的厚度小于P-GaN栅(4)的厚度，且要保证在平衡状态时对其下部的势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气几乎无耗尽作用。
4.根据权利要求1所述的器件，其特征在于，所述调制块(51)的右端与漏极(7)的左端之间的水平距离d≥0μm。
5.根据权利要求1所述的器件，其特征在于，所述调制金属(52)与漏极(7)电气连接。
6.根据权利要求1所述的器件，其特征在于，所述漏极(7)的最底层金属选用与势垒层(3)功函数接近的金属，以确保漏极(7)与势垒层(3)之间形成良好的欧姆接触。
7.一种制作权利要求1常关型沟道调制器件的方法，其特征在于，包括如下：
A)在衬底(1)上外延GaN基宽禁带半导体材料，形成过渡层(2)；
B)在过渡层(2)上外延GaN基宽禁带半导体材料，形成厚度为a的势垒层(3)；
C)在势垒层(3)上外延P型GaN半导体材料，形成厚度为b、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
D)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀至势垒层(3)上表面为止，形成一个左侧的P-GaN栅(4)和一个右侧的P-GaN块，且P-GaN栅(4)与P-GaN块的厚度相同均为b；
E)在势垒层(3)、P-GaN栅(4)和P-GaN块上第二次制作掩膜，利用该掩膜对P-GaN块进行刻蚀，刻蚀深度f小于P-GaN栅(4)的厚度，形成厚度为c的调制块(51)，即f+c＝b，且选择调制块(51)的厚度c时，应保证在平衡状态时调制块(51)对其下部的势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气几乎无耗尽作用；
F)在势垒层(3)、P-GaN栅(4)、调制块(51)上第三次制作掩模，利用该掩膜在左右两侧的势垒层(3)上部淀积金属，并进行快速热退火，完成源极(6)和漏极(7)的制作，该漏极(7)左端和调制块(51)右端的距离d≥0μm；
G)在势垒层(3)、P-GaN栅(4)、调制块(51)、源极(6)和漏极(7)上第四次制作掩膜，利用该掩膜在P-GaN栅(4)上部淀积金属，完成栅金属(8)的制作；
H)在势垒层(3)、P-GaN栅(4)、调制块(51)、源极(6)、漏极(7)和栅金属(8)上第五次制作掩膜，利用该掩膜在调制块(51)上部淀积金属，完成调制金属(52)的制作，且调制金属(52)与漏极(7)电气连接，完成整个器件的制作。
8.一种制作权利要求1常关型沟道调制器件的方法，其特征在于，包括如下步骤：
1)在衬底(1)上外延GaN基宽禁带半导体材料，形成过渡层(2)；
2)在过渡层(2)上外延GaN基宽禁带半导体材料，形成厚度为a的势垒层(3)；
3)在势垒层(3)上外延P型GaN半导体材料，形成厚度为b、掺杂浓度为5×1015～1×1022cm-3的P型GaN层；
4)在P型GaN层上第一次制作掩膜，利用该掩膜对P型GaN层进行刻蚀，刻蚀深度f大于0μm且小于P型GaN层的厚度b，形成左侧一个P-GaN块；
5)在P-GaN块和P型GaN层上第二次制作掩膜，利用该掩膜对4)中已刻蚀的P型GaN层再次进行刻蚀，刻蚀至势垒层(3)上表面为止，形成左侧厚度为b的P-GaN栅(4)和右侧厚度为c的调制块(51)，即f+c＝b，且选择调制块(51)的厚度c时，应确保器件在平衡状态时调制块(51)对其下部的势垒层(3)与过渡层(2)之间所形成沟道中的二维电子气几乎无耗尽作用；
6)在势垒层(3)、P-GaN栅(4)、调制块(51)上第三次制作掩模，利用该掩膜在左右两侧的势垒层(3)上部淀积金属，并进行快速热退火，完成源极(6)和漏极(7)的制作，该漏极(7)左端和调制块(51)右端的距离d≥0μm；
7)在势垒层(3)、P-GaN栅(4)、调制块(51)、源极(6)和漏极(7)上第四次制作掩膜，利用该掩膜在P-GaN栅(4)上部淀积金属，完成栅金属(8)的制作；
8)在势垒层(3)、P-GaN栅(4)、调制块(51)、源极(6)、漏极(7)和栅金属(8)上第五次制作掩膜，利用该掩膜在调制块(51)上部淀积金属，完成调制金属(52)的制作，且调制金属(52)与漏极(7)电气连接，完成整个器件的制作。
9.根据权利要求7所述的方法，其特征在于：步骤A)、B)、C)中使用的外延技术，包括：金属有机物化学气相淀积方法、氢化物气相外延方法、分子束外延方法。
10.根据权利要求7所述的方法，其特征在于：步骤F)、G)、H)中使用的金属淀积工艺，包括：电子束蒸发工艺、溅射工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111152886.8A CN113871480A (zh) | 2021-09-29 | 2021-09-29 | 常关型沟道调制器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111152886.8A CN113871480A (zh) | 2021-09-29 | 2021-09-29 | 常关型沟道调制器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871480A true CN113871480A (zh) | 2021-12-31 |
Family
ID=79000602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111152886.8A Pending CN113871480A (zh) | 2021-09-29 | 2021-09-29 | 常关型沟道调制器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871480A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150270355A1 (en) * | 2014-03-19 | 2015-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| US20200105917A1 (en) * | 2018-09-27 | 2020-04-02 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method for manufacturing same |
-
2021
- 2021-09-29 CN CN202111152886.8A patent/CN113871480A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150270355A1 (en) * | 2014-03-19 | 2015-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
| US20200105917A1 (en) * | 2018-09-27 | 2020-04-02 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN112768505B (zh) | 异质结功率器件及其制作方法 | |
| CN111834455B (zh) | 增强型高电子迁移率晶体管及其制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN113903802A (zh) | 基于阵列条的增强型开关晶体管及其制作方法 | |
| CN101414624B (zh) | Г栅异质结场效应晶体管及其制作方法 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN107170821B (zh) | 浮空型漏场板电流孔径器件及其制作方法 | |
| CN109659362A (zh) | 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法 | |
| CN111863950B (zh) | 结型栅-漏功率器件 | |
| CN103367416A (zh) | 离子注入的一维电子气GaN基HEMT器件及制备方法 | |
| CN103367428B (zh) | 基于刻蚀的一维电子气GaN基HEMT器件及制备方法 | |
| CN108598147B (zh) | 渐变组分漂移层垂直型功率二极管及其制作方法 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CN109659358A (zh) | 一种氮化镓hemt低欧姆接触电阻结构及其制作方法 | |
| CN112054056B (zh) | 具有栅极静电防护结构的高电子迁移率晶体管及制作方法 | |
| CN114361121A (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| CN113871480A (zh) | 常关型沟道调制器件及其制作方法 | |
| CN112736130A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN111863951A (zh) | 增强型复合栅晶体管及其制作方法 | |
| CN107170804B (zh) | 复合源场板电流孔径异质结场效应晶体管 | |
| CN205911315U (zh) | 混合阳极电极结构的GaN基肖特基二极管 | |
| CN114121945B (zh) | 复合调制功率开关器件 | |
| CN103383959B (zh) | 横向过生长一维电子气GaN基HEMT器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20211231 |