CN113035958B - 一种半导体场效应晶体管及其制造方法 - Google Patents

一种半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN113035958B
CN113035958B CN202110225691.5A CN202110225691A CN113035958B CN 113035958 B CN113035958 B CN 113035958B CN 202110225691 A CN202110225691 A CN 202110225691A CN 113035958 B CN113035958 B CN 113035958B
Authority
CN
China
Prior art keywords
layer
semiconductor
insulating layer
conductive contact
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110225691.5A
Other languages
English (en)
Other versions
CN113035958A (zh
Inventor
田金朋
张广宇
时东霞
杨蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202110225691.5A priority Critical patent/CN113035958B/zh
Publication of CN113035958A publication Critical patent/CN113035958A/zh
Application granted granted Critical
Publication of CN113035958B publication Critical patent/CN113035958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体场效应晶体管，包括：衬底；第一绝缘层，位于所述衬底上方；半导体层，位于所述第一绝缘层上方；导电接触层，覆盖所述半导体层的一部分；第二绝缘层，位于所述导电接触层上方，所述导电接触层在所述第二绝缘层的第一端露出一部分，所述第二绝缘层的与所述第一端相对的第二端延伸超出所述导电接触层预定长度；第一电极，连接到所述导电接触层的在所述第二绝缘层的第一端露出的部分；以及第二电极，连接到所述半导体层的超出所述第二绝缘层的第二端的部分。本发明还提供一种上述半导体场效应晶体管的制造方法。

Description

一种半导体场效应晶体管及其制造方法
技术领域
本发明总体上涉及纳米科技领域和半导体制造领域，更具体地说，本发明涉及一种半导体场效应晶体管及其制造方法。
背景技术
随着半导体行业的发展，为了追求更快的计算速度和更低的功耗，半导体场效应晶体管器件的尺寸不断缩小。然而，随着半导体场效应晶体管器件的不断缩小，晶体管的沟道长度也在相应地缩短。随着沟道长度的缩短，短沟道效应将会严重影响晶体管性能。
其中，短沟道效应是半导体场效应晶体管器件沟道缩短时常见的现象，会造成器件阈值电压改变、源漏隧穿、热电子注入等效应，严重影响半导体场效应晶体管器件性能。
发明内容
鉴于现有技术中存在的缺陷，为了延续摩尔定律和发展半导体技术，需要一种新的制造方法来制造一种新的能够降低短沟道效应的半导体场效应晶体管。
根据本发明的第一方面，提供了一种半导体场效应晶体管，包括：衬底；第一绝缘层，位于所述衬底上方；半导体层，位于所述第一绝缘层上方；导电接触层，覆盖所述半导体层的一部分；第二绝缘层，位于所述导电接触层上方，所述导电接触层在所述第二绝缘层的第一端露出一部分，所述第二绝缘层的与所述第一端相对的第二端延伸超出所述导电接触层预定长度；第一电极，连接到所述导电接触层的在所述第二绝缘层的第一端露出的部分；以及第二电极，连接到所述半导体层的超出所述第二绝缘层的第二端的部分。
在一些实施例中，所述预定长度小于10nm。
在一些实施例中，所述衬底为重掺杂P型导电硅，所述第一绝缘层为氧化铪，所述半导体层为硫化钼，所述导电接触层为单层石墨烯，所述第二绝缘层为多层氮化硼。
在一些实施例中，所述半导体层包括以下的任意一种或多种：单层或少层半导体型硫化钼二维半导体、单层或少层半导体型硫化钨二维半导体、单层或少层半导体型硒化钨二维半导体、半导体型碳纳米管一维半导体、硅纳米线一维半导体。
根据本发明的第二方面，提供了一种半导体场效应晶体管的制造方法，包括：在第一衬底上形成第一绝缘层；在所述第一绝缘层上形成半导体层；在第二衬底上形成导电接触层；在所述导电接触层上形成第二绝缘层，所述导电接触层具有在所述第二绝缘层的第一端的第一露出部分和在所述第二绝缘层的与所述第一端相对的第二端的第二露出部分；形成光致抗蚀剂图案以覆盖所述导电接触层的所述第一露出部分的与所述第二绝缘层相邻的至少一部分；刻蚀所述导电接触层，以去除所述导电接触层的所述第二露出部分，并且在所述第二绝缘层的第二端下方的一部分形成底切结构，所述底切结构具有预定长度；去除所述光致抗蚀剂图案，以在所述第二绝缘层的第一端露出所述导电接触层的一部分；将所述导电接触层和所述第二绝缘层转移到所述半导体层上，使所述第二绝缘层位于所述导电接触层上方；以及通过电子束光刻、沉积导电金属层及溶脱，形成第一电极和第二电极，所述第一电极连接到所述导电接触层的在所述第二绝缘层的第一端露出的部分，所述第二电极连接到所述半导体层的超出所述第二绝缘层的第二端的部分。
在一些实施例中，在所述刻蚀所述导电接触层中，使用氧等离子体刻蚀所述导电接触层的所述第二露出部分，使用氢等离子体刻蚀所述导电接触层在所述第二绝缘层的第二端下方的一部分以形成底切结构。
在一些实施例中，所述第一衬底为重掺杂P型导电硅，所述第一绝缘层为氧化铪，所述第二衬底为带有氧化硅的硅片，所述半导体层为硫化钼，所述导电接触层为单层石墨烯，所述第二绝缘层为多层氮化硼，所述导电金属层为金、银、钛中的一种或多种。
在一些实施例中，所述半导体层包括以下的任意一种或多种：单层或少层半导体型硫化钼二维半导体、单层或少层半导体型硫化钨二维半导体、单层或少层半导体型硒化钨二维半导体、半导体型碳纳米管一维半导体、硅纳米线一维半导体。
在一些实施例中，所述预定长度小于10nm。
根据本发明的制造半导体场效应晶体管的方法能够兼容现有的半导体加工工艺，所制造的根据本发明的半导体场效应晶体管对短沟道效应具有超强的免疫力，能够实现优异的晶体管性能，例如相对较高的电流密度和良好的开关性能。
附图说明
以下，结合附图来详细说明本发明的具体实施方式，其中：
图1示意性地示出了根据本发明具体实施方式的半导体场效应晶体管的结构。
图2示出了根据本发明具体实施方式的制造半导体场效应晶体管的示例方法流程。
图3A和3B示意性地示出了根据本发明具体实施方式的半导体场效应晶体管的制造过程中沟道生成部分的形成过程。
图4示出了根据本发明具体实施方式的短沟道-场效应晶体管的短沟道区域的截面透射电镜图。
图5A及图5B分别示出了根据本发明具体实施方式的短沟道-场效应晶体管的输出特性曲线和转移特性曲线。
具体实施方式
下面结合具体实施方式对本发明进行进一步的详细描述，给出的实施例仅为了阐明本发明，而不是为了限制本发明的范围。
图1示意性地示出了根据本发明具体实施方式的半导体场效应晶体管的结构。如图1所示，根据本发明具体实施方式的半导体场效应晶体管100包括：衬底110；第一绝缘层120；半导体层130；导电接触层140；第二绝缘层150；第一电极160；及第二电极170。
衬底110例如可以是重掺杂P型导电硅，其可以用作该半导体场效应晶体管100的栅极。
第一绝缘层120位于该衬底110上方，可以是介电层，例如可以是栅介质层，其材料可以例如为氧化铪，该第一绝缘层120可以具有例如5纳米(nm)左右的厚度，或者也可以具有其它厚度。
半导体层130位于该第一绝缘层120上方，可以包括硫化钼，例如二硫化钼。在一些实施例中，半导体层130可以包括以下的任意一种或多种：诸如单层或少层半导体型硫化钼、单层或少层半导体型硫化钨、单层或少层半导体型硒化钨等等的二维半导体、以及诸如半导体型碳纳米管、硅纳米线等等的一维半导体。
导电接触层140位于该半导体层130上方，并且覆盖该半导体层130的一部分，该半导体层130例如可以在一端被该导电接触层140覆盖，而在与该一端相对的另一端未被该导电接触层140覆盖。该导电接触层140可以例如为石墨烯层，该石墨烯层可以例如为单层石墨烯。
石墨烯材料、以及诸如六方氮化硼等和硫化钼等的二维半导体材料具有原子级平整度，并且没有悬挂键的表面和原子层的厚度，对于提高晶体管的栅极控制能力和抑制短沟道效应有很好效果。
第二绝缘层150位于该导电接触层140上方，具有第一端152和与该第一端152相对的第二端154。该导电接触层140在该第二绝缘层150的第一端152露出一部分，而该第二绝缘层150的第二端154延伸超出该导电接触层140预定长度L，从而在该第二绝缘层150的第二端154侧的下方形成具有预定长度L的底切结构180。该第二绝缘层150可以例如为氮化硼层，该氮化硼层例如可以为多层氮化硼。
第一电极160连接到该导电接触层140的在该第二绝缘层150的第一端152露出的部分，该连接为电连接，可以是直接接触，也可以是经由其它导电材料的间接连接。第二电极170连接到该半导体层130的超出该第二绝缘层150的第二端154的部分，该连接为电连接，可以是直接接触，也可以是经由其它导电材料的间接连接。第一电极160及第二电极170可以是导电金属，例如可以是金、银、钛中的一种或多种，第一电极160和第二电极170的材料可以相同，也可以不同。
第一电极160用作该半导体场效应晶体管100的源极，在此情况下，第二电极170用作该半导体场效应晶体管100的漏极。
当半导体场效应晶体管100使用时，半导体层130位于预定长度L的底切结构180下方的部分形成沟道，沟道的长度大约为该预定长度L。导电接触层140和第二绝缘层150可以整体视作“沟道生成部分”。该预定长度L可以小于10nm，例如可以为7nm以下，或者也可以为10nm以上至100nm，或100nm以上。在该预定长度L小于10nm(亚10nm)的情况下，所形成的沟道可以称为短沟道，在此情况下，该半导体场效应晶体管100可以是短沟道-场效应晶体管。
图2示出了根据本发明具体实施方式的制造半导体场效应晶体管的示例方法流程。图3A和3B示意性地示出了根据本发明具体实施方式的半导体场效应晶体管的制造过程中沟道生成部分的形成过程。下面结合图2及图3A和图3B作为示例说明根据本发明具体实施方式的制造半导体场效应晶体管100的方法200。
如图2所示，在步骤210，在第一衬底上形成第一绝缘层，该第一衬底可以例如为图1所示的衬底110，该第一绝缘层可以例如为第一绝缘层120。可以通过例如原子层沉积(ALD)的工艺将第一绝缘层120沉积到衬底110上，来在第一衬底上形成第一绝缘层。
在步骤220，在该第一绝缘层上形成半导体层，该半导体层可以例如为半导体层130。可以通过例如化学气相沉积(CVD)工艺生长二硫化钼来生成半导体层130，然后将半导体层130转移到第一绝缘层120上，可以通过例如湿法转移方法来进行此转移过程，或者也可以在第一绝缘层120上生长半导体层130，来在该第一绝缘层上形成半导体层。
在步骤210和步骤220之前、之后、或者并行地，在步骤230，在第二衬底上形成导电接触层。该第二衬底可以例如是图3A和3B所示的衬底310，该衬底310可以是硅片。该导电接触层可以是如图3A所示的导电接触层340，导电接触层340用来形成导电接触层140，可以例如是石墨烯层，例如，单层石墨烯。可以通过例如干法转移或湿法转移将导电接触层340转移到该衬底310上，来在第二衬底上形成导电接触层。
在步骤240，在所述导电接触层上形成第二绝缘层，该导电接触层例如可以是导电接触层340，该第二绝缘层例如可以是该第二绝缘层150。如图3A所示，该第二绝缘层150具有第一端152和与该第一端152相对的第二端154。如图3A所示，该导电接触层340具有在该第二绝缘层150的第一端152的第一露出部分342和在该第二绝缘层150的第二端154的第二露出部分344。可以通过例如干法转移或湿法转移将第二绝缘层150转移到该导电接触层340上，来在导电接触层上形成第二绝缘层。
在步骤250，形成光致抗蚀剂图案(未示出)以覆盖所述导电接触层的所述第一露出部分的与所述第二绝缘层相邻的至少一部分。该光致抗蚀剂例如可以是光刻胶，光刻胶例如可以覆盖该导电接触层340的第一露出部分342的全部，或者，光刻胶可以覆盖该第一露出部分342的与该第二绝缘层150的第一端152相邻的一部分。
在步骤260，刻蚀所述导电接触层。例如，可以在等离子体辅助化学的气相沉积(PECVD)设备中，使用氧等离子体刻蚀该导电接触层340的未被光致抗蚀剂覆盖的第二露出部分344，例如，可以以30W的刻蚀功率，在200摄氏度的温度下刻蚀1分钟左右，来刻蚀掉该导电接触层340的第二露出部分344。然后，使用氢等离子体刻蚀导电接触层在第二绝缘层150的第二端154下方的一部分以形成底切结构180，从而导电接触层呈现为如图3B所示的导电接触层140，例如，可以以30W的刻蚀功率，在200摄氏度的温度下刻蚀5分钟左右，来刻蚀掉导电接触层在第二绝缘层150的第二端154下方的一部分，以形成该底切结构180，该底切结构180具有预定长度L，上述使用氢等离子体在第二绝缘层150之下进行的刻蚀也可以称为钻刻。
本领域技术人员可以理解，在步骤260中使用氧等离子体及氢等离子体进行刻蚀所采用的技术参数仅是示例性质的，在本发明的教导下，本领域技术人员可以根据实际需要对这些参数进行适当的调节，还可以采用氧等离子体及氢等离子体刻蚀之外的其它刻蚀技术来进行步骤260中的刻蚀操作。例如，可以通过调整刻蚀条件，例如调整刻蚀时间、刻蚀功率、刻蚀温度等等，来钻刻出不同的预定长度L，从而实现半导体场效应晶体管100的7nm以下、10nm以下、10nm以上至100nm、或100nm以上的不同的沟道长度。
在步骤270，去除所述光致抗蚀剂图案，以在所述第二绝缘层的第一端露出所述导电接触层的一部分。在步骤260中进行刻蚀时有可能刻蚀掉导电接触层140的在第二绝缘层150的第一端152侧的部分，然而由于所述光致抗蚀剂图案的掩膜作用，在步骤270中去除所述光致抗蚀剂图案后，仍然可以在该第二绝缘层150的第一端152露出导电接触层140的一部分，如图3B所示。
在步骤280，将所述导电接触层和所述第二绝缘层转移到所述半导体层上，使所述第二绝缘层位于所述导电接触层上方。例如，可以通过干法转移将步骤270之后所形成的如图3B所示的导电接触层140和第二绝缘层150转移到步骤220之后所形成的半导体层130上，第二绝缘层150位于导电接触层140上方，如图1所示。
在步骤290，形成第一电极160和第二电极170。例如，首先可以通过电子束光刻的工艺(包括涂光致抗蚀剂、电子束刻蚀、显影定影等步骤)，在导电接触层140、第二绝缘层150、半导体层130此时在上方露出的表面上曝出图1所示的第一电极160和第二电极170的图案。然后例如通过电子束蒸发的工艺，定向沉积导电金属层(未示出)。然后利用溶脱工艺，把光致抗蚀剂溶解掉，从而得到电子束刻蚀的第一电极160和第二电极170的图案，形成第一电极160和第二电极170的结构。例如，连接到导电接触层140的在第二绝缘层150的第一端152露出的部分的导电金属层形成第一电极160结构，连接到半导体层130的超出第二绝缘层150的第二端154的部分的导电金属层形成第二电极170结构，从而形成如图1所示的半导体场效应晶体管100的结构。
图4示出了根据本发明具体实施方式的短沟道-场效应晶体管的短沟道区域的截面透射电镜图。如图4所示，该短沟道-场效应晶体管的沟道长度为7nm。图4所示的短沟道-场效应晶体管可以具有如图1所示的半导体场效应晶体管100的结构，可以通过如图2所示的方法200制造，该方法200可以兼容现有的半导体加工工艺。
图5A示出了根据本发明具体实施方式的短沟道-场效应晶体管的输出特性曲线，图5B示出了该短沟道-场效应晶体管的转移特性曲线。该短沟道-场效应晶体管例如可以是如图4所示的沟道长度为7nm的短沟道-场效应晶体管。如图5A所示，该短沟道-场效应晶体管的开关比可达107，如图5B所示，该短沟道-场效应晶体管的源漏电压在200毫伏至1伏的范围，显示出相对较高的电流密度和良好的开关性能，对短沟道效应具有超强的免疫力，实现优异的场效应晶体管性能。
尽管已经示出和描述了本发明的实施例，上述实施方式只为说明本发明的技术构思与特点，其目的是为了让本领域技术人员能够理解本发明的内容并据以实施，并不能以此限制本发明的保护范围。对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种半导体场效应晶体管，包括：
衬底；
第一绝缘层，位于所述衬底上方；
半导体层，位于所述第一绝缘层上方；
导电接触层，覆盖所述半导体层的一部分；
第二绝缘层，位于所述导电接触层上方，所述导电接触层在所述第二绝缘层的第一端露出一部分，所述第二绝缘层的与所述第一端相对的第二端延伸超出所述导电接触层预定长度；
第一电极，连接到所述导电接触层的在所述第二绝缘层的第一端露出的部分；以及
第二电极，连接到所述半导体层的超出所述第二绝缘层的第二端的部分。
2.根据权利要求1所述的半导体场效应晶体管，其中，所述预定长度小于10nm。
3.根据权利要求1所述的半导体场效应晶体管，其中，所述衬底为重掺杂P型导电硅，所述第一绝缘层为氧化铪，所述半导体层为硫化钼，所述导电接触层为单层石墨烯，所述第二绝缘层为多层氮化硼。
4.根据权利要求1所述的半导体场效应晶体管，其中，所述半导体层包括以下的任意一种或多种：单层或少层半导体型硫化钼二维半导体、单层或少层半导体型硫化钨二维半导体、单层或少层半导体型硒化钨二维半导体、半导体型碳纳米管一维半导体、硅纳米线一维半导体。
5.一种半导体场效应晶体管的制造方法，包括：
在第一衬底上形成第一绝缘层；
在所述第一绝缘层上形成半导体层；
在第二衬底上形成导电接触层；
在所述导电接触层上形成第二绝缘层，所述导电接触层具有在所述第二绝缘层的第一端的第一露出部分和在所述第二绝缘层的与所述第一端相对的第二端的第二露出部分；
形成光致抗蚀剂图案以覆盖所述导电接触层的所述第一露出部分的与所述第二绝缘层相邻的至少一部分；
刻蚀所述导电接触层，以去除所述导电接触层的所述第二露出部分，并且在所述第二绝缘层的第二端下方的一部分形成底切结构，所述底切结构具有预定长度；
去除所述光致抗蚀剂图案，以在所述第二绝缘层的第一端露出所述导电接触层的一部分；
将所述导电接触层和所述第二绝缘层转移到所述半导体层上，使所述第二绝缘层位于所述导电接触层上方；以及
通过电子束光刻、沉积导电金属层及溶脱，形成第一电极和第二电极，所述第一电极连接到所述导电接触层的在所述第二绝缘层的第一端露出的部分，所述第二电极连接到所述半导体层的超出所述第二绝缘层的第二端的部分。
6.根据权利要求5所述的半导体场效应晶体管的制造方法，其中，在所述刻蚀所述导电接触层中，使用氧等离子体刻蚀所述导电接触层的所述第二露出部分，使用氢等离子体刻蚀所述导电接触层在所述第二绝缘层的第二端下方的一部分以形成底切结构。
7.根据权利要求5所述的半导体场效应晶体管的制造方法，其中，所述第一衬底为重掺杂P型导电硅，所述第一绝缘层为氧化铪，所述第二衬底为带有氧化硅的硅片，所述半导体层为硫化钼，所述导电接触层为单层石墨烯，所述第二绝缘层为多层氮化硼，所述导电金属层为金、银、钛中的一种或多种。
8.根据权利要求5所述的半导体场效应晶体管的制造方法，其中，所述半导体层包括以下的任意一种或多种：单层或少层半导体型硫化钼二维半导体、单层或少层半导体型硫化钨二维半导体、单层或少层半导体型硒化钨二维半导体、半导体型碳纳米管一维半导体、硅纳米线一维半导体。
9.根据权利要求5所述的半导体场效应晶体管的制造方法，其中，所述预定长度小于10nm。
CN202110225691.5A 2021-03-01 2021-03-01 一种半导体场效应晶体管及其制造方法 Active CN113035958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110225691.5A CN113035958B (zh) 2021-03-01 2021-03-01 一种半导体场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110225691.5A CN113035958B (zh) 2021-03-01 2021-03-01 一种半导体场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN113035958A CN113035958A (zh) 2021-06-25
CN113035958B true CN113035958B (zh) 2023-01-20

Family

ID=76465098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110225691.5A Active CN113035958B (zh) 2021-03-01 2021-03-01 一种半导体场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN113035958B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024861A (zh) * 2016-05-31 2016-10-12 天津理工大学 二维黑磷/过渡金属硫族化合物异质结器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685559B2 (en) * 2012-12-21 2017-06-20 The Regents Of The University Of California Vertically stacked heterostructures including graphene
KR102100415B1 (ko) * 2013-07-15 2020-04-14 삼성전자주식회사 터널링 소자 및 그 제조방법
GB2552488A (en) * 2016-07-25 2018-01-31 Saralon Gmbh Field-effect transistor and method for the production thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024861A (zh) * 2016-05-31 2016-10-12 天津理工大学 二维黑磷/过渡金属硫族化合物异质结器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
超短沟道二硫化钼场效应晶体管的制备及其电学性质研究;谢立;《中国博士学位论文全文数据库》;20170401;全文 *

Also Published As

Publication number Publication date
CN113035958A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US9431520B2 (en) Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US8680646B2 (en) Self-aligned carbon electronics with embedded gate electrode
US7858454B2 (en) Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same
US9040364B2 (en) Carbon nanotube devices with unzipped low-resistance contacts
CN103107199B (zh) 半导体结构和形成场效应晶体管的方法
US8022393B2 (en) Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
CN110534563B (zh) 一种具有自对准反馈栅的晶体管及其制备方法
CN102354668A (zh) 一种碳基纳米材料晶体管的制备方法
US8658461B2 (en) Self aligned carbide source/drain FET
CN113035958B (zh) 一种半导体场效应晶体管及其制造方法
TWI744188B (zh) 鰭式場效電晶體裝置和其形成方法
CN109560125B (zh) 金属堆叠源漏电极场效应管及其制作方法
US7998850B2 (en) Semiconductor device and method for manufacturing the same
CN113644109B (zh) 晶体管及其制备方法
CN114068703B (zh) 晶体管及制备方法
CN110190122B (zh) 晶体管及其形成方法
CN110783461B (zh) 晶体管及其制造方法
CN114203822A (zh) 一种基于过渡金属硫化物的栅极环绕型晶体管及制备方法
CN113764586A (zh) 一种窄带隙半导体晶体管及其制备方法
CN113659077A (zh) 一种半导体晶体管及其制备方法
CN110603646A (zh) 隧穿场效应晶体管及其制备方法
Heo et al. Graphene Based Tunable Schottky Diode for High Performance Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant