CN113764586A - 一种窄带隙半导体晶体管及其制备方法 - Google Patents

一种窄带隙半导体晶体管及其制备方法 Download PDF

Info

Publication number
CN113764586A
CN113764586A CN202010495375.5A CN202010495375A CN113764586A CN 113764586 A CN113764586 A CN 113764586A CN 202010495375 A CN202010495375 A CN 202010495375A CN 113764586 A CN113764586 A CN 113764586A
Authority
CN
China
Prior art keywords
bandgap semiconductor
layer
gate structure
narrow bandgap
narrow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010495375.5A
Other languages
English (en)
Inventor
徐琳
张志勇
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Original Assignee
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Peking University
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yuanxin Carbon Based Integrated Circuit Research Institute, Peking University, Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd filed Critical Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Priority to CN202010495375.5A priority Critical patent/CN113764586A/zh
Publication of CN113764586A publication Critical patent/CN113764586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种具有高κ或异质埋氧层的窄带隙半导体晶体管及其制备方法，该晶体管具有一衬底，其上具有一高κ或异质埋氧层，该高κ或异质埋氧层上具有一窄带隙半导体沟道层以及栅结构，该栅结构包括两侧墙以及位于其中的栅极，在栅结构两侧具有源极和漏极。本发明的晶体管实现优化半导体晶体管，尤其是窄带隙半导体晶体管能带分布的器件结构，通过调控漏端的能带，从而能够抑制关态电流和静态能耗，并且能够与产业化半导体工艺相兼容，能够实现大规模集成化制备。

Description

一种窄带隙半导体晶体管及其制备方法
技术领域
本发明涉及一种半导体器件及其制作方法，尤其涉及一种具有埋氧层的碳纳米管场效应晶体管及其制备方法。
背景技术
随着半导体集成电路技术向下持续微缩到3nm以下技术节点，硅基集成电路有可能会达到硅材料以及物理量子力学的极限。电子业界的继续发展，迫切需要寻找新的更有潜力和优势的材料来延伸硅材料，突破摩尔定律的极限。碳纳米管(CNTs)具有较高的载流子迁移率和较长的平均自由程、纳米尺度的管径，可以用来构建速度更快、功耗更低、尺寸更小的纳米场效应晶体管，因此碳纳米管(CNTs)电子被认为是有可能延伸硅基CMOS器件和继续支撑摩尔定律的未来信息技术之一。
对于低维材料像碳纳米管、石墨烯、黑磷其禁带宽度普遍比硅小，其中碳纳米管典型带隙约为0.8eV，对应硅带隙约为1.12eV，由于带隙较窄，关态下漏端势垒宽度被大幅度压缩，产生了较大的隧穿电流，增加了静态能耗。窄带隙沟道晶体管的关态隧穿效应比硅基晶体管显著,而且目前对于高性能低维沟道材料，缺少稳定的掺杂手段，主流方法采用金属作为源漏电极接触，因此存在漏端电场过强导致沟道偏漏端附近的肖特基势垒过薄，引起严重的反向隧穿效应。而且在晶体管的制备过程无离子注入和掺杂，因此无法实现硅基晶体管的轻掺杂源漏(LDD)来精细调控漏端掺杂浓度在空间上的分布，从而降低短沟道效应、结漏电流和寄生电流等负面效应。
针对该问题已有解决的方案是采用非对称的栅堆垛结构或反馈栅结构，非对称栅结构一般基于底栅且工艺复杂，不利于器件尺寸微缩和规模制备。反馈栅通过给沟道偏漏端附近连接一个反馈栅，反馈栅与漏端金属电极相短接，从而使得漏端的沟道势垒被漏端电势钳住，保持一个较大的势垒宽度，大的势垒宽度极大地抑制了反向隧穿电流，降低了静态功耗，提高了开关比。在反馈栅晶体管中，引入副栅还需要增加额外的器件面积，限制了器件尺寸的微缩。
因此，当前需要设计一种能够优化半导体晶体管能带分布的器件结构，能够抑制关态电流和静态能耗，并且能够与产业化半导体工艺相兼容，能够实现大规模集成化制备。
发明内容
本发明针对以上现有技术中存在问题，为了抑制窄带隙沟道肖特基势垒晶体管双极性，从而抑制关态电流和静态能耗，提出一种具有埋氧层的半导体晶体管及其制备方法，本发明的技术方案具体如下：
一种长沟道窄带隙半导体晶体管，其中长沟道一般的沟道长度大于100nm，其包括一衬底在上述衬底上具有一高κ埋氧层，在上述高κ埋氧层上具有一窄带隙半导体沟道层，在上述窄带隙半导体沟道层上具有一栅结构，上述栅结构包括两侧墙以及位于上述侧墙之间的栅介质层和栅极，在上述栅结构两侧具有源极和漏极。
优选地，上述高κ埋氧层选自二氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
优选地，上述窄带隙半导体沟道层的典型带隙小于1ev，优选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
优选地，上述窄带隙半导体沟道层宽度与上述栅结构宽度相同，上述源极和漏极与上述窄带隙半导体沟道层侧面接触。
优选地，上述窄带隙半导体沟道层宽度超出上述栅结构宽度，上述源极和漏极覆盖上述窄带隙半导体沟道层的超出部分形成源漏极接触。
优选地，上述衬底选自氧化硅，石英，玻璃，氧化铝等硬质绝缘材料，或选自PET(聚对苯二甲酸乙二醇酯)，PEN(聚萘二甲酸乙二醇酯)，聚酰亚胺等耐高温柔性绝缘材料，并优选为为硅衬底。
优选地，上述源极和漏极选自氮化钛(TiN)、氮化钽(TaN)、铝(Al)、铜(Cu)、钴(Co)、钼(Mo)、钨(W)、钯(Pd)、铂(Pt)、钪(Sc)、钇(Y)、铒(Er)其中任一材料或者上述材料的不同类的合金或叠层组合。
本发明的另一方面提出了一种上述长沟道窄带隙半导体晶体管的制备方法，其包括如下步骤：
S1：提供一衬底，在其上生长一层高κ埋氧层，并进行平坦化；
S2:在上述高κ埋氧层上形成一窄带隙半导体沟道层，采用光刻工艺和沉积工艺在其上形成一包括栅介质层和栅极的栅结构；
S3:以该栅结构为图案去除栅结构两侧的上述窄带隙半导体沟道层，然后在上述栅结构两侧沉积源极和漏极。
优选地，其中步骤S3中不去除栅结构两侧的上述窄带隙半导体沟道层，直接在栅结构两侧形成覆盖上述窄带隙半导体沟道层的源极和漏极。
优选地，上述高κ埋氧层为二氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
优选地，上述窄带隙半导体沟道层的典型带隙小于1ev，优选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
本发明的另一方面还提出了一种短沟道窄带隙半导体晶体管，其中短沟道一般的半导体沟道长度小于100nm，具有一衬底，在上述衬底上具有一异质埋氧层，在上述异质埋氧层上具有一窄带隙半导体沟道层，在上述窄带隙半导体沟道层上具有一栅结构，上述栅结构包括两侧墙以及位于上述侧墙之间的栅介质和栅极，在上述栅结构两侧具有源极和漏极，其中，
上述异质埋氧层包括一段宽度为L1的低κ埋氧层和一段宽度为L2的高κ埋氧层，其中L1>L2，上述高κ埋氧层位于上述漏极一侧，与上述窄带隙半导体沟道层具有一重叠宽度Lov。
优选地，上述低κ埋氧层为二氧化硅(SiO2)，上述高κ埋氧层(101)为二氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
优选地，上述窄带隙半导体沟道层的典型带隙小于1ev，可以选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
优选地，上述窄带隙半导体沟道层宽度与上述栅结构宽度相同，上述源极和漏极与上述低维半导体沟道层侧面接触。
优选地，上述窄带隙半导体沟道层宽度超出上述栅结构宽度，上述源极和漏极覆盖上述窄带隙半导体沟道层的超出部分形成接触。
优选地，上述衬底为选自氧化硅，石英，玻璃，氧化铝等硬质绝缘材料，或选自PET(聚对苯二甲酸乙二醇酯)，PEN(聚萘二甲酸乙二醇酯)，聚酰亚胺等耐高温柔性绝缘材料，并优选为硅衬底。
优选地，上述源极和漏极选自氮化钛(TiN)、氮化钽(TaN)、铝(Al)、铜(Cu)、钴(Co)、钼(Mo)、钨(W)、钯(Pd)、铂(Pt)、钪(Sc)、钇(Y)、铒(Er)其中任一材料或者上述材料的不同类的合金或叠层组合。
本发明的另一方面还提出了一种上述短沟道窄带隙半导体晶体管的制备方法，其包括如下步骤：
S1：提供一衬底，在其上生长一低κ埋氧层，同时通过光刻工艺形成一高κ埋氧层图案；
S2:刻蚀上述高κ埋氧层图案对应的低κ埋氧层形成一宽度为L1的低κ埋氧层，进一步在刻蚀后形成的凹槽中沉积形成宽度为L2的一高κ埋氧层，然后进行化学机械抛光从而形成异质埋氧层；
S3:在上述异质埋氧层上形成一窄带隙半导体沟道层，采用光刻工艺和沉积工艺在其上形成一包括栅介质层和栅极的栅结构；
S4:以该栅结构为图形去除栅结构两侧的上述窄带隙半导体沟道层，然后在栅结构两侧沉积源极和漏极。
优选地，上述高κ埋氧层为二氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
优选地，上述窄带隙半导体沟道层的典型带隙小于1ev，优选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
优选地，其中步骤S4中可以不去除栅结构两侧的上述窄带隙半导体沟道层，直接在栅结构两侧形成覆盖上述窄带隙半导体沟道层的源极和漏极。
本发明通过采用高κ埋氧层设计，对于长沟道晶体管，采用高κ埋氧层可以实现漏电极和沟道漏端能带强的静电耦合，使得漏端电势钳制住肖特基势垒厚度，对于短沟道晶体管，采用异质埋氧层降低短沟道效应并增强漏电极与沟道漏端能带静电耦合，从而能够解决关态隧穿电流带来的静态功耗问题。
附图说明
通过以下参照附图对本发明的技术方案进行描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为本发明长沟道窄带隙半导体晶体管结构示意图；
图2为本发明长沟道窄带隙半导体晶体管制备流程图；
图3本发明长沟道窄带隙半导体晶体管转移特性曲线；
图4本长沟道窄带隙半导体晶体管关态能带图；
图5为本发明短沟道窄带隙半导体晶体管结构示意图；
图6本发明基于不同埋氧层的50nm栅长晶体管各项性能指数比较；
图7为本发明短沟道窄带隙半导体晶体管制备流程图；
具体实施方式
下面将参照附图详细说明本发明的实施方式。在各附图中，相同的元件采用相同的附图标记来表示，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
以下通过图1-图7对本发明进行详细描述。
实施例一
本实施例的长沟道窄带隙半导体晶体管如图1所示，该半导体晶体管具有一硅衬底101，其上具有二氧化铪(HfO2)高κ埋氧层102，在其他实施例中，高κ埋氧层102还可选自氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)等材料。在二氧化铪(HfO2)高κ埋氧层102上具有一碳纳米管沟道层103。在其他实施例中，该沟道层可以选自石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。在碳纳米管沟道层102上具有一栅结构，该栅结构包括两侧墙104和104’，在上述侧墙之间具有一栅介质层105以及位于其上的栅极106，在上述栅结构两侧分别具有一源极107和漏极108。图2是本实施例的转移特性曲线，从中可见，相对于传统低κ埋氧层，采用高κ埋氧层的晶体管器件其关态电流降低了一个数量级。图3是本实施例器件的仿真关态能带图，从中可以看到采用高κ埋氧层的晶体管器件能够提高栅效率，并且增强漏电极和漏端能带的静电耦合，在一定程度上钳制漏端肖特基势垒厚度。
在本实施例中，碳纳米管沟道层103宽度与上述栅结构宽度相同，源极107和漏极108与碳纳米管沟道层103的侧面形成接触。在另一实施例中，碳纳米管沟道层103的宽度超出上述栅结构宽度，源极107和漏极108分别覆盖碳纳米管沟道层103的超出部分形成源漏极接触。
在本实施例中源极107和漏极108分别为金属钯(Pd)，在其他的实施例中，源极106和漏极107分别选自氮化钛(TiN)、氮化钽(TaN)、铝(Al)、铜(Cu)、钴(Co)、钼(Mo)、钨(W)、钪(Sc)、铂(Pt)、钪(Sc)、钇(Y)、铒(Er)其中任一材料或者上述材料的不同类的合金或叠层组合。
图4是上述长沟道窄带隙半导体晶体管的制备方法流程图，主要包括如下步骤：
S1：提供一硅衬底101，在其上生长一层二氧化铪埋氧层102，并进行平坦化；在其他实施例中，上述埋氧层也可采用氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)、氧化钛(TiO2)。
S2:在二氧化铪埋氧层102上形成一碳纳米管沟道层103，采用本领域常规光刻工艺和沉积工艺在其上形成一包括栅介质层105和栅极106的栅结构；在其他实施例中，半导体沟道层可以采用带隙小于1ev的半导体材料，诸如石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
S3:以该栅结构为图形去除栅结构两侧的碳纳米管沟道层，然后在上述栅结构两侧沉积金属Pd形成源极107和漏极108。
在其他实施例中，步骤S3中可以不去除栅结构两侧的碳纳米管沟道层，直接在栅结构两侧形成覆盖碳纳米管沟道层的源极107和漏极108。
实施例二
本实施例的短沟道窄带隙半导体晶体管如图5所示，该半导体晶体管具有一硅衬底201，其上具有一异质埋氧层，该异质埋氧层具有宽度为L1的低κ二氧化硅埋氧层202和宽度为L2的高κ二氧化铪埋氧层202’，其中L1>L2。在上述异质埋氧层上具有一碳纳米管沟道层203，其上具有一栅结构，该栅结构包括两侧墙204和204’，侧墙之间具有栅介质层205和位于其上的栅极206，在上述栅结构两侧具有金属Pd源极207和漏极208，高κ二氧化铪埋氧层202’位于漏极208一侧，并与上述碳纳米管沟道层203具有一重叠宽度Lov，通过调节重叠宽度可以实现最优化的电流开关比，以保证满足晶体管静态功耗设计需求。图6是本实施例基于不同埋氧层的50nm栅长晶体管各项仿真性能指标比较，包括源致势垒降低(DIBL)，亚阈值摆幅(SS)和开关比(on/off ratio)。与SiO2埋氧层器件相比，HfO2埋氧层器件关态性能较差且短沟道效应显著，即DIBL＝222mV/V，SS＝177mV/dec，on/off ratio＝8.9×103。对于异质埋氧层器件，其DIBL＝25mV/V且SS＝80mV/dec，同时开关比相比SiO2埋氧层器件提高一个数量级。以上结果证明了异质埋氧层结构在短沟道器件中的优势和应用潜力。
在其他实施例中，高κ埋氧层202’还可选自氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)等材料。其中半导体沟道层的典型带隙小于1ev，可以选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
在本实施例中，碳纳米管沟道层203宽度与上述栅结构宽度相同，源极207和漏极208与碳纳米沟道层203侧面接触。在另一实施例中，碳纳米管沟道层203的宽度超出上述栅结构宽度，上述源极207和漏极208覆盖碳纳米管沟道层203的超出部分形成接触。
在另外的实施例中，上述源极206和漏极207还可以选自氮化钛(TiN)、氮化钽(TaN)、铝(Al)、铜(Cu)、钴(Co)、钼(Mo)、钨(W)、钪(Sc)、铂(Pt)、钪(Sc)、钇(Y)、铒(Er)其中任一材料或者上述材料的不同类的合金或叠层组合。
图6是短沟道窄带隙半导体晶体管的制备方法，其包括如下步骤：
S1：提供一衬底201，在其上生长一低κ二氧化硅埋氧层202，同时通过本领域常规的光刻工艺形成一高κ埋氧层图案；
S2:刻蚀上述高κ埋氧层图案对应的低κ二氧化硅埋氧层，形成一宽度为L1的低κ二氧化硅埋氧层202，进一步在刻蚀后形成的凹槽中沉积形成宽度为L2的一高κ二氧化铪埋氧层202’，然后进行化学机械抛光从而形成异质埋氧层；在其他实施例中，上述高κ埋氧层也可采用氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
S3:在上述异质埋氧层上形成碳纳米管沟道层203，采用本领域常规的光刻工艺和沉积工艺在其上形成一包括栅介质层205和栅极206的栅结构；
S4:以该栅结构为图案去除栅结构两侧的碳纳米管沟道层，然后在栅结构两侧沉积源极207和漏极208。在另一实施例中，可以不去除栅结构两侧的碳纳米管沟道层，直接在栅结构两侧形成覆盖碳纳米管沟道层的源极207和漏极208。
在其他实施例中，可以采用典型带隙小于1ev的其他窄带隙半导体，诸如锗、石墨烯、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
上述半导体晶体管结构通过调节晶体管栅电极和源漏电极间低κ侧墙的厚度，延展晶体管半导体沟道和高κ栅介质间重叠宽度，增加部分被漏端电极调控的沟道区域，进一步增加漏端势垒的宽度，从而能够解决关态隧穿电流带来的静态功耗问题。
虽然，上文中已经用一般性说明、具体实施方式，对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.一种长沟道窄带隙半导体晶体管，包括一衬底(101)，其特征在于，在所述衬底(101)上具有一高κ埋氧层(102)，在所述高κ埋氧层(102)上具有一窄带隙半导体沟道层(103)，在所述窄带隙半导体沟道层(103)上具有一栅结构，所述栅结构包括两侧墙(104、104’)以及位于所述侧墙(104、104’)之间的栅介质层(105)和栅极(106)，在所述栅结构两侧具有源极(107)和漏极(108)。
2.如权利要求1所述的长沟道窄带隙半导体晶体管，其特征在于，所述高κ埋氧层(102)选自二氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
3.如权利要求1所述的长沟道窄带隙半导体晶体管，其特征在于，所述窄带隙半导体沟道层(103)的典型带隙小于1ev，优选自碳纳米管、石墨烯、锗、二维材料如二硫化钼、二硫化钨、黑磷、或者这些材料在同一平面或不同叠层上的各种组合。
4.如权利要求1所述的长沟道窄带隙半导体晶体管，其特征在于，所述窄带隙半导体沟道层(103)宽度与所述栅结构宽度相同，所述源极(107)和漏极(108)与所述窄带隙半导体沟道层(103)侧面接触。
5.如权利要求1所述的长沟道窄带隙半导体晶体管，其特征在于，所述窄带隙半导体沟道层(103)宽度超出所述栅结构宽度，所述源极(107)和漏极(108)覆盖所述窄带隙半导体沟道层(103)的超出部分形成源漏极接触。
6.如权利要求1所述的长沟道窄带隙半导体晶体管，其特征在于，所述衬底(101)为选自氧化硅，石英，玻璃，氧化铝等硬质绝缘材料，或选自PET(聚对苯二甲酸乙二醇酯)，PEN(聚萘二甲酸乙二醇酯)，聚酰亚胺等耐高温柔性绝缘材料，并优选为硅衬底。
7.如权利要求1所述的长沟道窄带隙半导体晶体管，其特征在于，所述源极(107)和漏极(108)选自氮化钛(TiN)、氮化钽(TaN)、铝(Al)、铜(Cu)、钴(Co)、钼(Mo)、钨(W)、钯(Pd)、铂(Pt)、钪(Sc)、钇(Y)或铒(Er)其中任一材料或者上述材料的不同类的合金或叠层组合。
8.一种如权利要求1-7所述的长沟道窄带隙半导体晶体管的制备方法，其包括如下步骤：
S1：提供一衬底(101)，在其上生长一层高κ埋氧层(102)，并进行平坦化；
S2:在所述高κ埋氧层(102)上形成一窄带隙半导体沟道层(103)，采用光刻工艺和沉积工艺在其上形成一包括两侧墙(104,104’)、栅介质层(105)和栅极(106)的栅结构；
S3:以所述栅结构为图案去除所述栅结构两侧的窄带隙半导体沟道层，然后在所述栅结构两侧沉积源极(107)和漏极(108)。
9.如权利要求8所述的长沟道窄带隙半导体晶体管，其特征在于，其中步骤S3中不去除栅结构两侧的窄带隙半导体沟道层，直接在所述栅结构两侧形成覆盖所述窄带隙半导体沟道层(103)的源极(107)和漏极(108)。
10.如权利要求8所述的长沟道窄带隙半导体晶体管，其特征在于，其特征在于，所述高κ埋氧层(102)为二氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钇(Y2O3)、氧化镧(La2O3)或氧化钛(TiO2)。
CN202010495375.5A 2020-06-03 2020-06-03 一种窄带隙半导体晶体管及其制备方法 Pending CN113764586A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010495375.5A CN113764586A (zh) 2020-06-03 2020-06-03 一种窄带隙半导体晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010495375.5A CN113764586A (zh) 2020-06-03 2020-06-03 一种窄带隙半导体晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN113764586A true CN113764586A (zh) 2021-12-07

Family

ID=78783275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010495375.5A Pending CN113764586A (zh) 2020-06-03 2020-06-03 一种窄带隙半导体晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113764586A (zh)

Similar Documents

Publication Publication Date Title
US8471249B2 (en) Carbon field effect transistors having charged monolayers to reduce parasitic resistance
US8472239B2 (en) Nanowire mesh FET with multiple threshold voltages
US9318583B2 (en) Tunnel field effect transistor and method for making thereof
CN104900693B (zh) 非平面锗量子阱装置
EP2528099A1 (en) Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method
CN110534563B (zh) 一种具有自对准反馈栅的晶体管及其制备方法
US9735362B2 (en) Tunneling nanotube field effect transistor and manufacturing method thereof
US20230275125A1 (en) Transistor and method for fabricating the same
US20200328283A1 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
CN114068703B (zh) 晶体管及制备方法
CN113764586A (zh) 一种窄带隙半导体晶体管及其制备方法
CN110993694B (zh) 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管
TW202145350A (zh) 鰭式場效電晶體裝置和其形成方法
CN113644109B (zh) 晶体管及其制备方法
CN113690300B (zh) 具有局域底栅的晶体管及其制作方法
CN113644113B (zh) 晶体管及制作方法
CN113644112B (zh) 晶体管及制作方法
CN110911478B (zh) 一种具有亚1nm栅长的二维薄膜场效应晶体管
CN113659077A (zh) 一种半导体晶体管及其制备方法
CN217955869U (zh) 环绕式栅极场效晶体管
CN113035958B (zh) 一种半导体场效应晶体管及其制造方法
CN116864522A (zh) 一种具有自偏栅结构的互补型隧穿晶体管及其制备方法
KR101536778B1 (ko) 상온동작 단전자 트랜지스터 및 그 제조방법
CN115346922A (zh) 集成电路及其形成方法
CN114843402A (zh) 基于纳米材料的n型晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination